JP7206472B2

JP7206472B2 - 増幅装置

Info

Publication number: JP7206472B2
Application number: JP2018089266A
Authority: JP
Inventors: 誠吉田
Original assignee: Onkyo Corp
Current assignee: Onkyo Corp
Priority date: 2018-05-07
Filing date: 2018-05-07
Publication date: 2023-01-18
Anticipated expiration: 2038-05-07
Also published as: US10862437B2; US20190341890A1; JP2019197944A

Description

本発明は、信号を増幅する増幅装置に関する。

図９は、ダイヤモンドバッファと呼ばれている回路の構成を示す図である（例えば、特許文献１の図５参照。）。図９に示すように、ダイヤモンドバッファ回路は、バイポーラトランジスタＱ１０１～Ｑ１０４、抵抗Ｒ１０１、Ｒ１０２、Ｒ１０４～Ｒ１０７を有する。Ｒ１０３は、負荷である。ダイヤモンドバッファ回路において、出力段ベース側のバイアス電流は、抵抗Ｒ１０６、Ｒ１０４を流れている。出力電圧が上昇し、負荷Ｒ１０３に流れる電流が増加したとき、バイポーラトランジスタＱ１０１の出力電流が増え、ベース電流も増える。このため、バイアス電流は、これを供給するのに、十分な電流が望まれる。しかしながら、ベース側のバイアス電流は、これに反して減少する（図１０参照。）。その理由は、入力電圧が上昇すると、バイポーラトランジスタＱ１０３のベース電圧が上昇する。これに伴い、エミッタの電位が上昇し、＋ＶＣＣとの電位差が小さくなる。バイアス電流は、バイポーラトランジスタＱ１０３のエミッタ電位と＋ＶＣＣの電位差と抵抗Ｒ１０４の値で決まる。このため、出力の振幅が大きければ大きいほど、減少が顕著になる。なお、図１０において、上のグラフは、バイアス電流を示し、真ん中のグラフは、負荷電流を示し、下のグラフは、出力電圧を示している。

図１１は、上記した問題を解決した回路の構成を示す図である。図９と比較して、バイポーラトランジスタＱ１０５、Ｑ１０６、抵抗Ｒ１０６～Ｒ１０８、ダイオードＤ１０１～Ｄ１０４が追加されている。ダイオードＤ１０１、Ｄ１０３、抵抗Ｒ１０６、バイポーラトランジスタＱ１０５は、定電流回路（定電流源）を構成している。また、ダイオードＤ１０２、Ｄ１０４、抵抗Ｒ１０７、バイポーラトランジスタＱ１０６は、定電流回路（定電流源）を構成している。定電流回路により、バイアス電流の減少を抑えている。すなわち、予めバイアス電流を定電流で流し、その電流をベース電流に当てる。この場合、瞬間的な電流が必要になったときも、定電流であり、決められた電流以上を供給することができない（図１２参照。）。また、十分な電流を供給するためには、無負荷時も常に予め負荷に対応できるだけの電流を流しておく必要があり、損失が多い。なお、図１２において、上のグラフは、バイアス電流を示し、真ん中のグラフは、負荷電流を示し、下のグラフは、出力電圧を示している。

図１３は、出願人が特許出願した特願２０１７－２４１３９５号に係る増幅装置の回路構成を示す図である。図１３に示すように、増幅装置２０１は、オペアンプＵ２０１と、ダイヤモンドバッファ回路２０２と、カレントミラー回路２０３、２０４と、を備える。カレントミラー回路２０３は、正側の電源Ｖ２０１（＋ＶＣＣ）とダイヤモンドバッファ回路２０２とに接続されている。また、カレントミラー回路２０３は、オペアンプＵ２０１の正側の電源端子に接続されている。ここで、オペアンプＵ２０１の電源電流は、入力信号に相似している。従って、入力信号が大きいときは、オペアンプＵ２０１の電源電流が大きくなる。このため、バイポーラトランジスタＱ２０６に流れる電流が大きくなり、バイポーラトランジスタＱ２０５に流れる電流も大きくなる。これにより、抵抗Ｒ２１３を流れるバイアス電流が大きくなり、バイポーラトランジスタＱ２０１のベースに十分な電流を流すことができるため、無信号時のバイアス電流が小さくても、歪特性が悪化することがない。

また、入力信号が小さいときは、オペアンプＵ２０１の電源電流が小さくなり、カレントミラー回路２０３により、抵抗Ｒ２１３を流れるバイアス電流が小さくなる。これにより、エネルギー消費が大きくなることがない。

負側においても、カレントミラー回路２０４は、負側の電源Ｖ２０２（－ＶＣＣ）とダイヤモンドバッファ回路２０２とに接続されている。また、カレントミラー回路２０３は、オペアンプＵ２０１の負側の電源端子に接続されている。このため、正側と同様の動きが発生する。

図１４は、負荷電流等を示すグラフである。上のグラフは、抵抗Ｒ２１３に流れるバイアス電流を示している。真ん中のグラフは、負荷Ｒ２０３に流れる出力負荷電流を示している。下のグラフは、出力電圧を示している。図１４に示すように、負荷電流が増加すると、バイアス電流も増加している。

特開２０１１－１８２１７３号公報

しかしながら、図１３に示す発明は、オペアンプの電源電流に依存しているため、１回路入りのオペアンプでしか実現できない。また、内部のオペアンプの回路構成上、電源電流が出力電流に比例していない場合、効果が発揮しづらい。

本発明の目的は、オペアンプの種類に依存せずに、アイドリング時のエネルギー消費を小さくしつつ、歪特性を悪化させない増幅装置を提供することである。

第１の発明の増幅装置は、入力される信号を増幅するプッシュプル回路と、前記プッシュプル回路により増幅された信号が入力されるダイヤモンドバッファ回路と、電源と前記ダイヤモンドバッファ回路とに接続され、前記プッシュプル回路の引き込み電流端子に接続されたカレントミラー回路と、を備えることを特徴とする。

本発明では、カレントミラー回路は、プッシュプル回路の引き込み電流端子に接続されている。これにより、入力信号が大きいときは、プッシュプル回路の引き込み電流が大きくなるため、カレントミラー回路により、ダイヤモンドバッファ回路に流れるバイアス電流が大きくなる。これにより、十分なバイアス電流を流すことができるため、歪特性が悪化することがない。

また、入力信号が小さいときは、プッシュプル回路の引き込み電流が小さくなるため、カレントミラー回路により、ダイヤモンドバッファ回路に流れるバイアス電流が小さくなる。これにより、エネルギー消費が大きくなることがない。

このように、本発明によれば、オペアンプの種類に依存せずに、アイドリング時のエネルギー消費が大きくなることなく、歪特性が悪化することがない増幅装置を提供することができる。

第２の発明の増幅装置は、第１の発明の増幅装置において、前記カレントミラー回路は、正側の電源と前記ダイヤモンドバッファ回路とに接続され、前記プッシュプル回路の正側の引き込み電流端子に接続された第１カレントミラー回路と、負側の電源と前記ダイヤモンドバッファ回路とに接続され、前記プッシュプル回路の負側の引き込み電流端子に接続された第２カレントミラー回路と、を有することを特徴とする。

第３の発明の増幅装置は、第２の発明の増幅装置において、前記ダイヤモンドバッファ回路は、コレクタが、正側の電源に接続され、エミッタが、第１抵抗を介して、負荷に接続され、ベースが、第４抵抗を介して、第３バイポーラトランジスタのエミッタに接続された、ｎｐｎ型の第１バイポーラトランジスタと、コレクタが、負側の電源に接続され、エミッタが、第２抵抗を介して、前記負荷に接続され、ベースが、第５抵抗を介して、第４バイポーラトランジスタのエミッタに接続された、ｐｎｐ型の第２バイポーラトランジスタと、コレクタが、負側の電源に接続され、エミッタが、前記第４抵抗を介して、前記第１バイポーラトランジスタのベースと、前記第１カレントミラー回路と、に接続され、ベースが、前記プッシュプル回路の出力に接続された、ｐｎｐ型の前記第３バイポーラトランジスタと、コレクタが、正側の電源に接続され、エミッタが、前記第５抵抗を介して、前記第２バイポーラトランジスタのベースと、前記第２カレントミラー回路と、に接続され、ベースが、前記プッシュプル回路の出力に接続された、ｎｐｎ型の前記第４バイポーラトランジスタと、を有することを特徴とする。

第４の発明の増幅装置は、第２又は第３の発明の増幅装置において、前記第１カレントミラー回路は、コレクタが、前記ダイヤモンドバッファ回路に接続され、エミッタが、第１３抵抗を介して、正側の電源に接続され、ベースが、第６バイポーラトランジスタのベースとコレクタとに接続された、ｐｎｐ型の第５バイポーラトランジスタと、コレクタが、ベースと、前記プッシュプル回路の正側の引き込み電流端子と、前記第５バイポーラトランジスタのベースと、に接続され、エミッタが、第１２抵抗を介して、正側の電源に接続され、ベースが、コレクタと、前記第５バイポーラトランジスタのベースと、に接続された、ｐｎｐ型の前記第６バイポーラトランジスタと、を有し、前記第２カレントミラー回路は、コレクタが、前記ダイヤモンドバッファ回路に接続され、エミッタが、第１５抵抗を介して、負側の電源に接続され、ベースが、第８バイポーラトランジスタのベースとコレクタとに接続された、ｎｐｎ型の第７バイポーラトランジスタと、コレクタが、ベースと、前記プッシュプル回路の負側の引き込み電流端子と、前記第７バイポーラトランジスタのベースと、に接続され、エミッタが、第１４抵抗を介して、負側の電源に接続され、ベースが、コレクタと、前記第７バイポーラトランジスタのベースと、に接続された、ｎｐｎ型の前記第８バイポーラトランジスタと、を有することを特徴とする。

第５の発明の増幅装置は、第２～第４のいずれかの発明の増幅装置において、前記プッシュプル回路は、ベースが、第７抵抗と第１ダイオードとの間に接続され、コレクタが、前記第１カレントミラー回路に接続された、正側の引き込み電流端子であり、エミッタが、第９抵抗を介して、前記ダイヤモンドバッファ回路の入力に接続された、ｎｐｎ型の第９バイポーラトランジスタと、ベースが、第８抵抗と第２ダイオードとの間に接続され、コレクタが、前記第２カレントミラー回路に接続された、負側の引き込み電流端子であり、エミッタが、第１０抵抗を介して、前記ダイヤモンドバッファ回路の入力に接続された、ｐｎｐ型の第１０バイポーラトランジスタと、前記第１ダイオードと入力との間に接続された第１６抵抗と、前記第２ダイオードと入力との間に接続された第１７抵抗と、を有することを特徴とする。

第６の発明の増幅装置は、第１～第５のいずれかの発明の増幅装置において、入力される信号を増幅するオペアンプをさらに備え、前記オペアンプの負側の入力端子に、第１１抵抗を介して、信号が入力され、前記オペアンプの正側の入力端子が、基準電位に接続され、前記オペアンプの出力端子が、前記プッシュプル回路の入力に接続され、負荷と前記オペアンプの負側の入力端子との間に第６抵抗が接続されていることを特徴とする。

本発明によれば、オペアンプの種類に依存せずに、エネルギー消費が大きくなることなく、歪特性が悪化することがない増幅装置を提供することができる。

本発明の実施形態に係る増幅装置の回路構成を示す図である。本発明の実施形態に係る増幅装置の回路構成を示す図である。従来のダイヤモンドバッファ回路を用いた増幅装置の回路構成を示す図である。特願２０１７－２４１３９５号に係る増幅装置の回路構成を示す図である。本発明の実施形態に係る増幅装置の回路構成を示す図である。従来の増幅装置での立ち上がりを示した図である。特願２０１７－２４１３９５号に係る増幅装置での立ち上がりを示す図である。本発明の実施形態に係る増幅装置での立ち上がりを示した図である。ダイヤモンドバッファ回路の構成を示す図である。負荷に流れる電流等を示すグラフである。ダイヤモンドバッファ回路を改良した回路の構成を示す図である。負荷に流れる電流等を示すグラフである。特願２０１７－２４１３９５号に係る増幅装置の回路構成を示す図である負荷に流れる電流等を示すグラフである。

以下、本発明の実施形態について説明する。図１は、本発明の実施形態に係る増幅装置の回路構成を示す図である。図１に示すように、増幅装置１は、オペアンプＵ１と、ダイヤモンドバッファ回路２と、カレントミラー回路３、４と、プッシュプル回路５と、を備える。

オペアンプＵ１は、入力される信号を増幅する。オペアンプＵ１の負側の入力端子に、信号が入力される。また、オペアンプＵ１の負側の入力端子には、抵抗Ｒ１１（第１１抵抗）が接続されている。オペアンプＵ１の正側の入力端子は、基準電位（グラウンド）に接続されている。オペアンプＵ１の出力端子は、プッシュプル回路５の入力に接続されている。負荷Ｒ３と、負側の入力端子と、の間に、抵抗Ｒ６（第６抵抗）が接続されている。すなわち、オペアンプＵ１と抵抗Ｒ６、Ｒ１１とにより、反転増幅回路が構成されている。

プッシュプル回路５には、オペアンプＵ１からの信号が入力される。プッシュプル回路５は、入力される信号を増幅する。プッシュプル回路５は、バイポーラトランジスタＱ９、Ｑ１０、抵抗Ｒ７～Ｒ１０、Ｒ１６、Ｒ１７、ダイオードＤ１、Ｄ２を有する。

バイポーラトランジスタＱ９（第９バイポーラトランジスタ）は、ｎｐｎ型のバイポーラトランジスタである。バイポーラトランジスタＱ９のベースは、抵抗Ｒ７（第７抵抗）とダイオードＤ１（第１ダイオード）との間に接続されている。バイポーラトランジスタＱ９のコレクタは、カレントミラー回路３（バイポーラトランジスタＱ６のコレクタ）に接続された、正側の引き込み電流端子である。バイポーラトランジスタＱ９のエミッタは、抵抗Ｒ９（第９抵抗）を介して、ダイヤモンドバッファ回路２の入力（バイポーラトランジスタＱ３、Ｑ４のベース）に接続されている。

バイポーラトランジスタＱ１０（第１０バイポーラトランジスタ）は、ｐｎｐ型のバイポーラトランジスタである。バイポーラトランジスタＱ１０のベースは、抵抗Ｒ８（第８抵抗）とダイオードＤ２（第２ダイオード）との間に接続されている。バイポーラトランジスタＱ１０のコレクタは、カレントミラー回路４（バイポーラトランジスタＱ８のコレクタ）に接続された、負側の引き込み電流端子である。バイポーラトランジスタＱ１０のエミッタは、抵抗Ｒ１０（第１０抵抗）を介して、ダイヤモンドバッファ回路２の入力（バイポーラトランジスタＱ３、Ｑ４のベース）に接続されている。

抵抗Ｒ７は、正側の電源Ｖ１（＋ＶＣＣ）に接続されている。ダイオードＤ１は、抵抗Ｒ７と抵抗Ｒ１６とに接続されている。抵抗Ｒ８は、負側の電源Ｖ２（－ＶＣＣ）に接続されている。ダイオードＤ２は、抵抗Ｒ８と抵抗Ｒ１７とに接続されている。抵抗Ｒ１６（第１６抵抗）は、ダイオードＤ１と入力（オペアンプＵ１の出力端子）との間に接続されている。抵抗Ｒ１７（第１７抵抗）は、ダイオードＤ２と入力（オペアンプＵ１の出力端子）との間に接続されている。

ダイヤモンドバッファ回路２には、プッシュプル回路５により増幅された信号が入力される。ダイヤモンドバッファ回路２は、バイポーラトランジスタＱ１～Ｑ４、抵抗Ｒ１、Ｒ２、Ｒ４、Ｒ５を有する。バイポーラトランジスタＱ１（第１バイポーラトランジスタ）は、ｎｐｎ型のバイポーラトランジスタである。バイポーラトランジスタＱ１のコレクタは、正側の電源Ｖ１（＋ＶＣＣ）に接続されている。バイポーラトランジスタＱ１のエミッタは、抵抗Ｒ１（第１抵抗）を介して、負荷Ｒ３に接続されている。バイポーラトランジスタＱ１のベースは、抵抗Ｒ４（第４抵抗）を介して、パイポーラトランジスタＱ３のエミッタに接続されている。

バイポーラトランジスタＱ２（第２バイポーラトランジスタ）は、ｐｎｐ型のバイポーラトランジスタである。バイポーラトランジスタＱ２（第２バイポーラトランジスタ）のコレクタは、負側の電源Ｖ２（－ＶＣＣ）に接続されている。バイポーラトランジスタＱ２のエミッタは、抵抗Ｒ２（第２抵抗）を介して、負荷Ｒ３に接続されている。バイポーラトランジスタＱ２のベースは、抵抗Ｒ５（第５抵抗）を介して、バイポーラトランジスタＱ４のエミッタに接続されている。

バイポーラトランジスタＱ３（第３バイポーラトランジスタ）は、ｐｎｐ型のバイポーラトランジスタである。バイポーラトランジスタＱ３のコレクタは、負側の電源Ｖ２（－ＶＣＣ）に接続されている。バイポーラトランジスタＱ３のエミッタは、抵抗Ｒ４を介して、バイポーラトランジスタＱ１のベースと、カレントミラー回路３と、に接続されている。バイポーラトランジスタＱ３のベースは、プッシュプル回路５の出力に接続されている。

バイポーラトランジスタＱ４（第４バイポーラトランジスタ）は、ｎｐｎ型のバイポーラトランジスタである。バイポーラトランジスタＱ４のコレクタは、正側の電源Ｖ１（＋ＶＣＣ）に接続されている。バイポーラトランジスタＱ４のエミッタが、抵抗Ｒ５を介して、バイポーラトランジスタＱ２のベースと、カレントミラー回路４と、に接続されている。バイポーラトランジスタＱ４のベースは、プッシュプル回路５の出力に接続されている。

カレントミラー回路３（第１カレントミラー回路）は、正側の電源Ｖ１（＋ＶＣＣ）とダイヤモンドバッファ回路２とに接続されている。また、カレントミラー回路３は、プッシュプル回路５の正側の引き込み電流端子（バイポーラトランジスタＱ９のコレクタ）に接続されている。カレントミラー回路３は、バイポーラトランジスタＱ５、Ｑ６と、抵抗Ｒ１２、Ｒ１３と、を有する。

バイポーラトランジスタＱ５（第５バイポーラトランジスタ）は、ｐｎｐ型のバイポーラトランジスタである。バイポーラトランジスタＱ５のコレクタは、ダイヤモンドバッファ回路２（抵抗Ｒ４）に接続されている。バイポーラトランジスタＱ５のエミッタは、抵抗Ｒ１３（第１３抵抗）を介して、正側の電源Ｖ１（＋ＶＣＣ）に接続されている。バイポーラトランジスタＱ５のベースは、バイポーラトランジスタＱ６のベースとコレクタとに接続されている。

バイポーラトランジスタＱ６（第６バイポーラトランジスタ）は、ｐｎｐ型のバイポーラトランジスタである。バイポーラトランジスタＱ６のコレクタは、ベースと、プッシュプル回路５の正側の引き込み電流端子（バイポーラトランジスタＱ９のコレクタ）と、バイポーラトランジスタＱ５のベースと、に接続されている。バイポーラトランジスタＱ６のエミッタは、抵抗Ｒ１２（第１２抵抗）を介して、正側の電源Ｖ１（＋ＶＣＣ）に接続されている。バイポーラトランジスタＱ６のベースは、コレクタと、バイポーラトランジスタＱ５のベースと、に接続されている。

カレントミラー回路４（第２カレントミラー回路）は、負側の電源Ｖ２（－ＶＣＣ）とダイヤモンドバッファ回路２とに接続されている。また、カレントミラー回路４は、プッシュプル回路５の負側の引き込み電流端子（バイポーラトランジスタＱ１０のコレクタ）に接続されている。カレントミラー回路４は、バイポーラトランジスタＱ７、Ｑ８と、抵抗Ｒ１４、Ｒ１５と、を有する。

バイポーラトランジスタＱ７（第７バイポーラトランジスタ）は、ｎｐｎ型のバイポーラトランジスタである。バイポーラトランジスタＱ７のコレクタは、ダイヤモンドバッファ回路２（抵抗Ｒ５）に接続されている。バイポーラトランジスタＱ７のエミッタは、抵抗Ｒ１５（第１５抵抗）を介して、負側の電源Ｖ２（－ＶＣＣ）に接続されている。バイポーラトランジスタＱ７のベースは、バイポーラトランジスタＱ８のベースとコレクタとに接続されている。

バイポーラトランジスタＱ８（第８バイポーラトランジスタ）は、ｎｐｎ型のバイポーラトランジスタである。バイポーラトランジスタＱ８のコレクタは、ベースと、プッシュプル回路５の負側の引き込み電流端子（バイポーラトランジスタＱ１０のコレクタ）と、バイポーラトランジスタＱ７のベースと、に接続されている。バイポーラトランジスタＱ８のエミッタは、抵抗Ｒ１４（第１４抵抗）を介して、負側の電源Ｖ２（－ＶＣＣ）に接続されている。バイポーラトランジスタＱ８のベースは、コレクタと、バイポーラトランジスタＱ７のベースと、に接続されている。

ここで、バイポーラトランジスタＱ５からは、電流がブーストされる。また、バイボーラトランジスタＱ３からは、電流が絞られる。このため、バイポーラトランジスタＱ１のベースが押し込まれる（図２参照。）。バイポーラトランジスタＱ２、Ｑ４、Ｑ６においても同様である。

上述したように、カレントミラー回路３（バイポーラトランジスタＱ６のコレクタ）は、プッシュプル回路５の正側の引き込み電流端子（バイポーラトランジスタＱ９のコレクタ）に接続されている。これにより、入力信号が大きいときは、プッシュプル回路５の引き込み電流が大きくなるため、バイポーラトランジスタＱ６に流れる電流が大きくなり、バイポーラトランジスタＱ５に流れる電流も大きくなる。これにより、抵抗Ｒ１３を流れるバイアス電流が大きくなり、バイポーラトランジスタＱ１のベースに十分な電流を流すことができるため、無信号時のバイアス電流が小さくても、歪特性が悪化することがない。

また、入力信号が小さいときは、プッシュプル回路５の引き込み電流が小さくなり、カレントミラー回路３により、抵抗Ｒ１３を流れるバイアス電流が小さくなる。これにより、エネルギー消費が大きくなることがない。

負側においても、カレントミラー回路４（バイポーラトランジスタＱ８のコレクタ端子）は、プッシュプル回路５の負側の引き込み電流端子（バイポーラトランジスタＱ１０のコレクタ）に接続されている。このため、正側と同様の動きが発生する。

図３は、従来の定電流源を使用したダイヤモンドバッファ回路を用いた増幅装置の回路構成を示す図である。増幅装置１０１は、特願２０１７－２４１３９５号に係る増幅装置２０１と比較して、オペアンプＵ１０１の正側の電源端子が、直接、正側の電源Ｖ１０１（＋ＶＣＣ）に接続されている点、オペアンプＵ１０１の負側の電源端子が、直接、負側の電源Ｖ１０２（－ＶＣＣ）に接続されている点、カレントミラー回路１０３（バイポーラトランジスタＱ１０６のコレクタ）が電流源Ｉ１０１に接続されている点、カレントミラー回路１０４（バイポーラトランジスタＱ１０８のコレクタ）が電流源Ｉ１０２に接続されている点が異なる。

図４は、特願２０１７－２４１３９５号に係る増幅装置の回路構成を示す図である。図５は、本発明の実施形態に係る増幅装置の回路構成を示す図である。図３～図５において、負荷Ｒ１０３、負荷Ｒ２０３、負荷Ｒ３を比較的重い８Ω、５ｍＷの負荷としている。図３～図５において、各部を流れる電流値が示されている。バイアス電流は、ほぼ同一条件としている。図３において、合計電流は、２７．９８ｍＡ、歪率は、０．００３６１０％である。図４において、合計電流は、２２．４ｍＡ、歪率は、０．０００８８５％であある。図５において、合計電流は、２３．４１ｍＡ、歪率は、０．０００５４１％である。特願２０１７－２４１３９５号に係る増幅装置２０１と本発明の実施形態に係る増幅装置１とでは、ほぼ同等の消費電流にもかかわらず、増幅装置１では、歪率が、増幅装置２０１の６１%となっている。

バイアス電流が信号に応じて増減されることで、負荷への電流供給能力も、改善されていると考えられる。入力に方形波を用いて、立ち上がり（反転出力なので、立ち下がり）の時間を測定し、比較する。条件として、バイアス電流をそろえて比較している。図６は、従来の増幅装置での立ち上がりを示した図である。図７は、２０１７－２４１３９５号に係る増幅装置での立ち上がりを示した図である。図８は、本発明の実施形態に係る増幅装置での立ち上がりを示した図である。増幅装置１０１での立ち上がり時間は、４．６μＳ（１０％－９０％）である。増幅装置２０１での立ち上がり時間は、３．７μＳ（１０％－９０％）である。増幅装置１での立ち上がり時間は、１．９６μＳ（１０％－９０％）である。このように、増幅装置１では、増幅装置１０１、２０１よりも、出力の立ち下がりが高速化できている。

以上説明したように、本実施形態では、カレントミラー回路３、４は、プッシュプル回路５の引き込み電流端子に接続されている。これにより、入力信号が大きいときは、プッシュプル回路５の引き込み電流が大きくなるため、カレントミラー回路３，４により、ダイヤモンドバッファ回路２に流れるバイアス電流が大きくなる。これにより、十分なバイアス電流を流すことができるため、歪特性が悪化することがない。

また、入力信号が小さいときは、プッシュプル回路５の引き込み電流が小さくなるため、カレントミラー回路３、４により、ダイヤモンドバッファ回路２に流れるバイアス電流が小さくなる。これにより、エネルギー消費が大きくなることがない。

このように、本実施形態によれば、オペアンプの種類に依存せずに、アイドリング時のエネルギー消費が大きくなることなく、歪特性が悪化することがない増幅装置を提供することができる。

以上、本発明の実施形態について説明したが、本発明を適用可能な形態は、上述の実施形態には限られるものではなく、本発明の趣旨を逸脱しない範囲で適宜変更を加えることが可能である。

本発明は、信号を増幅する増幅装置に好適に採用され得る。

１増幅装置
２ダイヤモンドバッファ回路
３カレントミラー回路（第１カレントミラー回路）
４カレントミラー回路（第２カレントミラー回路）
５プッシュプル回路
Ｑ１バイポーラトランジスタ（第１バイポーラトランジスタ）
Ｑ２バイポーラトランジスタ（第２バイポーラトランジスタ）
Ｑ３バイポーラトランジスタ（第３バイポーラトランジスタ）
Ｑ４バイポーラトランジスタ（第４バイポーラトランジスタ）
Ｑ５バイポーラトランジスタ（第５バイポーラトランジスタ）
Ｑ６バイポーラトランジスタ（第６バイポーラトランジスタ）
Ｑ７バイポーラトランジスタ（第７バイポーラトランジスタ）
Ｑ８バイポーラトランジスタ（第８バイポーラトランジスタ）
Ｑ９バイポーラトランジスタ（第９バイポーラトランジスタ）
Ｑ１０バイポーラトランジスタ（第１０バイポーラトランジスタ）
Ｒ１抵抗（第１抵抗）
Ｒ２抵抗（第２抵抗）
Ｒ３負荷
Ｒ４抵抗（第４抵抗）
Ｒ５抵抗（第５抵抗）
Ｒ６抵抗（第６抵抗）
Ｒ７抵抗（第７抵抗）
Ｒ８抵抗（第８抵抗）
Ｒ９抵抗（第９抵抗）
Ｒ１１抵抗（第１１抵抗）
Ｒ１２抵抗（第１２抵抗）
Ｒ１３抵抗（第１３抵抗）
Ｒ１４抵抗（第１４抵抗）
Ｒ１５抵抗（第１５抵抗）
Ｒ１６抵抗（第１６抵抗）
Ｒ１７抵抗（第１７抵抗）
Ｕ１オペアンプ
Ｖ１正側の電源
Ｖ２負側の電源

Claims

入力される信号を増幅するプッシュプル回路と、
前記プッシュプル回路により増幅された信号が入力され、出力端子に前記プッシュプル回路の出力端子が接続されたダイヤモンドバッファ回路と、
電源と前記ダイヤモンドバッファ回路とに接続され、前記プッシュプル回路の引き込み電流端子に接続されたカレントミラー回路と、
を備えることを特徴とする増幅装置。
前記カレントミラー回路は、
正側の電源と前記ダイヤモンドバッファ回路とに接続され、前記プッシュプル回路の正側の引き込み電流端子に接続された第１カレントミラー回路と、
負側の電源と前記ダイヤモンドバッファ回路とに接続され、前記プッシュプル回路の負側の引き込み電流端子に接続された第２カレントミラー回路と、を有することを特徴とする請求項１に記載の増幅装置。
前記ダイヤモンドバッファ回路は、
コレクタが、正側の電源に接続され、
エミッタが、第１抵抗を介して、負荷に接続され、
ベースが、第４抵抗を介して、第３バイポーラトランジスタのエミッタに接続された、ｎｐｎ型の第１バイポーラトランジスタと、
コレクタが、負側の電源に接続され、
エミッタが、第２抵抗を介して、前記負荷に接続され、
ベースが、第５抵抗を介して、第４バイポーラトランジスタのエミッタに接続された、ｐｎｐ型の第２バイポーラトランジスタと、
コレクタが、負側の電源に接続され、
エミッタが、前記第４抵抗を介して、前記第１バイポーラトランジスタのベースと、前記第１カレントミラー回路と、に接続され、
ベースが、前記プッシュプル回路の出力に接続された、ｐｎｐ型の前記第３バイポーラトランジスタと、
コレクタが、正側の電源に接続され、
エミッタが、前記第５抵抗を介して、前記第２バイポーラトランジスタのベースと、前記第２カレントミラー回路と、に接続され、
ベースが、前記プッシュプル回路の出力に接続された、ｎｐｎ型の前記第４バイポーラトランジスタと、を有し、
出力端子は、前記第１抵抗と前記第２抵抗との接続点であることを特徴とする請求項２に記載の増幅装置。
前記第１カレントミラー回路は、
コレクタが、前記ダイヤモンドバッファ回路に接続され、
エミッタが、第１３抵抗を介して、正側の電源に接続され、
ベースが、第６バイポーラトランジスタのベースとコレクタとに接続された、ｐｎｐ型の第５バイポーラトランジスタと、
コレクタが、ベースと、前記プッシュプル回路の正側の引き込み電流端子と、前記第５
バイポーラトランジスタのベースと、に接続され、
エミッタが、第１２抵抗を介して、正側の電源に接続され、
ベースが、コレクタと、前記第５バイポーラトランジスタのベースと、に接続された、ｐｎｐ型の前記第６バイポーラトランジスタと、を有し、
前記第２カレントミラー回路は、
コレクタが、前記ダイヤモンドバッファ回路に接続され、
エミッタが、第１５抵抗を介して、負側の電源に接続され、
ベースが、第８バイポーラトランジスタのベースとコレクタとに接続された、ｎｐｎ型の第７バイポーラトランジスタと、
コレクタが、ベースと、前記プッシュプル回路の負側の引き込み電流端子と、前記第７バイポーラトランジスタのベースと、に接続され、
エミッタが、第１４抵抗を介して、負側の電源に接続され、
ベースが、コレクタと、前記第７バイポーラトランジスタのベースと、に接続された、ｎｐｎ型の前記第８バイポーラトランジスタと、を有することを特徴とする請求項２又は３に記載の増幅装置。
前記プッシュプル回路は、
ベースが、第７抵抗と第１ダイオードとの間に接続され、
コレクタが、前記第１カレントミラー回路に接続された、正側の引き込み電流端子であり、
エミッタが、第９抵抗を介して、前記ダイヤモンドバッファ回路の入力に接続された、ｎｐｎ型の第９バイポーラトランジスタと、
ベースが、第８抵抗と第２ダイオードとの間に接続され、
コレクタが、前記第２カレントミラー回路に接続された、負側の引き込み電流端子であり、
エミッタが、第１０抵抗を介して、前記ダイヤモンドバッファ回路の入力に接続された、ｐｎｐ型の第１０バイポーラトランジスタと、
前記第１ダイオードと入力との間に接続された第１６抵抗と、
前記第２ダイオードと入力との間に接続された第１７抵抗と、
を有し、
出力端子は、前記第９抵抗と前記第１０抵抗との接続点であることを特徴とする請求項２～４のいずれか１項に記載の増幅装置。
入力される信号を増幅するオペアンプをさらに備え、
前記オペアンプの負側の入力端子に、第１１抵抗を介して、信号が入力され、
前記オペアンプの正側の入力端子が、基準電位に接続され、
前記オペアンプの出力端子が、前記プッシュプル回路の入力に接続され、
負荷と前記オペアンプの負側の入力端子との間に第６抵抗が接続されていることを特徴とする請求項１～５のいずれか１項に記載の増幅装置。