JPH0846442A - 電力増幅回路 - Google Patents
電力増幅回路Info
- Publication number
- JPH0846442A JPH0846442A JP6194891A JP19489194A JPH0846442A JP H0846442 A JPH0846442 A JP H0846442A JP 6194891 A JP6194891 A JP 6194891A JP 19489194 A JP19489194 A JP 19489194A JP H0846442 A JPH0846442 A JP H0846442A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- transistor
- pull
- push
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 簡単な構成により最大出力振幅時でのリンギ
ングの発生を防止した電力増幅回路を提供する。 【構成】 プッシュ駆動の出力回路とプル駆動の出力回
路からなるプッシュプル出力回路において、上記プッシ
ュ駆動の出力トランジスタの出力最大電圧にほぼ対応さ
れた基準電圧に対して出力端子が高くされたことを検出
するオーバーシュート検出回路を設け、かかるオーバー
シュート検出回路の検出信号により上記プル駆動の出力
回路を動作させる。 【効果】 最大出力振幅を超える高電圧が出力されよう
とすると、それを抑えるようにプル駆動の出力回路が動
作してそれを吸収してしまうので素子破壊や保護回路の
誤動作を招く大きなリンギングの発生を防止することが
できる。
ングの発生を防止した電力増幅回路を提供する。 【構成】 プッシュ駆動の出力回路とプル駆動の出力回
路からなるプッシュプル出力回路において、上記プッシ
ュ駆動の出力トランジスタの出力最大電圧にほぼ対応さ
れた基準電圧に対して出力端子が高くされたことを検出
するオーバーシュート検出回路を設け、かかるオーバー
シュート検出回路の検出信号により上記プル駆動の出力
回路を動作させる。 【効果】 最大出力振幅を超える高電圧が出力されよう
とすると、それを抑えるようにプル駆動の出力回路が動
作してそれを吸収してしまうので素子破壊や保護回路の
誤動作を招く大きなリンギングの発生を防止することが
できる。
Description
【0001】
【産業上の利用分野】この発明は、電力増幅回路に関
し、インダクタンス性を含む負荷を駆動するものに利用
して有効な技術に関するものである。
し、インダクタンス性を含む負荷を駆動するものに利用
して有効な技術に関するものである。
【0002】
【従来の技術】図3には、スピーカーのようにインダク
タンス性の負荷8を駆動するオーディオ・アンプの一例
を示すブロック図が示されている。信号源1により発生
された信号は、入力端子2を介して差動増幅回路3の正
側入力端子+に供給される。この差動増幅回路の出力信
号は、電力増幅回路5に供給される。電力増幅回路5の
出力信号Vout は、出力端子7を介して負荷8に供給さ
れるとともに、帰還回路9を介して差動増幅回路3の負
側入力−に帰還される。そして、出力端子7にはコンデ
ンサCPと抵抗RPかはらなるスナバ回路10が接続さ
れ、高域周波数成分を吸収して発振防止等を行う。この
ようなオーディオ・アンプに関しては、日本放送出版協
会刊、1987年11月20日発刊『アナログIC活用
テクニック』斎藤真幸著、頁52〜頁64がある。
タンス性の負荷8を駆動するオーディオ・アンプの一例
を示すブロック図が示されている。信号源1により発生
された信号は、入力端子2を介して差動増幅回路3の正
側入力端子+に供給される。この差動増幅回路の出力信
号は、電力増幅回路5に供給される。電力増幅回路5の
出力信号Vout は、出力端子7を介して負荷8に供給さ
れるとともに、帰還回路9を介して差動増幅回路3の負
側入力−に帰還される。そして、出力端子7にはコンデ
ンサCPと抵抗RPかはらなるスナバ回路10が接続さ
れ、高域周波数成分を吸収して発振防止等を行う。この
ようなオーディオ・アンプに関しては、日本放送出版協
会刊、1987年11月20日発刊『アナログIC活用
テクニック』斎藤真幸著、頁52〜頁64がある。
【0003】
【発明が解決しようとする課題】上記のようなインダク
タンス性の負荷を駆動する電力増幅回路においては、次
のような問題が生じる。出力振幅が最大になるように動
作させると、プッシュ駆動の出力トランジスタが飽和
し、かかる飽和時には負荷駆動電流が急激に減少し、出
力インピーダンスが急激に高くって負荷8において逆起
電圧を誘発させてリンギングが生じてしまう。このよう
なリンギングは、過電圧保護用のダイオードを接続し、
上記スナバ回路10によってもある程度吸収できるが、
そのためには高周波特性が良く、比較的大きな容量値を
持つようなコンデンサが必要となり、大がかりな逆起電
圧対策が必要であった。
タンス性の負荷を駆動する電力増幅回路においては、次
のような問題が生じる。出力振幅が最大になるように動
作させると、プッシュ駆動の出力トランジスタが飽和
し、かかる飽和時には負荷駆動電流が急激に減少し、出
力インピーダンスが急激に高くって負荷8において逆起
電圧を誘発させてリンギングが生じてしまう。このよう
なリンギングは、過電圧保護用のダイオードを接続し、
上記スナバ回路10によってもある程度吸収できるが、
そのためには高周波特性が良く、比較的大きな容量値を
持つようなコンデンサが必要となり、大がかりな逆起電
圧対策が必要であった。
【0004】この発明の目的は、簡単な構成により最大
出力振幅時でのリンギングの発生を防止した電力増幅回
路を提供することにある。この発明の前記ならびにその
ほかの目的と新規な特徴は、本明細書の記述および添付
図面から明らかになるであろう。
出力振幅時でのリンギングの発生を防止した電力増幅回
路を提供することにある。この発明の前記ならびにその
ほかの目的と新規な特徴は、本明細書の記述および添付
図面から明らかになるであろう。
【0005】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、プッシュ駆動の出力回路と
プル駆動の出力回路からなるプッシュプル出力回路にお
いて、上記プッシュ駆動の出力トランジスタの出力最大
電圧にほぼ対応された基準電圧に対して出力端子が高く
されたことを検出するオーバーシュート検出回路を設
け、かかるオーバーシュート検出回路の検出信号により
上記プル駆動の出力回路を動作させる。
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。すなわち、プッシュ駆動の出力回路と
プル駆動の出力回路からなるプッシュプル出力回路にお
いて、上記プッシュ駆動の出力トランジスタの出力最大
電圧にほぼ対応された基準電圧に対して出力端子が高く
されたことを検出するオーバーシュート検出回路を設
け、かかるオーバーシュート検出回路の検出信号により
上記プル駆動の出力回路を動作させる。
【0006】
【作用】上記した手段によれば、最大出力振幅を超える
高電圧が出力されようとすると、それを抑えるようにプ
ル駆動の出力回路が動作してそれを吸収してしまうので
素子破壊や保護回路の誤動作を招く大きなリンギングの
発生を防止することができる。
高電圧が出力されようとすると、それを抑えるようにプ
ル駆動の出力回路が動作してそれを吸収してしまうので
素子破壊や保護回路の誤動作を招く大きなリンギングの
発生を防止することができる。
【0007】
【実施例】図1には、この発明に係る電力増幅回路を用
いたオーディオアンプの一実施例のブロック図が示され
ている。同図の各回路ブロックは、公知の半導体集積回
路の製造技術により、単結晶シリコンのような1個の半
導体基板上において形成される。
いたオーディオアンプの一実施例のブロック図が示され
ている。同図の各回路ブロックは、公知の半導体集積回
路の製造技術により、単結晶シリコンのような1個の半
導体基板上において形成される。
【0008】信号源1により発生された入力信号Vin
は、オーディオアンプの入力端子2に供給される。この
入力端子2を通して入力された入力信号Vinは、差動増
幅回路3の正側入力+に供給される。この差動増幅回路
3の出力信号V1は、バッファ回路4に供給される。こ
のバッファ回路4の出力信号V2は、電力増幅回路5に
入力される。この実施例の電力増幅回路5は、レベルス
プリット回路51、プッシュプル出力回路52から構成
される。上記プッシュプル出力回路52は、例示的に示
されているように、NPNトランジスタQ3とQ4から
なるノーマル・ダーリントン回路によるプッシュ駆動回
路と、PNPトランジスタQ5とNPNトランジスタQ
4からなるインバーティッド・ダーリントン回路による
プル駆動の出力回路から構成される。
は、オーディオアンプの入力端子2に供給される。この
入力端子2を通して入力された入力信号Vinは、差動増
幅回路3の正側入力+に供給される。この差動増幅回路
3の出力信号V1は、バッファ回路4に供給される。こ
のバッファ回路4の出力信号V2は、電力増幅回路5に
入力される。この実施例の電力増幅回路5は、レベルス
プリット回路51、プッシュプル出力回路52から構成
される。上記プッシュプル出力回路52は、例示的に示
されているように、NPNトランジスタQ3とQ4から
なるノーマル・ダーリントン回路によるプッシュ駆動回
路と、PNPトランジスタQ5とNPNトランジスタQ
4からなるインバーティッド・ダーリントン回路による
プル駆動の出力回路から構成される。
【0009】上記プッシュプル出力回路52の出力端子
7には、負荷(スピーカー)8の一方の端子が接続され
る。負荷8の他方の端子は、上記電力増幅回路と同じ構
成にされ、かつ逆相の出力を出力する電力増幅回路5’
の出力端子に接続される。これにより、負荷8はトラン
スドプッシュプル駆動されるようにされる。上記出力端
子7から出力される出力信号Vout は、上記のように負
荷8に供給されるとともに、帰還回路9を介して差動増
幅回路3の負側入力−に帰還される。この帰還回路9の
帰還量によりオーディオアンプの全体利得が設定され
る。このことは、他方の電力増幅回路5’側においても
同様である。
7には、負荷(スピーカー)8の一方の端子が接続され
る。負荷8の他方の端子は、上記電力増幅回路と同じ構
成にされ、かつ逆相の出力を出力する電力増幅回路5’
の出力端子に接続される。これにより、負荷8はトラン
スドプッシュプル駆動されるようにされる。上記出力端
子7から出力される出力信号Vout は、上記のように負
荷8に供給されるとともに、帰還回路9を介して差動増
幅回路3の負側入力−に帰還される。この帰還回路9の
帰還量によりオーディオアンプの全体利得が設定され
る。このことは、他方の電力増幅回路5’側においても
同様である。
【0010】この実施例では、負荷8の持つインダクタ
ンス性による逆起電圧により最大出力振幅を超えるリン
ギングが発生するのを防止するために、オーバーシュー
ト検出回路6が設けられる。このオーバーシュート検出
回路6は、最大出力振幅に対応された基準電圧回路61
により形成された基準電圧V3がベースに供給され、エ
ミッタが上記出力端子7に接続されたPNPトランジス
タQ1からなり、このトランジスタQ1のコレクタがプ
ル駆動回路の出力トランジスタQ4のベースに接続され
る。
ンス性による逆起電圧により最大出力振幅を超えるリン
ギングが発生するのを防止するために、オーバーシュー
ト検出回路6が設けられる。このオーバーシュート検出
回路6は、最大出力振幅に対応された基準電圧回路61
により形成された基準電圧V3がベースに供給され、エ
ミッタが上記出力端子7に接続されたPNPトランジス
タQ1からなり、このトランジスタQ1のコレクタがプ
ル駆動回路の出力トランジスタQ4のベースに接続され
る。
【0011】図2には、上記バッファ回路4、電力増幅
回路5及びオーバーシュート検出回路6の一実施例の具
体的回路図が示されている。バッファ回路4は、上記差
動増幅回路3の出力信号V1が抵抗を介してベースに供
給されるNPNトランジスタQ6と、そのエミッタに設
けられた定電流源I4からなるエミッタフォロワ回路に
より構成される。
回路5及びオーバーシュート検出回路6の一実施例の具
体的回路図が示されている。バッファ回路4は、上記差
動増幅回路3の出力信号V1が抵抗を介してベースに供
給されるNPNトランジスタQ6と、そのエミッタに設
けられた定電流源I4からなるエミッタフォロワ回路に
より構成される。
【0012】電力増幅回路5に設けられたレベルスプリ
ット回路51は、直列形態にされたダイオードD1〜D
3と、かかるダイオードD1〜D3の直列回路にバイア
ス電流を流す定電流源I2とI3から構成される。この
レベルスプリット回路51は、上記バッファ回路4の出
力信号V2を、一方においてダイオードD1,D2の順
方向電圧2VFだけレベルアップさせて、ノーマル・ダ
ーリントン回路を構成する入力トランジスタQ3のベー
スに供給する。上記レベルスプリット回路51は、他方
において上記バッファ回路4の出力信号V2をダイオー
ドD3の順方向電圧VFだけレベルダウンさせて、イン
バーティッド・ダーリントン回路を構成する入力トラン
ジスタQ5のベースに供給する。これにより、ノーマル
・ダーリントン回路のトランジスタQ3とQ2及びイン
バーティッド・ダーリントン回路のトランジスタQ5に
アイドリング電流が流れるようにするためのバイアス電
圧が供給される。
ット回路51は、直列形態にされたダイオードD1〜D
3と、かかるダイオードD1〜D3の直列回路にバイア
ス電流を流す定電流源I2とI3から構成される。この
レベルスプリット回路51は、上記バッファ回路4の出
力信号V2を、一方においてダイオードD1,D2の順
方向電圧2VFだけレベルアップさせて、ノーマル・ダ
ーリントン回路を構成する入力トランジスタQ3のベー
スに供給する。上記レベルスプリット回路51は、他方
において上記バッファ回路4の出力信号V2をダイオー
ドD3の順方向電圧VFだけレベルダウンさせて、イン
バーティッド・ダーリントン回路を構成する入力トラン
ジスタQ5のベースに供給する。これにより、ノーマル
・ダーリントン回路のトランジスタQ3とQ2及びイン
バーティッド・ダーリントン回路のトランジスタQ5に
アイドリング電流が流れるようにするためのバイアス電
圧が供給される。
【0013】プッシュプル出力回路52は、上記のよう
なNPNトランジスタQ3とQ2から構成されたノーマ
ル・ダーリントン回路によるプッシュ駆動回路と、PN
PトランジスタQ5とNPNトランジスタQ4からなる
インバーティッド・ダーリントン回路によるプル駆動回
路とにより構成される。上記トランジスタQ3とQ2の
コレクタは電源電圧VCCが供給される。上記PNPト
ランジスタQ4のエミッタは、NPN出力トランジスタ
Q4のコレクタと共通化されて出力端子7に接続され
る。
なNPNトランジスタQ3とQ2から構成されたノーマ
ル・ダーリントン回路によるプッシュ駆動回路と、PN
PトランジスタQ5とNPNトランジスタQ4からなる
インバーティッド・ダーリントン回路によるプル駆動回
路とにより構成される。上記トランジスタQ3とQ2の
コレクタは電源電圧VCCが供給される。上記PNPト
ランジスタQ4のエミッタは、NPN出力トランジスタ
Q4のコレクタと共通化されて出力端子7に接続され
る。
【0014】直列形態にされたダイオードD4〜D6と
抵抗R1と、それにバイアス電流を流す定電流源I1
は、上記基準電圧回路61を構成する。つまり、ダイオ
ードD4とD5は、上記ノーマル・ダーリントン回路の
NPNトランジスタQ3とQ2のベース,エミッタ間電
圧VBEに対応された2VFの電圧を形成する。それ故、
これらのダイオードD4とD5は、NPNトランジスタ
がダイオード形態に接続されたものを用いることができ
る。また、ダイオードD6は、オーバーシュート検出用
のPNPトランジスタQ1のベース,エミッタ間電圧V
BEに対応された電圧を発生させる。それ故、ダイオード
D6は、PNPトランジスタをダイオード形態に接続し
て用いることができる。抵抗R1は、上記出力トランジ
スタQ3,Q2には比較的大きな電流が流れることによ
り、そのベース,エミッタ間電圧が高くされることに対
応した補償電圧を発生させる微小抵抗である。
抵抗R1と、それにバイアス電流を流す定電流源I1
は、上記基準電圧回路61を構成する。つまり、ダイオ
ードD4とD5は、上記ノーマル・ダーリントン回路の
NPNトランジスタQ3とQ2のベース,エミッタ間電
圧VBEに対応された2VFの電圧を形成する。それ故、
これらのダイオードD4とD5は、NPNトランジスタ
がダイオード形態に接続されたものを用いることができ
る。また、ダイオードD6は、オーバーシュート検出用
のPNPトランジスタQ1のベース,エミッタ間電圧V
BEに対応された電圧を発生させる。それ故、ダイオード
D6は、PNPトランジスタをダイオード形態に接続し
て用いることができる。抵抗R1は、上記出力トランジ
スタQ3,Q2には比較的大きな電流が流れることによ
り、そのベース,エミッタ間電圧が高くされることに対
応した補償電圧を発生させる微小抵抗である。
【0015】この実施例における電力増幅回路5の理想
最大振幅は、定電流源I2とI3の飽和時の両端電圧を
0Vとすれば、電源電圧VCC側のスイング時にはVC
C−2VBEまで高くすることができる。しかしながら、
定電流源I2とI3は、トランジスタにより構成されて
おり、両端電圧(エミッタ,コレクタ間電圧)差が小さ
くなると飽和し始め、ノーマル・ダーリントン回路のト
ランジスタQ3とQ2のベース電流が急激に低下して出
力インピーダンスが急激に高くされる。
最大振幅は、定電流源I2とI3の飽和時の両端電圧を
0Vとすれば、電源電圧VCC側のスイング時にはVC
C−2VBEまで高くすることができる。しかしながら、
定電流源I2とI3は、トランジスタにより構成されて
おり、両端電圧(エミッタ,コレクタ間電圧)差が小さ
くなると飽和し始め、ノーマル・ダーリントン回路のト
ランジスタQ3とQ2のベース電流が急激に低下して出
力インピーダンスが急激に高くされる。
【0016】このとき、負荷8においては駆動電流が急
激に低下することになるので、そのインダクタンス成分
によって逆起電圧を発生させて、出力端子7の電位をV
CC−2VBEまで高くしようとする。このとき、オーバ
ーシュート検出回路6の検出トランジスタQ1がエミッ
タ電位が上記逆起電圧により動作状態になり、コレクタ
電流をプル駆動の出力トランジスタQ4のベースに供給
する。これにより、本来実質的にオフ状態にある出力ト
ランジスタQ4が、大きな電流駆動能力により上記逆起
電圧を吸収するように動作する。つまり、出力トランジ
スタQ4の動作によって逆起電圧が解消されたなら検出
トランジスタQ1がオフ状態になって出力トランジスタ
Q4をもとの状態に戻すものとなる。このような帰還ル
ープによって、大振幅出力動作を行わせて逆起電圧のな
いきれいな出力電圧Vout を得ることができる。
激に低下することになるので、そのインダクタンス成分
によって逆起電圧を発生させて、出力端子7の電位をV
CC−2VBEまで高くしようとする。このとき、オーバ
ーシュート検出回路6の検出トランジスタQ1がエミッ
タ電位が上記逆起電圧により動作状態になり、コレクタ
電流をプル駆動の出力トランジスタQ4のベースに供給
する。これにより、本来実質的にオフ状態にある出力ト
ランジスタQ4が、大きな電流駆動能力により上記逆起
電圧を吸収するように動作する。つまり、出力トランジ
スタQ4の動作によって逆起電圧が解消されたなら検出
トランジスタQ1がオフ状態になって出力トランジスタ
Q4をもとの状態に戻すものとなる。このような帰還ル
ープによって、大振幅出力動作を行わせて逆起電圧のな
いきれいな出力電圧Vout を得ることができる。
【0017】このようなインダクタンス成分を持つ負荷
8を駆動するときに、その逆起電圧が発生することによ
り生じる素子破壊の防止ができるとともに、このような
逆起電圧を吸収する比較的大きなコンデンサを含むスナ
バ回路や、ダイオード等の保護回路が不要になるもので
ある。そして、基準電圧V3は、その都度最適値に設定
することにより、出力最大振幅の損失を最小に抑えるこ
とができる。このため、オーディオアンプやモーター駆
動回路等のようにインダクタンス成分を含む負荷を駆動
するときおいても、その実装に際しては上記のようなス
ナバ回路等の外部部品点数が削減でき、小型軽量化やト
ータルコストを大幅に低減できるものとなる。
8を駆動するときに、その逆起電圧が発生することによ
り生じる素子破壊の防止ができるとともに、このような
逆起電圧を吸収する比較的大きなコンデンサを含むスナ
バ回路や、ダイオード等の保護回路が不要になるもので
ある。そして、基準電圧V3は、その都度最適値に設定
することにより、出力最大振幅の損失を最小に抑えるこ
とができる。このため、オーディオアンプやモーター駆
動回路等のようにインダクタンス成分を含む負荷を駆動
するときおいても、その実装に際しては上記のようなス
ナバ回路等の外部部品点数が削減でき、小型軽量化やト
ータルコストを大幅に低減できるものとなる。
【0018】上記の実施例から得られる作用効果は、下
記の通りである。すなわち、 (1) プッシュ駆動の出力回路とプル駆動の出力回路
からなるプッシュプル出力回路において、上記プッシュ
駆動の出力トランジスタの出力最大電圧にほぼ対応され
た基準電圧に対して出力端子が高くされたことを検出す
るオーバーシュート検出回路を設け、かかるオーバーシ
ュート検出回路の検出信号により上記プル駆動の出力回
路を動作させることにより、最大出力振幅を超える高電
圧が出力されようとすると、それを抑えるようにプル駆
動の出力回路が動作してそれを吸収してしまうのでリン
ギングの発生を防止することができるという効果が得ら
れる。
記の通りである。すなわち、 (1) プッシュ駆動の出力回路とプル駆動の出力回路
からなるプッシュプル出力回路において、上記プッシュ
駆動の出力トランジスタの出力最大電圧にほぼ対応され
た基準電圧に対して出力端子が高くされたことを検出す
るオーバーシュート検出回路を設け、かかるオーバーシ
ュート検出回路の検出信号により上記プル駆動の出力回
路を動作させることにより、最大出力振幅を超える高電
圧が出力されようとすると、それを抑えるようにプル駆
動の出力回路が動作してそれを吸収してしまうのでリン
ギングの発生を防止することができるという効果が得ら
れる。
【0019】(2) 上記(1)により、実装に際して
は従来のようなスナバ回路等の外部部品点数が削減で
き、小型軽量化やトータルコストを大幅に低減できると
いう効果が得られる。
は従来のようなスナバ回路等の外部部品点数が削減で
き、小型軽量化やトータルコストを大幅に低減できると
いう効果が得られる。
【0020】(3) オーバーシュート検出回路とし
て、上記基準電圧がベースに供給され、エミッタが出力
端子に接続れてなるPNPトランジスタを用い、そのコ
レクタ電流をプル駆動のNPN出力トランジスタのベー
スに供給するという簡単な構成により、最大出力振幅時
のリンギングの発生を防止することができるという効果
が得られる。
て、上記基準電圧がベースに供給され、エミッタが出力
端子に接続れてなるPNPトランジスタを用い、そのコ
レクタ電流をプル駆動のNPN出力トランジスタのベー
スに供給するという簡単な構成により、最大出力振幅時
のリンギングの発生を防止することができるという効果
が得られる。
【0021】以上本発明者よりなされた発明を実施例に
基づき具体的に説明したが、本願発明は前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。例えば、プッ
シュプル出力回路は、前記実施例のようなノーマル・ダ
ーリントン回路とインバーティッド・ダーリントン回路
を用いるもの他、コンプリメンタリプッシュプル回路を
用いるもの等種々の実施形態を採ることができる。この
ようにコンプリメンタリプッシュプル出力回路を用いる
ものでは、プル駆動回路がPNPトランジスタにより構
成されるから、上記のようにPNPトランジスタQ1に
より形成したコレクタ電流をNPNトランジスタからな
る電流ミラー回路により吸い込み電流に変換し、上記P
NP出力トランジスタを駆動するようにすればよい。
基づき具体的に説明したが、本願発明は前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。例えば、プッ
シュプル出力回路は、前記実施例のようなノーマル・ダ
ーリントン回路とインバーティッド・ダーリントン回路
を用いるもの他、コンプリメンタリプッシュプル回路を
用いるもの等種々の実施形態を採ることができる。この
ようにコンプリメンタリプッシュプル出力回路を用いる
ものでは、プル駆動回路がPNPトランジスタにより構
成されるから、上記のようにPNPトランジスタQ1に
より形成したコレクタ電流をNPNトランジスタからな
る電流ミラー回路により吸い込み電流に変換し、上記P
NP出力トランジスタを駆動するようにすればよい。
【0022】オーバーシュート検出用のトランジスタ
は、NPNトランジスタにより構成されるものであって
もよい。この場合には、エミッタに基準電圧を印加し、
ベースに出力電圧を印加するようにすればよい。そし
て、検出電流はPNPトランジスタからなる電流ミラー
により押出電流に変換して上記インバーティッド・ダー
リントン回路の出力トランジスタのベースに供給するよ
うにすればよい。電源電圧VCCに対して、上記検出ト
ランジスタや電流ミラー回路の動作電圧が不足するな
ら、レベルシフト回路によりレベルシフトされた電圧を
比較するようにすればよい。このようにレベルシフトさ
れた電圧を用いるときには、差動トランジスタによる電
圧比較回路によりオーバーシュートを検出するようにも
できる。
は、NPNトランジスタにより構成されるものであって
もよい。この場合には、エミッタに基準電圧を印加し、
ベースに出力電圧を印加するようにすればよい。そし
て、検出電流はPNPトランジスタからなる電流ミラー
により押出電流に変換して上記インバーティッド・ダー
リントン回路の出力トランジスタのベースに供給するよ
うにすればよい。電源電圧VCCに対して、上記検出ト
ランジスタや電流ミラー回路の動作電圧が不足するな
ら、レベルシフト回路によりレベルシフトされた電圧を
比較するようにすればよい。このようにレベルシフトさ
れた電圧を用いるときには、差動トランジスタによる電
圧比較回路によりオーバーシュートを検出するようにも
できる。
【0023】図2において、インバーティッド・ダーリ
ントン回路を構成するPNPトランジスタQ5のエミッ
タと、出力端子7との間にレベルシフト・ループ回路を
設ける構成としてもよい。例えば、バッファ回路4の出
力電圧V2は、直接にPNPトランジスタQ5のベース
に供給し、このトランジスタQ5のエミッタにはNPN
トランジスタを直列接続し、かかるNPNトランジスタ
のベースに定電流源を設けるとともに上記トランジスタ
Q5と上記直列接続されたNPNトランジスタのベー
ス,エミッタ間電圧に対応されたレベルシフト動作を行
うダイオードを介して出力端子に接続するものとしても
よい。この発明は、インダクタンス成分を含む電力増幅
回路に広く利用できる。
ントン回路を構成するPNPトランジスタQ5のエミッ
タと、出力端子7との間にレベルシフト・ループ回路を
設ける構成としてもよい。例えば、バッファ回路4の出
力電圧V2は、直接にPNPトランジスタQ5のベース
に供給し、このトランジスタQ5のエミッタにはNPN
トランジスタを直列接続し、かかるNPNトランジスタ
のベースに定電流源を設けるとともに上記トランジスタ
Q5と上記直列接続されたNPNトランジスタのベー
ス,エミッタ間電圧に対応されたレベルシフト動作を行
うダイオードを介して出力端子に接続するものとしても
よい。この発明は、インダクタンス成分を含む電力増幅
回路に広く利用できる。
【0024】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、プッシュ駆動の出力回路と
プル駆動の出力回路からなるプッシュルプル出力回路に
おいて、上記プッシュ駆動の出力トランジスタの出力最
大電圧にほぼ対応された基準電圧に対して出力端子が高
くされたことを検出するオーバーシュート検出回路を設
け、かかるオーバーシュート検出回路の検出信号により
上記プル駆動の出力回路を動作させることにより、最大
出力振幅を超える高電圧が出力されようとすると、それ
を抑えるようにプル駆動の出力回路が動作してそれを吸
収してしまうのでリンギングの発生を防止することがで
きる。
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、プッシュ駆動の出力回路と
プル駆動の出力回路からなるプッシュルプル出力回路に
おいて、上記プッシュ駆動の出力トランジスタの出力最
大電圧にほぼ対応された基準電圧に対して出力端子が高
くされたことを検出するオーバーシュート検出回路を設
け、かかるオーバーシュート検出回路の検出信号により
上記プル駆動の出力回路を動作させることにより、最大
出力振幅を超える高電圧が出力されようとすると、それ
を抑えるようにプル駆動の出力回路が動作してそれを吸
収してしまうのでリンギングの発生を防止することがで
きる。
【0025】上記により、実装に際しては従来のような
スナバ回路等の外部部品点数が削減でき、小型軽量化や
トータルコストを大幅に低減できる。
スナバ回路等の外部部品点数が削減でき、小型軽量化や
トータルコストを大幅に低減できる。
【0026】オーバーシュート検出回路として、上記基
準電圧がベースに供給され、エミッタが出力端子に接続
れてなるPNPトランジスタを用い、そのコレクタ電流
をプル駆動のNPN出力トランジスタのベースに供給す
るという簡単な構成により、最大出力振幅時のリンギン
グの発生を防止することができる。
準電圧がベースに供給され、エミッタが出力端子に接続
れてなるPNPトランジスタを用い、そのコレクタ電流
をプル駆動のNPN出力トランジスタのベースに供給す
るという簡単な構成により、最大出力振幅時のリンギン
グの発生を防止することができる。
【図1】この発明に係る電力増幅回路を用いたオーディ
オアンプの一実施例を示すブロック図である。
オアンプの一実施例を示すブロック図である。
【図2】図1のバッファ回路、電力増幅回路及びオーバ
ーシュート検出回路の一実施例を示す具体的回路図であ
る。
ーシュート検出回路の一実施例を示す具体的回路図であ
る。
【図3】従来のオーディオアンプの一実施例を示すブロ
ック図である。
ック図である。
1…信号源、2…入力端子、3…差動増幅回路、4…バ
ッファ回路、5,5’…電力増幅回路、51…レベルス
プリット回路、52…プッシュプル出力回路、6…オー
バーシュート検出回路、61…基準電圧回路、7…出力
端子、8…負荷、9…帰還回路、10…スナバ回路、Q
1〜Q6…トランジスタ、D1〜D6…ダイオード、R
1…抵抗、I1〜I4…定電流源。
ッファ回路、5,5’…電力増幅回路、51…レベルス
プリット回路、52…プッシュプル出力回路、6…オー
バーシュート検出回路、61…基準電圧回路、7…出力
端子、8…負荷、9…帰還回路、10…スナバ回路、Q
1〜Q6…トランジスタ、D1〜D6…ダイオード、R
1…抵抗、I1〜I4…定電流源。
Claims (3)
- 【請求項1】 プッシュ駆動の出力回路とプル駆動の出
力回路からなるプッシュプル出力回路と、上記プッシュ
駆動の出力トランジスタの出力最大電圧にほぼ対応され
た基準電圧に対して出力端子が高くされたことを検出す
るオーバーシュート検出回路と、かかるオーバーシュー
ト検出回路の検出信号により上記プル駆動の出力回路を
駆動してなることを特徴とする電力増幅回路。 - 【請求項2】 上記プッシュ駆動の出力回路は、NPN
駆動トランジスタとNPN出力トランジスタからなるノ
ーマル・ダーリントン回路から構成され、プル駆動の出
力トランジスタはPNP駆動トランジスタとNPN出力
トランジスタからなるインバーティッド・ダーリントン
回路から構成され、上記オーバーシュート検出回路は、
上記基準電圧がベースに供給され、エミッタが出力端子
に接続れてなるPNPトランジスタから構成され、その
コレクタ電流が上記NPN出力トランジスタのベースに
供給されるものであることを特徴とする請求項1の電力
増幅回路。 - 【請求項3】 上記出力端子にはインダクタンス性の負
荷が接続されるものであることを特徴とする請求項1又
は請求項2の電力増幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6194891A JPH0846442A (ja) | 1994-07-27 | 1994-07-27 | 電力増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6194891A JPH0846442A (ja) | 1994-07-27 | 1994-07-27 | 電力増幅回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0846442A true JPH0846442A (ja) | 1996-02-16 |
Family
ID=16332053
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6194891A Pending JPH0846442A (ja) | 1994-07-27 | 1994-07-27 | 電力増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0846442A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006128916A (ja) * | 2004-10-27 | 2006-05-18 | Nf Corp | 電力増幅回路および電力増幅器 |
-
1994
- 1994-07-27 JP JP6194891A patent/JPH0846442A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006128916A (ja) * | 2004-10-27 | 2006-05-18 | Nf Corp | 電力増幅回路および電力増幅器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6038043B2 (ja) | スイツチ回路 | |
JPH0846442A (ja) | 電力増幅回路 | |
KR0142085B1 (ko) | 구동 전류 제한 트래지스터 장치 | |
US4417292A (en) | Power amplifier protection circuit | |
JPH11346125A (ja) | Srpp回路 | |
JP3469639B2 (ja) | 増幅回路 | |
EP0613248A1 (en) | Integrated circuit amplifiers | |
JP3091047B2 (ja) | 光信号増幅回路 | |
JP3990183B2 (ja) | 電源回路及び半導体集積回路 | |
JP3442872B2 (ja) | Btl出力回路 | |
JPH07212155A (ja) | オーディオ・パワーアンプ | |
JP3439409B2 (ja) | カレントミラー回路 | |
JPS5915124Y2 (ja) | 電力増幅回路 | |
SU1569943A1 (ru) | Усилитель мощности | |
JPH0786895A (ja) | 出力回路 | |
JPH08222974A (ja) | オーディオ・パワーアンプ | |
JPS6029223Y2 (ja) | 過電圧保護回路 | |
JP3396233B2 (ja) | 出力回路 | |
JP2759226B2 (ja) | 基準電圧発生回路 | |
JPH0846449A (ja) | 電流増幅回路 | |
JPH024503Y2 (ja) | ||
JPH02206909A (ja) | 出力レベル制限回路 | |
JPH03746Y2 (ja) | ||
JP3309878B2 (ja) | アンプ | |
JPH04239813A (ja) | 出力回路 |