JP2016144168A - 光半導体素子駆動回路 - Google Patents
光半導体素子駆動回路 Download PDFInfo
- Publication number
- JP2016144168A JP2016144168A JP2015020924A JP2015020924A JP2016144168A JP 2016144168 A JP2016144168 A JP 2016144168A JP 2015020924 A JP2015020924 A JP 2015020924A JP 2015020924 A JP2015020924 A JP 2015020924A JP 2016144168 A JP2016144168 A JP 2016144168A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- optical semiconductor
- field effect
- effect transistor
- type field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】電源電圧を下げることができ、安全に起動させることができる光半導体素子駆動回路を得る。【解決手段】帰還容量CFBは差動オペアンプU1の反転入力端子と出力端子の間に接続されている。第1の抵抗R1の一端が電源VDDに接続されている。N型電界効果トランジスタMN1のゲートが差動オペアンプU1の出力端子に接続され、ドレインが第1の抵抗R1の他端に接続され、ソースが共通端子に接続されている。P型電界効果トランジスタMP1のゲートがN型電界効果トランジスタMN1のドレインに接続され、ソースが電源VDDに接続されている。光半導体素子D1のアノードがP型電界効果トランジスタMP1のドレインに接続され、カソードが共通端子に接続されている。帰還抵抗RFBが差動オペアンプU1の反転入力端子と光半導体素子D1のアノードの間に接続されている。【選択図】図1
Description
本発明は、レーザーダイオードなどの光半導体素子を駆動する光半導体素子駆動回路に関する。
レーザーダイオードのように電流により制御する光半導体素子は、電圧制御型電流源回路による駆動がよく行われる。例えば非特許文献1の電流源回路では、制御電圧をNPN型バイポーラトランジスタにより電流に変換して光半導体素子に供給する。そして、トランジスタの出力に接続された電流検出抵抗の両端の電圧を差動オペアンプにフィードバックすることで光半導体素子に流れる電流値を一定に保っている。電源投入直後にはトランジスタのベース電圧は0Vでありトランジスタはオフ状態のため光半導体素子に電流は流れず、安全に回路を起動させることができる。
Neil Albaugh著"オプトエレクトロニクス回路の事例集"テキサスインスツルメンツ, 2009年12月2日,p3
非特許文献1の回路構成では、光半導体素子に印加できる電圧の上限は電源電圧からトランジスタのベースエミッタ間電圧分だけ低くなってしまう。NPN型バイポーラの代わりにN型電界効果トランジスタを用いても同様に閾値電圧分だけ低くなる。また、電流検出抵抗を用いているために更に余分な電圧が必要である。このため、光半導体素子の動作電圧範囲は狭く、低消費電力化を目的として電源電圧を下げることが困難であった。
本発明は、上述のような課題を解決するためになされたもので、その目的は電源電圧を下げることができ、安全に起動させることができる光半導体素子駆動回路を得るものである。
本発明に係る光半導体素子駆動回路は、入力端子、反転入力端子、及び出力端子を持つ差動オペアンプと、前記差動オペアンプの前記反転入力端子と前記出力端子の間に接続された帰還容量と、一端が電源に接続された第1の抵抗と、ゲートが前記差動オペアンプの前記出力端子に接続され、ドレインが前記第1の抵抗の他端に接続され、ソースが共通端子に接続されたN型電界効果トランジスタと、ゲートが前記N型電界効果トランジスタの前記ドレインに接続され、ソースが電源に接続されたP型電界効果トランジスタと、アノードが前記P型電界効果トランジスタのドレインに接続され、カソードが前記共通端子に接続された光半導体素子と、前記差動オペアンプの前記反転入力端子と前記光半導体素子の前記アノードの間に接続された帰還抵抗とを備えることを特徴とする。
本発明では、増幅器であるN型電界効果トランジスタとP型電界効果トランジスタを縦続接続し、その出力を帰還抵抗を介して差動オペアンプの反転入力端子へフィードバックする。これにより、電源電圧を下げることができ、安全に起動させることができる。
本発明の実施の形態に係る光半導体素子駆動回路について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態1.
図1は、本発明の実施の形態1に係る光半導体素子駆動回路を示す回路図である。差動オペアンプU1は入力端子、反転入力端子、及び出力端子を持つ。帰還容量CFBが差動オペアンプU1の反転入力端子と出力端子の間に接続され、反転入力端子と出力端子は交流的に短絡されている。
図1は、本発明の実施の形態1に係る光半導体素子駆動回路を示す回路図である。差動オペアンプU1は入力端子、反転入力端子、及び出力端子を持つ。帰還容量CFBが差動オペアンプU1の反転入力端子と出力端子の間に接続され、反転入力端子と出力端子は交流的に短絡されている。
第1の抵抗R1の一端が電源VDDに接続されている。N型電界効果トランジスタMN1のゲートが差動オペアンプU1の出力端子に接続され、ドレインが第1の抵抗R1の他端に接続され、ソースが共通端子に接続されている。
P型電界効果トランジスタMP1のゲートがN型電界効果トランジスタMN1のドレインに接続され、ソースが電源VDDに接続されている。光半導体素子D1のアノードがP型電界効果トランジスタMP1のドレインに接続され、カソードが共通端子に接続されている。共通端子は通常は接地端子であり、一般に接地先は装置の筐体にあたるため、放熱の役割も果たしている。
帰還抵抗RFBが差動オペアンプU1の反転入力端子と光半導体素子D1のアノードの間に接続されている。第2の抵抗R2が差動オペアンプU1の反転入力端子と共通端子の間に接続されている。
続いて、本実施の形態に係る光半導体素子駆動回路の動作を説明する。電源投入直後、差動オペアンプU1の入力端子と反転入力端子はともに0Vであり、出力端子も0Vとなっている。このため、次段のN型電界効果トランジスタMN1の出力は電源電圧レベルとなっており、P型電界効果トランジスタMP1はチャネルがオフ状態のためP型電界効果トランジスタMP1の出力は0Vとなる。従って、光半導体素子D1に電流は流れず、電源投入直後に誤動作することがない。
次に、差動オペアンプU1の入力端子に正の入力電圧を印加していくと反転入力端子の電圧はいまだ0Vのため差動オペアンプU1の出力は電源電圧レベルに向けて上昇する。次段のN型電界効果トランジスタMN1の出力は逆に0Vに向けて下降する。P型電界効果トランジスタMP1の出力は逆に電源電圧レベルに向けて上昇し光半導体素子D1に電流が流れ始める。やがて光半導体素子D1のアノード電圧が差動オペアンプU1の入力電圧の(RFB+R2)/R2倍になったところで差動オペアンプU1の入力端子と反転入力端子が等しくなり、出力が平衡状態に達する。
続いて、本実施の形態の効果を比較例と比較して説明する。図2は、比較例に係る光半導体素子駆動回路を示す回路図である。比較例では、制御電圧をNPN型バイポーラトランジスタQ1により電流に変換して光半導体素子D1に供給する。そして、トランジスタQ1の出力に接続された電流検知用抵抗R6の両端の電圧を差動オペアンプU1にフィードバックすることで光半導体素子D1に流れる電流値を一定に保っている。電源投入直後にはトランジスタQ1のベース電圧は0VでありトランジスタQ1はオフ状態のため光半導体素子D1に電流は流れず、安全に回路を起動させることができる。しかし、光半導体素子D1に印加できる電圧の上限は電源電圧からトランジスタQ1のベースエミッタ間電圧分だけ低くなってしまう。また、電流検出抵抗R6を用いているために更に余分な電圧が必要である。このため、光半導体素子の動作電圧範囲は狭く、低消費電力化を目的として電源電圧を下げることが困難である。
一方、本実施の形態では、増幅器であるN型電界効果トランジスタMN1とP型電界効果トランジスタMP1を縦続接続し、その出力を帰還抵抗RFBを介して差動オペアンプU1の反転入力端子へフィードバックする。比較例と比較して増幅段が増加したことで、フィードバックループによる位相の動きは大きくかつオープンループ利得は上がるためより発振しやすくなっている。そこで、発振を抑えるために帰還容量CFBを位相補償容量として追加し、更に帰還抵抗RFBと組み合わせてローパスフィルタを構成することで位相余裕を確保し発振を抑制させている。また、抵抗RFBと抵抗R2による抵抗分割によりP型電界効果トランジスタMP1の利得を低下させることで、更に発振を抑制させている。
また、光半導体素子D1の駆動にP型電界効果トランジスタを用いることで、電源電圧から光半導体素子D1に与える電圧までの下降分をP型電界効果トランジスタMP1のオン抵抗によるものだけにとどめ、閾値電圧分が下降するN型電界効果トランジスタを使った場合に比べ一般に低く抑えることができる。例えば電源電圧3.3Vで動作するトランジスタの閾値電圧は0.8V程度であるのに対し、トランジスタのオン抵抗は100mΩ以下のものもあり、光半導体素子D1に1Aの電流を流しても電圧降下は0.1Vとなる。また、光半導体素子D1に流れる電流を一定に保つ制御方式から、光半導体素子D1のアノードとカソードの間に印加される電圧を一定に保つ制御方式に変更したことで電流検知抵抗が不要となり、更に電源電圧を下げることができる。
ただし、P型電界効果トランジスタMP1を用いた場合、電源投入時にP型電界効果トランジスタMP1のゲートが0VになっているとP型電界効果トランジスタMP1のチャネルが導通し光半導体素子D1が誤発光するなど誤動作をする可能性がある。そこで、P型電界効果トランジスタMP1の前段にN型電界効果トランジスタMN1を配置している。電源投入時はN型電界効果トランジスタNM1のチャネルが導通しないことを利用し、P型電界効果トランジスタMP1のゲートをN型電界効果トランジスタMN1の負荷抵抗R1により電源側にプルアップしておくことでP型電界効果トランジスタMP1のチャネルをオフさせる。これにより、光半導体素子D1の誤動作を抑制して安全に起動させることができる。
実施の形態2.
図3は、本発明の実施の形態2に係る光半導体素子駆動回路を示す回路図である。実施の形態1の構成に第3の抵抗R3が追加されている。第3の抵抗R3はN型電界効果トランジスタMN1のソースと共通端子の間に接続されたソースデジェネレーション抵抗である。これにより、N型電界効果トランジスタMN1の利得を下げ、ひいては全体のループ利得を下げることができる。従って、更に安定な回路となり、発振を抑制することができる。また、利得自体もトランジスタのトランスコンダクタンスに依存せず、ほぼR1/R3の一定値を取るため位相余裕のばらつきを抑えることができる。
図3は、本発明の実施の形態2に係る光半導体素子駆動回路を示す回路図である。実施の形態1の構成に第3の抵抗R3が追加されている。第3の抵抗R3はN型電界効果トランジスタMN1のソースと共通端子の間に接続されたソースデジェネレーション抵抗である。これにより、N型電界効果トランジスタMN1の利得を下げ、ひいては全体のループ利得を下げることができる。従って、更に安定な回路となり、発振を抑制することができる。また、利得自体もトランジスタのトランスコンダクタンスに依存せず、ほぼR1/R3の一定値を取るため位相余裕のばらつきを抑えることができる。
実施の形態3.
図4は、本発明の実施の形態3に係る光半導体素子駆動回路を示す回路図である。実施の形態1の構成に第4の抵抗R4が追加されている。第4の抵抗R4の一端が差動オペアンプU1の出力端子とN型電界効果トランジスタMN1のゲートの間に接続され、他端が共通端子に接続されている。第4の抵抗R4は差動オペアンプU1の出力を接地するプルダウン抵抗である。これにより、電源非投入時に差動オペアンプU1の出力がハイインピーダンスの状態であっても第4の抵抗R4によりN型電界効果トランジスタMN1を確実にオフすることができるため、更に安全な回路となる。
図4は、本発明の実施の形態3に係る光半導体素子駆動回路を示す回路図である。実施の形態1の構成に第4の抵抗R4が追加されている。第4の抵抗R4の一端が差動オペアンプU1の出力端子とN型電界効果トランジスタMN1のゲートの間に接続され、他端が共通端子に接続されている。第4の抵抗R4は差動オペアンプU1の出力を接地するプルダウン抵抗である。これにより、電源非投入時に差動オペアンプU1の出力がハイインピーダンスの状態であっても第4の抵抗R4によりN型電界効果トランジスタMN1を確実にオフすることができるため、更に安全な回路となる。
実施の形態4.
図5は、本発明の実施の形態4に係る光半導体素子駆動回路を示す回路図である。実施の形態3の構成に第5の抵抗R5が追加されている。第5の抵抗R5の一端が差動オペアンプU1の出力端子に接続され、他端がN型電界効果トランジスタMN1のゲートと第4の抵抗R4の間に接続されている。このため、抵抗R4と抵抗R5で抵抗分割した電圧をN型電界効果トランジスタMN1のゲートに与えることになる。これにより、プルダウンの効果に加え、ループ利得を下げて更に安定な回路となり、発振を抑制することができる。
図5は、本発明の実施の形態4に係る光半導体素子駆動回路を示す回路図である。実施の形態3の構成に第5の抵抗R5が追加されている。第5の抵抗R5の一端が差動オペアンプU1の出力端子に接続され、他端がN型電界効果トランジスタMN1のゲートと第4の抵抗R4の間に接続されている。このため、抵抗R4と抵抗R5で抵抗分割した電圧をN型電界効果トランジスタMN1のゲートに与えることになる。これにより、プルダウンの効果に加え、ループ利得を下げて更に安定な回路となり、発振を抑制することができる。
実施の形態5.
図6は、本発明の実施の形態5に係る光半導体素子駆動回路を示す回路図である。実施の形態1に比べて、差動オペアンプU1の反転入力端子を接地する第2の抵抗R2が省略されている。これにより、差動オペアンプU1の入力範囲を広げることができる。差動入力オペアンプU1の入力をD−A変換器等で制御する場合、D−A変換器等の出力範囲をより広く使用することができ、回路の分解能をあげることができる。なお、ループ利得が大きくなることから発振抑制のために、本実施の形態と実施の形態2,3を併用するとよい。
図6は、本発明の実施の形態5に係る光半導体素子駆動回路を示す回路図である。実施の形態1に比べて、差動オペアンプU1の反転入力端子を接地する第2の抵抗R2が省略されている。これにより、差動オペアンプU1の入力範囲を広げることができる。差動入力オペアンプU1の入力をD−A変換器等で制御する場合、D−A変換器等の出力範囲をより広く使用することができ、回路の分解能をあげることができる。なお、ループ利得が大きくなることから発振抑制のために、本実施の形態と実施の形態2,3を併用するとよい。
CFB 帰還容量、D1 光半導体素子、MN1 N型電界効果トランジスタ、MP1 P型電界効果トランジスタ、RFB 帰還抵抗、R1 第1の抵抗、R2 第2の抵抗、R3 第3の抵抗、R4 第4の抵抗、R5 第5の抵抗、U1 差動オペアンプ、VDD 電源
Claims (5)
- 入力端子、反転入力端子、及び出力端子を持つ差動オペアンプと、
前記差動オペアンプの前記反転入力端子と前記出力端子の間に接続された帰還容量と、
一端が電源に接続された第1の抵抗と、
ゲートが前記差動オペアンプの前記出力端子に接続され、ドレインが前記第1の抵抗の他端に接続され、ソースが共通端子に接続されたN型電界効果トランジスタと、
ゲートが前記N型電界効果トランジスタの前記ドレインに接続され、ソースが電源に接続されたP型電界効果トランジスタと、
アノードが前記P型電界効果トランジスタのドレインに接続され、カソードが前記共通端子に接続された光半導体素子と、
前記差動オペアンプの前記反転入力端子と前記光半導体素子の前記アノードの間に接続された帰還抵抗とを備えることを特徴とする光半導体素子駆動回路。 - 前記差動オペアンプの前記反転入力端子と前記共通端子の間に接続された第2の抵抗を更に備えることを特徴とする請求項1に記載の光半導体素子駆動回路。
- 前記N型電界効果トランジスタの前記ソースと前記共通端子の間に接続された第3の抵抗を更に備えることを特徴とする請求項1又は2に記載の光半導体素子駆動回路。
- 一端が前記差動オペアンプの前記出力端子と前記N型電界効果トランジスタの前記ゲートの間に接続され、他端が前記共通端子に接続された第4の抵抗を更に備えることを特徴とする請求項1〜3の何れか1項に記載の光半導体素子駆動回路。
- 一端が前記差動オペアンプの前記出力端子に接続され、他端が前記N型電界効果トランジスタの前記ゲートと前記第4の抵抗の間に接続された第5の抵抗を更に備えることを特徴とする請求項4に記載の光半導体素子駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015020924A JP2016144168A (ja) | 2015-02-05 | 2015-02-05 | 光半導体素子駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015020924A JP2016144168A (ja) | 2015-02-05 | 2015-02-05 | 光半導体素子駆動回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016144168A true JP2016144168A (ja) | 2016-08-08 |
Family
ID=56570934
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015020924A Pending JP2016144168A (ja) | 2015-02-05 | 2015-02-05 | 光半導体素子駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016144168A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0592820U (ja) * | 1992-05-01 | 1993-12-17 | 日本無線株式会社 | 電源安定化回路 |
JPH11238808A (ja) * | 1998-02-24 | 1999-08-31 | Hitachi Ltd | ダイオードの温度補償回路およびレーザーダイオード駆動回路 |
JP2000222049A (ja) * | 1999-01-29 | 2000-08-11 | Nec Eng Ltd | 減衰回路 |
JP2005276190A (ja) * | 2004-02-25 | 2005-10-06 | O2 Micro Inc | 低ドロップアウト電圧レギュレータ |
-
2015
- 2015-02-05 JP JP2015020924A patent/JP2016144168A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0592820U (ja) * | 1992-05-01 | 1993-12-17 | 日本無線株式会社 | 電源安定化回路 |
JPH11238808A (ja) * | 1998-02-24 | 1999-08-31 | Hitachi Ltd | ダイオードの温度補償回路およびレーザーダイオード駆動回路 |
JP2000222049A (ja) * | 1999-01-29 | 2000-08-11 | Nec Eng Ltd | 減衰回路 |
JP2005276190A (ja) * | 2004-02-25 | 2005-10-06 | O2 Micro Inc | 低ドロップアウト電圧レギュレータ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6024197B2 (ja) | 発光素子駆動回路 | |
TW201737010A (zh) | 電壓電流轉換電路以及具備該電路的開關調節器 | |
JP2004328640A (ja) | バイアス電流生成回路、レーザダイオード駆動回路及び光通信用送信器 | |
JP2019527981A (ja) | 選択可能な電流リミッタ回路 | |
JP4374388B2 (ja) | 電圧制御回路 | |
KR20150136401A (ko) | 밴드 갭 기준 전압 회로 | |
JP5799826B2 (ja) | ボルテージレギュレータ | |
TWI702793B (zh) | 運算放大器及其電壓驅動電路 | |
JP2016144168A (ja) | 光半導体素子駆動回路 | |
JP2016206039A (ja) | 温度センサ回路 | |
JP6128483B2 (ja) | 電圧制御型発振回路 | |
TWI643051B (zh) | 電壓調節器 | |
JP5785437B2 (ja) | 安定化電圧電源回路 | |
JP2011155497A (ja) | レベルシフト回路 | |
JP6344583B1 (ja) | 定電圧回路 | |
JP5022318B2 (ja) | 演算増幅器 | |
JP2015114815A (ja) | 基準電圧回路 | |
JP2017022506A (ja) | 出力回路および半導体装置 | |
JP2009194870A (ja) | 静電誘導トランジスタを用いたパワーアンプ回路の過大電流制限回路 | |
JP6036961B2 (ja) | 差動増幅器 | |
JP5984759B2 (ja) | 整流回路 | |
JP4887180B2 (ja) | 短絡保護機能付き半導体装置 | |
JP2014235621A (ja) | 電圧レギュレータ回路 | |
JP2008234159A (ja) | レギュレータ回路 | |
JP2011053765A (ja) | オーバーシュート防止回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170614 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180717 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190205 |