JP6128483B2 - 電圧制御型発振回路 - Google Patents

Description

本発明は、負性抵抗の変動を有効に抑制する電圧制御型発振回路に関するものである。

従来、発振回路は、水晶振動子などの圧電振動子と構成して圧電発振器として用いる。図２には、本発明に係わる電圧制御型発振回路が示されているが、その発振部を表わす発振回路１は、従来技術であり、この発振回路１を基に従来技術の一例を説明する。発振回路１は、シリコンなどの半導体チップ（図示しない）に形成される。発振器は、例えば、この半導体チップに設けられた振動子接続端子ＸＴ、ＸＴＮに水晶振動子（図示しない）を外付けして構成される。半導体チップにはＮＰＮバイポーラトランジスタ１１が形成されている。このトランジスタのエミッタは、接地され、ベース及びコレクタはそれぞれ容量Ｃ１、Ｃ２を介して接続端子ＸＴ、ＸＴＮに接続される。トランジスタ１１のコレクタは、また電源電圧ＶＤＤに繋がる電流源Ｉに接続されている。第１の可変容量素子（バリキャップダイオード）１２のカソードは接続端子ＸＴに接続され、アノードは接地されている。第２の可変容量素子（バリキャップダイオード）１３のカソードは接続端子ＸＴＮに接続され、アノードは接地されている。トランジスタ１１のベース・コレクタには帰還抵抗Ｒ１が接続されている。第１の可変容量素子１２及び第２の可変容量素子１３のカソード間には抵抗Ｒ２、Ｒ３が接続されている。抵抗Ｒ２、Ｒ３間には制御電圧ＶＣが入力される。即ち、可変容量素子には抵抗を介して制御電圧ＶＣが印加される。

特許文献１には圧電発振器が開示されている。この圧電発振器は、インバータの入出力間に接続された圧電振動子と、前記インバータの入力に接続された可変容量素子とを備え、前記可変容量素子に制御電圧を印加することによって、発振周波数を変化させ得るものであって、前記インバータに供給する電源電流を前記制御電圧に応じて変化させる電流制御手段を設けたことを特徴としている。これによると、インバータに供給する電源電流が増大すると回路の負性抵抗が大きくなることに着目し、制御電圧に応じて、インバータに供給する電源電流を変化させるようにした結果、制御電圧が低い場合には、インバータに供給する電源電流を増大させることにより、負性抵抗の浅い方向への変化を是正することが可能となり、制御電圧が低くなっても、発振が不安定になったり、停止する恐れが生じないで安定した発振を持続させることが可能となる。

特開平０３−２８３９０５号公報

従来の電圧制御型発振回路は、バイポーラトランジスタに可変容量素子としてのバリキャップダイオードを接続し、このバリキャップダイオードに制御電圧を印加することによって発振周波数を変化させるようにしている。このような発振回路を用いて形成した発振器は、制御電圧が低くなると、発振回路の負性抵抗が小さくなり、発振が不安定になって停止することがあった。通常発振器では、発振回路の負性抵抗が大きい（深い）ほど発振は安定する。そして、負性抵抗が最も深い発振周波数において最も安定した発振が行われる。また、制御電圧が低くなると、バリキャップダイオードの容量が大きくなり、バリキャップダイオードの容量が大きくなると、発振回路の負性抵抗は浅くなる。

従来の電圧制御型発振回路では、制御電圧によってバリキャップダイオードの容量が変化するので、負性抵抗が大きく変化してしまう。制御電圧が低く負性抵抗が浅いときに発振部電流を増やすことによって負性抵抗を深くする必要がある（特許文献１参照）。特許文献１では発振回路を構成するインバータに供給する電源電流を制御電圧に応じて変化させる電流制御手段を設けているが、発振周波数が低く制御電圧が低いときに、この電流制御手段を用いて電源電流を増やすと、増加する電源電流に応じて発振振幅が大きくなってしまい（図５参照）、カソードの電圧がアノードの電圧より低くなる状態が発生し、その時にバリキャップや保護素子に順方向電流が流れてしまう（飽和状態と言う）。その際には、バリキャップにかかる電圧が変化してしまい周波数が変化しなくなるという恐れがあった。
本発明は、このような事情によりなされたもので制御電圧の変化による発振回路の負性抵抗の変化を抑えることができ、制御電圧の状態に応じて発振部電流を増やしたときでも、飽和状態を起こさせないため、制御電圧の変化に対する周波数変化の直線性を高めることが出来る発振回路を提供する。

本発明の電圧制御型発振回路の一態様は、入出力端子間に振動子が接続される反転増幅器と、前記反転増幅器の少なくとも前記入出力端子の一方に接続された可変容量素子とを備え、前記可変容量素子の一端に印加する制御電圧の大きさによって周波数が変化する発振出力信号を生成する発振回路と、前記制御電圧が所定値よりも小さく、且つ前記発振出力信号の発振振幅が一定の大きさを超えない場合に、前記制御電圧に応じた電流を前記反転増幅器の電源電流に追加する電流制御回路とを具備することを特徴とする。
また、前記電流制御回路は、前記制御電圧が所定値よりも小さいときに、前記制御電圧に応じた電流を生成して前記反転増幅器の前記電源電流に追加する発振電流変更回路と、前記発振出力信号の発振振幅が一定の大きさを超えたことを検出したときに、前記制御電圧の前記発振電流変更回路への入力経路を電気的に遮断する発振振幅検出回路とを具備することを特徴とする。

本発明の電圧制御型発振回路は、制御電圧の変化による発振回路の負性抵抗の変化を抑えることができ、制御電圧の状態に応じて発振部電流を増やしたときでも、飽和状態を起こさせないため、制御電圧の変化に対する周波数変化の直線性を高めることが出来る。

実施例１に係る電圧制御型発振回路のブロック図。 実施例２に係る電圧制御型発振回路を構成する発振部電流変更回路及び発振回路の回路図。 実施例２に係る電圧制御型発振回路を構成する発振振幅検出回路の回路図。 発振電流と制御電圧との関係を説明する特性図。 発振電流と発振振幅との関係を説明する特性図。 図３の発振振幅検出回路の特性を説明する特性図。 実施例３に係る電圧制御型発振回路を構成する発振部の回路図。

以下、実施例を参照して発明の実施の形態を説明する。

図１、図４及び図５を参照して実施例１を説明する。
図１に示す電圧制御型発振回路は、例えば、１つのシリコンなどの半導体集積回路に形成され、外付けされた水晶などの圧電振動子を取付けて発振器を構成する。 この電圧制御型発振回路は、可変容量素子を入力に接続し、この可変容量素子に制御電圧を印加することによって発振周波数を変化させるものである。
電圧制御型発振回路は、周波数制御電圧ＶＣによって発振周波数を変化させる発振回路１と、発振回路１の発振部電流を周波数制御電圧に応じた電流に変更する発振部電流変更回路２と、発振回路１の出力を入力することによって、発振周波数の発振振幅を検出する発振振幅検出回路３とを備えている。そして、発振振幅検出回路３は、検出された発振振幅が一定の大きさを超えたときに発振部電流変更回路２の作動を停止させてその振幅を減少させるものである。

このように構成された発振回路１において、可変容量素子は、入力する制御電圧ＶＣが低くなると容量が大きくなるように変化する。そして、その容量が大きくなると、負性抵抗が浅い方向（小さく）に変化する。
発振部電流変更回路２は、この負性抵抗を深く（大きく）することを目的としている。そのために、この実施例では、この種の電圧制御型発振回路における発振部に供給する発振部電流が増えると負性抵抗が深くなるという性質を利用する。
即ち、発振部電流変更回路２は、制御電圧ＶＣが低くなると、発振回路１に供給する発振部電流を増やして負性抵抗を深くして発振を安定させる。

ところで、図５に示すように、発振部電流は、発振振幅に比例する。したがって、発振部電流変更回路２によって発振部電流が増大するに伴って、発振振幅は大きくなる。そして、発振周波数が低い場合に、発振振幅が大きくなり、飽和してしまう場合がある。そのため、この実施例では、発振回路１の出力信号から発振振幅検出回路３により発振振幅を検出し、検出した発振振幅が十分に大きいときは発振部電流変更回路２を停止させて振幅を減少させて飽和状態になるのを防いでいる。
以上、この実施例の電圧制御型発振回路によれば、制御電圧の変化による発振回路の負性抵抗の変化を抑えることができる。また、制御電圧の状態に応じて発振部電流を増やしたときでも、飽和状態を起こさせないため、制御電圧の変化に対する周波数変化の直線性を高めることが出来る。

次に、図２及び図３、図６を参照して実施例２を説明する。この実施例では実施例１で説明した電圧制御型発振回路を構成する発振回路１、発振部電流変更回路２及び発振振幅検出回路３の例を説明する。
発振回路１は、この実施例の電圧制御型発振回路の発振部を含む。発振回路１は、発振部電流変更回路２及び発振振幅検出回路３と共にシリコンなどの半導体チップ（図示しない）に１体に形成される。この電圧制御型発振回路を用いた発振器は、この半導体チップに設けられた振動子接続端子ＸＴ、ＸＴＮに水晶振動子（図示しない）を外付けして構成される。半導体チップにはＮＰＮバイポーラトランジスタ１１が形成されている。トランジスタ１１のエミッタは、接地され、ベース及びコレクタはそれぞれ容量Ｃ１、Ｃ２を介して振動子接続端子ＸＴ、ＸＴＮに接続される。トランジスタ１１のコレクタは、また電源電圧ＶＤＤに繋がり発振部電流Ｉを流す電流源に接続されている。第１の可変容量素子（バリキャップダイオード）１２のカソードは振動子接続端子ＸＴに接続され、アノードは接地されている。第２の可変容量素子（バリキャップダイオード）１３のカソードは振動子接続端子ＸＴＮに接続され、アノードは接地されている。トランジスタ１１のベース・コレクタには帰還抵抗Ｒ１が接続されている。

抵抗Ｒ１の一端は、容量Ｃ１とトランジスタ１１のベースとの間に接続され、他端は、トランジスタ１１のコレクタと容量Ｃ２の間に接続される。第１の可変容量素子１２及び第２の可変容量素子１３のカソード間には抵抗Ｒ２、Ｒ３が接続されている。抵抗Ｒ１及び抵抗Ｒ２の一端は相互に接続され、Ｒ２の他端は、第１の可変容量素子１２のカソードと振動子接続端子ＸＴとの間に接続され、Ｒ３の他端は、振動子接続端子ＸＴＮと第２の可変容量素子１３のカソードとの間に接続される。抵抗Ｒ２、Ｒ３間にはＶＣ端子から制御電圧ＶＣが入力される。即ち、可変容量素子１２、１３には抵抗Ｒ２、Ｒ３を介して制御電圧ＶＣが印加される。
電圧制御型発振回路では、制御電圧により容量が変化して負性抵抗が大きく変わる。発振回路の負性抵抗が大きい（深い）ほど発振は安定する。
したがって、この実施例では、発振回路１に負荷される制御電圧ＶＣが小さい場合において、電源電流Ｉに発振部電流変更回路２からの電流を追加することにより、発振部電流（バイポーラトランジスタ１１を流れる電流）を大きくし、負性抵抗を深くしている

発振部電流変更回路２は、制御電圧ＶＣを入力するＶＣ端子及び発振振幅検出回路３の出力を入力する入力端子（ＡＭＰ＿ＤＥＴ＿ＩＮ）を有し、その出力は、発振回路１の電流源に接続される。発振電流変更回路２は、ＰＭＯＳトランジスタ２１、２２、２３、２４、ＮＰＮバイポーラトランジスタ２５、２６、抵抗Ｒ４、Ｒ５、Ｒ６、インバータＩＮＶ１、ＩＮＶ２及びトランスミッションゲート(transmission Gate)からなるスイッチ２７を有している。
ＶＣ端子は、一方が発振回路１の抵抗Ｒ２、Ｒ３の中点に接続され、他方は、スイッチ２７を介してＰＭＯＳトランジスタ２１のゲートに接続されている。ＶＣ端子はスイッチ２７の入力側に接続され、スイッチ２７の出力側はＰＭＯＳトランジスタ２１のゲートに接続されている。また、当該出力側と当該ゲートとの間にはＰＭＯＳトランジスタ２２のドレインが接続されている。ＰＭＯＳトランジスタ２２は、ソースが電源電圧ＶＤＤに接続され、ゲートがスイッチ２７の一方のゲートに接続されている。

スイッチ２７の他方のゲートは、インバータＩＮＶ１、ＩＮＶ２を介して入力端子（ＡＭＰ＿ＤＥＴ＿ＩＮ）に接続されている。入力端子（ＡＭＰ＿ＤＥＴ＿ＩＮ）はインバータＩＮＶ１の入力端に接続されている。そして、インバータＩＮＶ１とインバータＩＮＶ２の中点は、スイッチ２７の一方のゲート及びＰＭＯＳトランジスタ２２のゲートに接続される。
スイッチ２７は入力端子（ＡＭＰ＿ＤＥＴ＿ＩＮ）から入力された制御信号をインバータＩＮＶ１で反転した信号を一方のゲートに入力され、当該反転した信号をインバータＩＮＶ２で反転した信号を他方のゲートに入力されてオン/オフ制御する。
ＰＭＯＳトランジスタ２１のソースは抵抗Ｒ４を介して電源電圧ＶＤＤに接続され、ドレインはＮＰＮバイポーラトランジスタ２５のコレクタに接続される。ＮＰＮバイポーラトランジスタ２５のエミッタは抵抗Ｒ５を介して低位の電源電圧ＶＳＳに接続され、ベースはＮＰＮバイポーラトランジスタ２６のベースに接続される。

ＮＰＮバイポーラトランジスタ２６のコレクタはＰＭＯＳトランジスタ２３のドレインに接続され、エミッタは抵抗Ｒ６を介して低位の電源電圧ＶＳＳに接続される。ＮＰＮバイポーラトランジスタ２５のコレクタとベースは接続され、ＮＰＮバイポーラトランジスタ２５、２６は、カレントミラー回路を構成する。
ＰＭＯＳトランジスタ２３はソースが電源電圧ＶＤＤに接続され、ゲートがＰＭＯＳトランジスタ２４のゲートに接続される。ＰＭＯＳトランジスタ２４のソースは電源電圧ＶＤＤに接続され、ドレインは発振回路１の電流源に接続される。ＰＭＯＳトランジスタ２３のゲートとドレインは接続され、ＰＭＯＳトランジスタ２３、２４はカレントミラー回路を構成する。

発振部電流変更回路２は、発振回路１に適用するにあたり、ＶＣ端子から制御電圧ＶＣをＰＭＯＳトランジスタ２１のゲートに入力して制御電圧ＶＣが小さいときに大きく電流が流れるようにする。そして、このＰＭＯＳトランジスタ２１にソース抵抗Ｒ４を追加して制御電圧ＶＣに対して電流がリニアに変化するようにする（図４参照）。図４に示すように、発振部電流変更回路２は、発振部電流Ｉを流す電流源に制御電圧ＶＣが小さいときは多く、大きいときは少なく流れ込むようにする。
即ち、この発振部電流変更回路２は、制御電圧ＶＣが小さい場合には、発振回路１に供給する発振部電流を増大させる。これにより、負性抵抗の浅い方向への変化を是正する。しかし、発振部電流を大きくすると、発振振幅が大きくなって飽和することがあるため、この実施例では振幅検出回路３により、発振振幅を検出し、発振振幅が十分大きいときは発振部電流変更回路２の作動を停止する。

図３に示される振幅検出回路３は、入力端子AMP_ＩＮ及び出力端子AMP_DET_OUTを有し、ＰＭＯＳトランジスタ３１、３３、３４、３５、ＮＰＮバイポーラトランジスタ３２、ＮＭＯＳトランジスタ３６、インバータＩＮＶ３、ＩＮＶ４、容量Ｃ３、Ｃ４、抵抗Ｒ７、Ｒ８、Ｒ９、Ｒ１０、Ｒ１１を含む回路構成を有する。
入力端子ＡＭＰ＿ＩＮは、発振回路１の出力が入力するように、その出力端に接続されており、発振回路１の振動子接続端子ＸＴＮと同じである。出力端子（ＡＭＰ＿ＤＥＴ＿ＯＵＴ）は、発振部電流変更回路２の入力端子（ＡＭＰ＿ＤＥＴ＿ＩＮ）に接続される。制御電圧が印加されるＶＣ端子は、ＰＭＯＳトランジスタ３１のゲートに接続される。ＰＭＯＳトランジスタ３１のドレインは抵抗Ｒ７に接続され、ソースは電源電圧ＶＤＤに接続されている。抵抗７は抵抗８を介して低位の電源電圧ＶＳＳに接続されている。入力端子ＡＭＰ＿ＩＮは容量Ｃ３を介してＮＰＮバイポーラトランジスタ３２のベースに接続されている。抵抗Ｒ７、Ｒ８の中点は当該ベースと容量Ｃ３との間に接続されている。ＮＰＮバイポーラトランジスタ３２のコレクタはＰＭＯＳトランジスタ３３のドレインに接続され、エミッタは抵抗９を介して低位の電源電圧ＶＳＳに接続されている。

ＰＭＯＳトランジスタ３３のソースは電源電圧ＶＤＤに接続され、ゲートはドレイン及びＰＭＯＳトランジスタ３４のゲートに接続される。ＰＭＯＳトランジスタ３４のソースは電源電圧ＶＤＤに接続され、ドレインは容量Ｃ４を介して低位の電源電圧ＶＳＳに接続されている。ＰＭＯＳトランジスタ３３、３４は、カレントミラー回路を構成している。また、容量Ｃ４には抵抗Ｒ１１が並列接続されている。容量Ｃ４とＰＭＯＳトランジスタ３４のドレインとの中点はＮＭＯＳトランジスタ３６のゲートに接続されている。抵抗Ｒ１１は一端がＮＭＯＳトランジスタ３６のゲートに接続され、他端が低位の電源電圧ＶＳＳに接続されている。ＰＭＯＳトランジスタ３５のドレインはＰＭＯＳトランジスタ３４のドレイン及びＮＭＯＳトランジスタ３６のゲートに接続され、ソースは電源電圧ＶＤＤに接続されている。ＮＭＯＳトランジスタ３６のソースは低位の電源電圧ＶＳＳに接続され、ドレインは抵抗Ｒ１１を介して電源電圧ＶＤＤに接続され、抵抗Ｒ１０と当該ドレインの中点はインバータＩＮＶ３の入力端に接続され、インバータＩＮＶ３の出力端はインバータ４の入力端に接続され、インバータＩＮＶ４の出力はＰＭＯＳトランジスタ３５のゲートにフィードバックされる。発振振幅検出回路３の出力端子AMP_DET_OUTはインバータＩＮＶ３とインバータＩＮＶ４の間に接続される。

発振振幅検出回路３は、発振回路１からの出力信号を入力端子AMP_INに入力し、出力端子（ＡＭＰ＿ＤＥＴ＿ＯＵＴ）から出力信号を出力する。そして、この出力信号は、発振部電流変更回路２の入力端子（ＡＭＰ＿ＤＥＴ＿ＩＮ）に入力して発振部電流変更回路２での電流の供給を制御する。
発振部電流変更回路２の入力端子（ＡＭＰ＿ＤＥＴ＿ＩＮ）にはハイレベルの信号（Ｈ信号）とロウレベルの信号（Ｌ信号）が入力する。Ｌ信号が入力端子（ＡＭＰ＿ＤＥＴ＿ＩＮ）に入力したときは、インバータＩＮＶ１で反転してＨ信号になり、ＰＭＯＳトランジスタ２２のゲートに入力して、これをオフ状態にする。そして、スイッチ２７はオンになるので、制御電圧ＶＣが電流を生成するＰＭＯＳトランジスタ２１のゲートに印加される。生成される電流は、制御電圧ＶＣが小さいときは多く、大きいときは少なくなり、ＮＰＮバイポーラトランジスタ２５、２６を含むカレントミラー回路及びＰＭＯＳトランジスタ２３、２４を含むカレントミラー回路を介して電源電流Ｉに付加され発振部（ＮＰＮバイポーラトランジスタ１１）に供給される。これにより、発振部の電流は、制御電圧ＶＣが小さいときに大きく増加し、大きいときは少し増加する。

Ｈ信号が入力端子（ＡＭＰ＿ＤＥＴ＿ＩＮ）に入力したときは、インバータＩＮＶ１に反転されたＬ信号がＰＭＯＳトランジスタ２２のゲートに入力して、このトランジスタがオン状態になり、電源電圧ＶＤＤがＰＭＯＳトランジスタ２１のゲートに印加してこれをオフ状態にする。したがって、ＰＭＯＳトランジスタ２１には電流が流れず、電源電流に電流は付加されない。
発振振幅検出回路３は、入力端子ＡＭＰ＿ＩＮから発振回路１の出力信号を入力信号として受け入れる。この入力信号は、図６（ａ）に示すように振幅のある信号である。入力信号は、ＮＰＮバイポーラトランジスタ３２のベースに印加され、その振幅は図のように変化する。振幅の最大値（ＭＡＸ）がＮＰＮバイポーラトランジスタ３２のベースーエミッタ間電圧（ＶＢＥ）より大きくなるとこのトランジスタがオン状態になり、発振振幅検出回路３が動作する。図には振幅の最大値がＶＢＥを越えた波形とＶＢＥに達しない二通りの波形が示されている。発振回路１の出力信号の発振振幅は、その最大値（ＭＡＸ）がＶＢＥより大きくなると、回路が動作してＮＰＮバイポーラトランジスタ３２に電流Ｉ2が流れ、電流Ｉ2は、ＰＭＯＳトランジスタ３３、３４で構成されるカレントミラー回路を介して容量Ｃ４に流れて電荷が蓄積されていく。図６（ｂ）に示すように、発振振幅のＭＡＸがＶＢＥを越える度に電流が流れる。このようにして、ＰＭＯＳトランジスタ３６のゲートに掛かる電圧が徐々に上がってくる。

ＰＭＯＳトランジスタ３５は、ドレインがＰＭＯＳトランジスタ３６のゲートに接続され、インバータＩＮＶ４で反転された出力信号がＰＭＯＳトランジスタ３５のゲートに入力するように構成されている。そして、大きな振幅を検出するとＰＭＯＳトランジスタ３５はオンし、プルアップ（Pull-up）する（図６（ｃ））。プルアップすることで誤動作を防ぐことができる。この図に示すように、ＰＭＯＳトランジスタ３５のスレッショルト電圧を越えると、インバータＩＮＶ３の入力端における信号は反転する（図６（ｄ））。この信号は、インバータＩＮＶ３により更に反転して出力端子(ＡＭＰ＿ＤＥＴ＿ＯＵＴ)からＨ信号として出力する。Ｈ信号が発振部電流変更回路２の入力端子（ＡＭＰ＿ＤＥＴ＿ＩＮ）に入力したときは、インバータＩＮＶ１に反転されたＬ信号がＰＭＯＳトランジスタ２２のゲートに入力して、このトランジスタがオン状態になり、電源電圧ＶＤＤがＰＭＯＳトランジスタ２１のゲートに印加してこれをオフ状態にする。したがって、ＰＭＯＳトランジスタ２１には電流が流れず、電源電流に電流は付加されない。

この実施例では、発振回路１の出力信号から発振振幅検出回路３により発振振幅を検出し、検出した発振振幅が十分に大きいときは発振部電流変更回路２を停止させて振幅を減少させて飽和状態になるのを防いでいる。その結果、この実施例の電圧制御型発振回路によれば、制御電圧の変化による発振回路の負性抵抗の変化を抑えることができる。また、制御電圧の状態に応じて発振部電流を増やしたときでも、飽和状態を起こさせないため、制御電圧の変化に対する周波数変化の直線性を高めることが出来る。

次に、図７を参照して実施例３を説明する。この実施例では実施例２で説明した電圧制御型発振回路を構成する発振回路１おける発振部の他の例である。発振部の動作電圧はレギュレータ１４によって生成され、このレギュレータ１４の出力端はＮＰＮバイポーラトランジスタ１１のコレクタに接続される。レギュレータ１４は、通常、電源電圧を降圧した所定の定電圧を生成するが、実施例１及び実施例２で説明した発振部電流変更回路２からの付加電流があった場合には、その電圧設定部１５において前記付加電流を踏まえて電圧値が設定される。つまり、付加電流が有ったときにはレギュレータ１４の出力電圧も電流増加分に応じて上昇する。

上記実施例２及び３においては、発振回路はバイポーラトランジスタを使った構成にて説明をした。発振部にｇｍの高いバイポーラトランジスタを用いることで高周波に向いており本発明に好適であるが、本発明はこれに限られるものではなくＣＭＯＳ構成のものにも適用できる。また、可変容量もバリキャップダイオードに限られるものではなく、ＭＯＳキャパシタ＋Ｖｓｓ側保護素子の構成でも同様である。

１・・・発振回路
２・・・発振部電流変更回路
３・・・発振振幅検出回路
１１、２５、２６・・・ＮＰＮバイポーラトランジスタ
１２、１３・・・バリキャップダイオード
１４・・・レギュレータ
１５・・・電圧設定部
２１〜２４、３１、３３〜３５・・・ＰＭＯＳトランジスタ
２７・・・スイッチ
３６・・・ＮＭＯＳトランジスタ

Claims (3)

1. 前記反転増幅器の少なくとも前記入出力端子の一方に接続された可変容量素子とを備え、前記可変容量素子の一端に印加する制御電圧の大きさによって周波数が変化する発振出力信号を生成する発振回路と、前記制御電圧が所定値よりも小さく、且つ前記発振出力信号の発振振幅が一定の大きさを超えない場合に、前記制御電圧に応じた電流を前記反転増幅器の電源電流に追加する電流制御回路とを具備することを特徴とする電圧制御型発振回路。
2. 前記電流制御回路は、前記制御電圧が所定値よりも小さいときに、前記制御電圧に応じた電流を生成して前記反転増幅器の前記電源電流に追加する発振電流変更回路と、前記発振出力信号の発振振幅が一定の大きさを超えたことを検出したときに、前記制御電圧の前記発振電流変更回路への入力経路を電気的に遮断する発振振幅検出回路とを具備することを特徴とする請求項１記載の電圧制御型発振回路。
3. 前記反転増幅器は、バイポーラトランジスタとその入出力端に接続される帰還抵抗により構成されたことを特徴とする請求項２記載の電圧制御型発振回路。

Images