JPH0592820U - 電源安定化回路 - Google Patents

Abstract

(57)【要約】 【目的】 直列制御用トランジスタのゲート（ベース）
に、その非反転入力端子に基準電圧が入力されるオペア
ンプの出力を入力してフィードバック制御により直流電
圧源を安定化させる電源安定化回路において、ループゲ
インを小さくして入出力端に接続されるコンデンサを不
要とする。 【構成】 直列制御用トランジスタのゲート電圧を制御
するトランジスタ４を接続し、このトランジスタ４のゲ
ート電圧を抵抗６を介して基準電圧源１から取るように
し、通常の安定化動作は抵抗６より充分小さい出力イン
ピーダンスを持つオペアンプ７の出力をトランジスタ３
のゲートに接続して行う。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は直流電圧源を安定化させる電源安定化回路に関する。

【０００２】

【従来の技術】

従来のこの種の回路としては、例えば図２に示すような回路がある。 図２において、１は基準電圧源、２，８，９はそれぞれ抵抗、３はトランジス タ（Ｐ形ＦＥＴ）、７はオペアンプ、１０，１１はそれぞれコンデンサ、２１， ２２は入力端、２３，２４は出力端である。

【０００３】 次に動作について説明する。図２の回路は、直列制御用トランジスタ３のゲー トに、その非反転入力端子に基準電圧が入力されるオペアンプの出力を入力して フィードバック制御により直流電圧源を安定化させる電源安定化回路であるが、 図２に示す回路において、入力側にリップル（ｒｉｐｐｌｅ）があった場合、図 ２の回路はゲート接地回路と同様に動作すると考えられるので、リップルに対す る電圧利得は、ほぼ負荷インピーダンス／等価直列信号源インピーダンスとなる から、図２の回路では入力側のリップルがそのまま、或はそれ以上に増幅されて 、出力側に出力される。 その理由は、一般に負荷インピーダンス≧等価直列信号源インピーダンスとな っているからで、このリップルを除くためには、ループゲインを大きくする必要 がある。

【０００４】 然しながらループゲインを大きくすると、高い周波数では位相が回転して正帰 還となり、発振を起こす。従って、その対策として入出力側に大容量のコンデン サ１０，１１を接続している。 なお、オペアンプ７の電源を出力側から取るようにした場合、回路の起動時に は出力側の電圧がゼロＶとなっているので、回路は起動しない。

【０００５】

【考案が解決しようとする課題】

上記のような従来の電源安定化回路は以上のように構成され、発振を防止する ために大容量のコンデンサを入出力側に接続しておく必要があり、回路の小型化 ，低価格化が難しいという問題点があった。

【０００６】 本考案はかかる問題点を解決するためになされたものであり、コンデンサの接 続を不要とし、小型で低価格な電源安定化回路を提供することを目的としている 。

【０００７】

【課題を解決するための手段】

本考案に係わる電源安定化回路は、トランジスタ３のゲート電圧を制御するト ランジスタ（Ｎ形ＦＥＴまたはＮＰＮ形トランジスタ）４を接続し、トランジス タ４のゲート電圧を抵抗６を介して基準電圧源１から取るようにし、リップルの 影響をなくすと共に、通常の安定化動作は抵抗６より充分小さい出力インピーダ ンスを持つオペアンプ７の出力をトランジスタ３のゲートに接続して行う。

【０００８】

【作用】

トランジスタ４を挿入し、このトランジスタ４のゲートに基準電圧Ｖ_r を抵抗 ６を介して供給することにより、リップルに対してトランジスタ４のドレイン電 圧、すなわちトランジスタ３のソース・ゲート間電圧がリップルによって変化し ないようにすることにより、抵抗２に流れる電流を変わらないようにする。 なお、基準電圧Ｖｒをトランジスタ３に印加することにより、ドレイン電流が 流れ、トランジスタ３が導通状態となるため、オペアンプ７の電源を出力側から 取ることができる。

【０００９】

【実施例】

以下、本考案の実施例を図面を用いて説明する。図１は本考案の一実施例を示 す回路図であり、図において、１は基準電圧源、２，５，６，８，９はそれぞれ 抵抗、３はトランジスタ（Ｐ形ＦＥＴまたはＰＮＰ形トランジスタ、以下Ｐ形Ｆ ＥＴで説明する）、４はトランジスタ（Ｎ形ＦＥＴまたはＮＰＮ形トランジスタ 、以下Ｎ形ＦＥＴで説明する）、７はオペアンプ、２１は（＋）入力端、２２は （−）入力端、２３は（＋）出力端、２４は（−）出力端である。

【００１０】 次に動作について説明する。入力端２１，２２にＶ_INが印加されると、基準電 圧源１が動作し、基準電圧Ｖｒが出力される。基準電圧Ｖｒが出力されるとトラ ンジスタ４のゲート電圧がＶｒとなり、トランジスタ４に電流が流れて抵抗２に 電位差を生じ、直列制御用トランジスタ３のゲート電圧が立上がり電圧以上とな り、ＦＥＴ３に電流が流れる。 ＦＥＴ３に電流が流れると、出力端２３の電圧は上昇して行くが、定格電圧Ｖ ｓを超えると、オペアンプ７の（＋）入力の電圧は基準電圧Ｖｒより大きくなり 、その出力には反転した（−）の出力が出力される。

【００１１】 次に、抵抗６を介して電流がオペアンプ７の出力に流れ込み、トランジスタ４ のゲート電圧は降下する。従ってトランジスタ４を流れる電流は減少し、抵抗２ との電位差、すなわちトランジスタ３のソース・ゲート間の電圧も減少し、トラ ンジスタ３のソース電流すなわち出力電流が減少し、出力電圧Ｖ₀ は定格電圧Ｖ ｓとなる。

【００１２】 ここで、抵抗２，５，６，８，９の抵抗値をＲ₂ ，Ｒ₅ ，Ｒ₆ ，Ｒ₈ ，Ｒ₉ と し、負荷抵抗Ｒ_L の電圧が定格電圧Ｖｓの場合の電流をＩ₁ 、Ｉ₁ にオペアンプ ７と抵抗８，９に流れる電流を加えた電流がトランジスタ３に流れる場合のゲー ト電圧をＶ_G1、この状態でのトランジスタ４に流れる電流をＩ₂ 、トランジスタ ４のソース・ゲート間電圧をＶ_G2、ソース・ドレイン間電圧をＶ_D2、オペアンプ の出力電圧をＶ_P とすれば以上の関係は下式にて表される。 Ｉ₂ ・Ｒ₂ ＝Ｖ_G1、Ｖ_P ＝Ｖ_G2＋Ｉ₂ ・Ｒ₅ Ｖｓ・Ｒ₉ ／（Ｒ₈ ＋Ｒ₉ ）＝Ｖｒ、Ｉ₁ ・Ｒ_L ＝Ｖｓ

【００１３】 ここで、入力電圧Ｖ_INがΔＶ変化した場合、基準電圧Ｖｒは変化せず、オペア ンプ７の出力電圧Ｖ_P も変化しない。従ってトランジスタ４のゲート電圧は変わ らず、従って電流Ｉ₂ も変化せず、トランジスタ３のゲート電圧Ｖ_G1（＝Ｉ₂ ・ Ｒ₂ ）も変化しない。 従って、トランジスタ３のソース電流（＝出力電流＋オペアンプ７の消費電流 ＋抵抗８，９に流れる電流）も変化しないから、出力電流、出力電圧も変化しな い。つまり入力側のリップル電圧は出力側には出力されないことになる。

【００１４】 本考案の回路は以上のように構成され動作するが、実際にはトランジスタ３， ４のアーリエ効果のため多少出力にリップル電圧が出力される。然しながらこの 値は、従来の回路に較べて充分に小さいため、本考案の回路のループゲインは、 このリップル分に負荷変動による変化分を償う程度の大きさで良くなる。 以上のように、本考案ではループゲインを充分小さくでき（従来の回路のルー プゲインが６０ｄＢであれば、本考案の回路では３０ｄＢ〜４０ｄＢ程度とでき る）、発振防止用のコンデンサの接続が不要となる。

【００１５】

【考案の効果】

本考案は以上説明したように、ループゲインを充分小さくできるので、入出力 端に接続されるコンデンサが不要となる。また、従来の回路の構成と大きな差は なく、従ってＩＣ化した場合コンデンサが不要になる分だけ、小形，低価格な回 路にすることができる効果がある。

【図面の簡単な説明】

【図１】本考案の一実施例を示す図である。

【図２】従来の回路を示す図である。

【符号の説明】

１ 基準電圧源 ２，８，９ 抵抗 ３ Ｐ形ＦＥＴまたはＰＮＰ形トランジスタ ４ Ｎ形ＦＥＴまたはＮＰＮ形トランジスタ ７ オペアンプ ２１，２２ 入力端 ２３，２４ 出力端

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 直列制御用トランジスタのゲート（ベー
   ス）に、その非反転入力端子に基準電圧が入力されるオ
   ペアンプの出力を入力してフィードバック制御により直
   流電圧源を安定化させる電源安定化回路において、 上記直列制御用トランジスタ３のゲート（ベース）電圧
   を制御するトランジスタ４を挿入し、このトランジスタ
   ４のゲート（ベース）に抵抗６を介して基準電圧を入力
   し、上記直列制御用トランジスタ３のソース・ゲート間
   電圧がリップルによって変化しない回路を構成する手
   段、 上記抵抗６より充分小さい出力インピーダンスを持った
   オペアンプ７の出力を上記トランジスタ４のゲート（ベ
   ース）に入力し、上記フィードバック制御により直流電
   圧源を安定化させる手段、 を備えたことを特徴とする電源安定化回路。