JPH0392012A - スイッチ素子の駆動回路 - Google Patents
スイッチ素子の駆動回路Info
- Publication number
- JPH0392012A JPH0392012A JP22954289A JP22954289A JPH0392012A JP H0392012 A JPH0392012 A JP H0392012A JP 22954289 A JP22954289 A JP 22954289A JP 22954289 A JP22954289 A JP 22954289A JP H0392012 A JPH0392012 A JP H0392012A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- current control
- control means
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 241001125929 Trisopterus luscus Species 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Control Of Voltage And Current In General (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
パワートランジスタ等のスイッチ素子をオンとする場合
、定電流でドライブするのが一般的である。定電流でド
ライブするときには定電流制御回路を必要とするが、パ
ワートランジスタの温度や負荷電流によってパワートラ
ンジスタを駆動すべき電圧が変化するので、その変化に
対応し定電流制御回路で消費する電力も変化する．この
電力の消費の変化は定電流制御回路の大型化さらには電
力効率の低下となる問題を有している。
、定電流でドライブするのが一般的である。定電流でド
ライブするときには定電流制御回路を必要とするが、パ
ワートランジスタの温度や負荷電流によってパワートラ
ンジスタを駆動すべき電圧が変化するので、その変化に
対応し定電流制御回路で消費する電力も変化する．この
電力の消費の変化は定電流制御回路の大型化さらには電
力効率の低下となる問題を有している。
本発明は定電流制御回路が流すべき電流に対して必要と
する最低限の電圧を印加すべき電源の電圧を制御してい
る。この制御により定電流制御回路の小型化さらには電
力の高効率化をはかっている。
する最低限の電圧を印加すべき電源の電圧を制御してい
る。この制御により定電流制御回路の小型化さらには電
力の高効率化をはかっている。
本発明は、バイポーラトランジスタ、バイボーラ型ＳＩ
Ｔ等のスイッチ素子を駆動する駆動回路に関する。
Ｔ等のスイッチ素子を駆動する駆動回路に関する。
直流モータにおいて低電圧で高出力用であるならば、そ
のモータに流すべき電流は多大な値となる。このため、
モータに流す電流を制御するスイッチ素子に、パワート
ランジスタを用い、さらにそのパワートランジスタを完
全にオンとするためベース電流を定電流で与えている。
のモータに流すべき電流は多大な値となる。このため、
モータに流す電流を制御するスイッチ素子に、パワート
ランジスタを用い、さらにそのパワートランジスタを完
全にオンとするためベース電流を定電流で与えている。
第４図は従来方式の駆動回路である．
ＤＣ−ＤＣコンバータ１０には図示しないが一定の電圧
．が例えばバッテリー等から加わっており、ＤＣ−ＤＣ
コンバータは後述するパワートランジスタをオンとする
ベース電流を流すべき電圧を発生スる，ＤＣ−ＤＣコン
バータ１０の出力は定電流型駆動回路１１に加わる。定
電流型駆動回路１１内にはシャント抵抗１２、ＦＥＴ１
３の直列回路が設けられており、この直列回路を介して
パワートランジスタ１４のベースに接続される。シャン
ト抵抗１２は後述するがパワートランジスタ１４に流れ
る電流を検出する抵抗である。
．が例えばバッテリー等から加わっており、ＤＣ−ＤＣ
コンバータは後述するパワートランジスタをオンとする
ベース電流を流すべき電圧を発生スる，ＤＣ−ＤＣコン
バータ１０の出力は定電流型駆動回路１１に加わる。定
電流型駆動回路１１内にはシャント抵抗１２、ＦＥＴ１
３の直列回路が設けられており、この直列回路を介して
パワートランジスタ１４のベースに接続される。シャン
ト抵抗１２は後述するがパワートランジスタ１４に流れ
る電流を検出する抵抗である。
シャント抵抗１２のＤＣ−ＤＣコンバータ１０に接続さ
れた端子は抵抗１５と抵抗ｌ６の直列回路によって接地
されている．そして、抵抗１５、１６の接続点は差動増
幅器ｌ７の反転入力（−）に接続している． 一方シャント抵抗１２の他端は抵抗１８を介し差動増幅
器１７の非反転入力（＋）に接続している． 抵抗ｌ５、１６の直列回路は特定の電圧を発生するため
の分圧回路であり（ＤＣ−ＤＣコンバータ１０の出力電
圧を分圧する）、差動増幅器１７はこの電圧と非反転入
力に加わる電圧を比較する。
れた端子は抵抗１５と抵抗ｌ６の直列回路によって接地
されている．そして、抵抗１５、１６の接続点は差動増
幅器ｌ７の反転入力（−）に接続している． 一方シャント抵抗１２の他端は抵抗１８を介し差動増幅
器１７の非反転入力（＋）に接続している． 抵抗ｌ５、１６の直列回路は特定の電圧を発生するため
の分圧回路であり（ＤＣ−ＤＣコンバータ１０の出力電
圧を分圧する）、差動増幅器１７はこの電圧と非反転入
力に加わる電圧を比較する。
差動増幅器ｌ７の非反転入力にはダイオード１９のアノ
ードが接続し、ダイオード１９のカソードには駆動信号
発生器２０の一端が接続している。
ードが接続し、ダイオード１９のカソードには駆動信号
発生器２０の一端が接続している。
尚、駆動信号発生器２０の他端は接地している．駆動信
号発生器２０はパルスを発生する回路であり、駆動信号
発生器２０がローレベルの時にはダイオード１９を介し
て差動増幅器の非反転入力が接地レベルとなる。前述し
た如く反転入力には抵抗ｌ５、１６の分圧回路によるＤ
Ｃ−ＤＣコンバータ１０の分圧電圧が加わっているので
この時には差動増幅器ｌ７の出力はマイナス電圧となる
．差動増幅器１７の出力は抵抗２１を介し接地し、また
、抵抗２２を介してＦＥＴ１３のゲートに接続している
。駆動信号発生器２０の出力がローレベルであった時に
は差動増幅器１７の出力はマイナス電圧となるのでＦＥ
Ｔ１３はオフとなる。
号発生器２０はパルスを発生する回路であり、駆動信号
発生器２０がローレベルの時にはダイオード１９を介し
て差動増幅器の非反転入力が接地レベルとなる。前述し
た如く反転入力には抵抗ｌ５、１６の分圧回路によるＤ
Ｃ−ＤＣコンバータ１０の分圧電圧が加わっているので
この時には差動増幅器ｌ７の出力はマイナス電圧となる
．差動増幅器１７の出力は抵抗２１を介し接地し、また
、抵抗２２を介してＦＥＴ１３のゲートに接続している
。駆動信号発生器２０の出力がローレベルであった時に
は差動増幅器１７の出力はマイナス電圧となるのでＦＥ
Ｔ１３はオフとなる。
一方、駆動信号発生器２０がハイレベルであった時には
ダイオード１９はオフとなり、差動増幅器ｌ７の反転入
力には抵抗１５、１６によって分圧した電圧が、非反転
入力にはシャント抵抗ｌ２のＦＥＴ１３側に接続された
電圧が加わる。シャント抵抗１２に流れる電流が少ない
場合、シャント抵抗１２に流れる電流によって発生する
電圧は小となり差動増幅器１７の非反転入力に加わる電
圧は抵抗ｌ５、ｌ６によってＤＣ−ＤＣコンバータ１０
の出力電圧が分圧された電圧より高くなり、差動増幅器
ｌ７の出力はプラス電圧を発生する。
ダイオード１９はオフとなり、差動増幅器ｌ７の反転入
力には抵抗１５、１６によって分圧した電圧が、非反転
入力にはシャント抵抗ｌ２のＦＥＴ１３側に接続された
電圧が加わる。シャント抵抗１２に流れる電流が少ない
場合、シャント抵抗１２に流れる電流によって発生する
電圧は小となり差動増幅器１７の非反転入力に加わる電
圧は抵抗ｌ５、ｌ６によってＤＣ−ＤＣコンバータ１０
の出力電圧が分圧された電圧より高くなり、差動増幅器
ｌ７の出力はプラス電圧を発生する。
二〇差動増幅器１７のプラス電圧によってＦＥＴ１３は
オンとなり電流をパワートランジスタ１４に流す。
オンとなり電流をパワートランジスタ１４に流す。
例えば、ある特定の電流が流れた時、シャント抵抗１２
の電圧はある特定の電圧となり、この電圧すなわちＦＥ
Ｔ１３と接続されている端子の電圧と、抵抗１５、１６
によって分圧された電圧との差が小さくなる。この差が
小さくなることにより差動増幅器ｌ７の出力はＯレベル
近傍となり、差動増幅器の反転入力と非反転入力との電
圧差が少なくなるようにＦＥ７１３のゲート電圧を制御
する．すなわち、前述した動作をまとめると差動増幅器
ｌ７の増幅によってＦＥＴ１３に流れる電流が一定（抵
抗１２に発生する電圧が一定）となるようＦＥ７１３の
ゲート電圧を制御する。
の電圧はある特定の電圧となり、この電圧すなわちＦＥ
Ｔ１３と接続されている端子の電圧と、抵抗１５、１６
によって分圧された電圧との差が小さくなる。この差が
小さくなることにより差動増幅器ｌ７の出力はＯレベル
近傍となり、差動増幅器の反転入力と非反転入力との電
圧差が少なくなるようにＦＥ７１３のゲート電圧を制御
する．すなわち、前述した動作をまとめると差動増幅器
ｌ７の増幅によってＦＥＴ１３に流れる電流が一定（抵
抗１２に発生する電圧が一定）となるようＦＥ７１３の
ゲート電圧を制御する。
以上のような定電流型駆動回路ｌ１の動作によリパワー
トランジスタ１４のベースに流れる電流は一定となり、
例えばモータを回転させるような場合、そのモータに流
れる電流ｆｃに対し、パワートランジスタ１４がオンと
なるべき電流を流す。
トランジスタ１４のベースに流れる電流は一定となり、
例えばモータを回転させるような場合、そのモータに流
れる電流ｆｃに対し、パワートランジスタ１４がオンと
なるべき電流を流す。
前述した定電流型駆動回路の電流制御によってパワート
ランジスタ１４は確実にオンとなる．しかしながら、パ
ワートランジスタｌ４のペースエミッタ間の飽和電圧は
、負荷に流れる電流すなわちコレクター電流や、温度に
より変化する．このため定電流型駆動回路１１はパワー
トランジスタ１４に流れるコレクター電流や温度に対応
して全ての状態においてパワートランジスタ１４をオン
とする電流を流さなくてはならずＤＣ−ＤＣコンバータ
１０が必要とする電圧は高いものとなってしまう。
ランジスタ１４は確実にオンとなる．しかしながら、パ
ワートランジスタｌ４のペースエミッタ間の飽和電圧は
、負荷に流れる電流すなわちコレクター電流や、温度に
より変化する．このため定電流型駆動回路１１はパワー
トランジスタ１４に流れるコレクター電流や温度に対応
して全ての状態においてパワートランジスタ１４をオン
とする電流を流さなくてはならずＤＣ−ＤＣコンバータ
１０が必要とする電圧は高いものとなってしまう。
さらに詳しく説明するとパワートランジスタ１４のコレ
クタ電流が高い場合や温度が低い場合には飽和電圧ＶＩ
Ｅ（Ｓ＾↑》は高くなり、ＦＥＴ１３にはベース電流を
流すべき理想的な電圧がかかる？理想的になるようＤＣ
−ＤＣコンバータ１０の出力電圧が設定されている）。
クタ電流が高い場合や温度が低い場合には飽和電圧ＶＩ
Ｅ（Ｓ＾↑》は高くなり、ＦＥＴ１３にはベース電流を
流すべき理想的な電圧がかかる？理想的になるようＤＣ
−ＤＣコンバータ１０の出力電圧が設定されている）。
一方、パワートランジスタｌ４のコレクター電流１ｃが
低い場合や温度が高い場合には飽和電圧Ｂｙ■，，，，
は低くなり、この時には定電流型駆動回路１１内のＦＥ
Ｔｌ３に必要以上の高い電圧が加わり、損失が多くなる
．このためＦＥＴ１３に大型のものを使わなくてはなら
ず、さらにはＤＣ−ＤＣコンバータ１０が発生すべき電
圧（電力）は高いものでなくてはならず、ＤＣ−ＤＣコ
ンバータも大型化するという問題を有していた。
低い場合や温度が高い場合には飽和電圧Ｂｙ■，，，，
は低くなり、この時には定電流型駆動回路１１内のＦＥ
Ｔｌ３に必要以上の高い電圧が加わり、損失が多くなる
．このためＦＥＴ１３に大型のものを使わなくてはなら
ず、さらにはＤＣ−ＤＣコンバータ１０が発生すべき電
圧（電力）は高いものでなくてはならず、ＤＣ−ＤＣコ
ンバータも大型化するという問題を有していた。
また、さらにＦＥＴ１３で多く損失するので電力効率が
低下するという問題を有していた。
低下するという問題を有していた。
本発明はパワートランジスタ１４の電流や飽和電圧の変
化に依存せず定電流型駆動回路ｌｌ内で損失する電力を
低下させるスイッチ素子の駆動回路にある。
化に依存せず定電流型駆動回路ｌｌ内で損失する電力を
低下させるスイッチ素子の駆動回路にある。
第１図は本発明のブロック図である．
本発明は、スイッチ手段１の制御端子と電源２間に設け
られ、電流制御信号に対応して電気スイッチ千段１へ一
定の電流を加えてスイッチ手段ｌをオン制御する電流制
御手段３を有する駆動回路におけるものである。電圧制
御手段４は電流制御手段３の電圧であるいわゆる電源２
とスイッチ手段１間の電圧やスイッチｌの制御端子の電
圧から、電源２の出力電圧を制御する。この電源２の出
力電圧の制御は前記電流制御千段３が有する電流制御素
子が電流を流すために必要とする電圧にすべき制御であ
る。
られ、電流制御信号に対応して電気スイッチ千段１へ一
定の電流を加えてスイッチ手段ｌをオン制御する電流制
御手段３を有する駆動回路におけるものである。電圧制
御手段４は電流制御手段３の電圧であるいわゆる電源２
とスイッチ手段１間の電圧やスイッチｌの制御端子の電
圧から、電源２の出力電圧を制御する。この電源２の出
力電圧の制御は前記電流制御千段３が有する電流制御素
子が電流を流すために必要とする電圧にすべき制御であ
る。
電流制御手段３はスイッチ手段ｌがオンとなるべき電流
を流す。スイッチ手段１の制御端子の電圧は負荷や温度
によって変化するため、電流制御手段３内の電流制御素
子の電圧はそのスイッチ千段１の制御端子電圧によって
変化する。この変化に対し前記電流制御素子の電圧を電
流制御素子が動作すべき必要最低限の電圧となるよう電
圧制御手段４は電ａ２を制御する。
を流す。スイッチ手段１の制御端子の電圧は負荷や温度
によって変化するため、電流制御手段３内の電流制御素
子の電圧はそのスイッチ千段１の制御端子電圧によって
変化する。この変化に対し前記電流制御素子の電圧を電
流制御素子が動作すべき必要最低限の電圧となるよう電
圧制御手段４は電ａ２を制御する。
電圧制御手段４で常に電流制御手段３内の電流制御素子
間の電圧を動作すべき必要最低限の電圧とするので、そ
の消費電力は少なくなる。
間の電圧を動作すべき必要最低限の電圧とするので、そ
の消費電力は少なくなる。
以下、図面を用いて本発明を詳細に説明する。
第２図は本発明の第１の実施例の構成図である．第２図
においてはパワートランジスタ２ｌをオンとするため、
ＤＣ−ＤＣコンバータ２２と低電流型駆動回路２３とよ
りなる。ＤＣ−ＤＣコンバータ２２は図示しないが、バ
ッテリ等から定電圧が加わっており、ＰＷＭ制御回路２
５の制御によりスイッチング回路２４がオン／オフし出
力する。
においてはパワートランジスタ２ｌをオンとするため、
ＤＣ−ＤＣコンバータ２２と低電流型駆動回路２３とよ
りなる。ＤＣ−ＤＣコンバータ２２は図示しないが、バ
ッテリ等から定電圧が加わっており、ＰＷＭ制御回路２
５の制御によりスイッチング回路２４がオン／オフし出
力する。
この出力電圧は例えば、ＬＣ等のフィルターにより平滑
され直流電圧となる（ＰＯＵＴ）。
され直流電圧となる（ＰＯＵＴ）。
スイッチング回路２４の出力ＰＯＵＴは差動増幅器２６
の反転入力に加わる。一方、差動増幅器２６の非反転入
力には基準電圧源２７の出力が加わっており、差動増幅
器２６はスイッチング回路２４の出力電圧と基準電圧源
２７の電圧とを比較し、スイッチング回路２４の出力Ｐ
ＯＵＴが基準が基準電圧源２７の電圧よりか低い場合に
プラス電圧を高い場合にはマイナス電圧を出力する。Ｐ
Ｗ Ｍ ＩＩＩ ＪＴＥ回路２５にはこの差動増幅器２
６の出力が加わっており、ＰＷＭ制御回路２５はこの差
動増幅器２６の出力の正負によって、スイッチング回路
２４のスイッチ動作を制御する。例えばＰＯＵＴが基準
電圧電源２７の出力電圧よりか低い場合には差動増幅器
２６の出力はプラス電圧となり、ＰＷＭ制御回路２５は
このプラス電圧を検出してスイッチング回路２４のスイ
ッチ動作のパルス幅を長くする。このパルス幅を長くす
ることによってスイッチング回路２４のＰＯＵＴは高く
なる。
の反転入力に加わる。一方、差動増幅器２６の非反転入
力には基準電圧源２７の出力が加わっており、差動増幅
器２６はスイッチング回路２４の出力電圧と基準電圧源
２７の電圧とを比較し、スイッチング回路２４の出力Ｐ
ＯＵＴが基準が基準電圧源２７の電圧よりか低い場合に
プラス電圧を高い場合にはマイナス電圧を出力する。Ｐ
Ｗ Ｍ ＩＩＩ ＪＴＥ回路２５にはこの差動増幅器２
６の出力が加わっており、ＰＷＭ制御回路２５はこの差
動増幅器２６の出力の正負によって、スイッチング回路
２４のスイッチ動作を制御する。例えばＰＯＵＴが基準
電圧電源２７の出力電圧よりか低い場合には差動増幅器
２６の出力はプラス電圧となり、ＰＷＭ制御回路２５は
このプラス電圧を検出してスイッチング回路２４のスイ
ッチ動作のパルス幅を長くする。このパルス幅を長くす
ることによってスイッチング回路２４のＰＯＵＴは高く
なる。
また、ＰＯＵＴが基準電圧電源２７の出力電圧より高い
場合には差動増幅器２６の出力はマイナス電圧となり、
ＰＷＭ制御回路２５はこのマイナス電圧を検出してスイ
ッチング回路２４のスイッチ動作のパルス幅を短くする
。このパルス幅を短くすることによって、スッチング回
路２４のＰＯＵＴは低くなる．すなわち、基準電圧源２
７の出力電圧と、スイッチング回路２４の出力ＰＯＵＴ
とが等しくなるようＰＷＭ制御回路２５はパルス幅を制
御する。
場合には差動増幅器２６の出力はマイナス電圧となり、
ＰＷＭ制御回路２５はこのマイナス電圧を検出してスイ
ッチング回路２４のスイッチ動作のパルス幅を短くする
。このパルス幅を短くすることによって、スッチング回
路２４のＰＯＵＴは低くなる．すなわち、基準電圧源２
７の出力電圧と、スイッチング回路２４の出力ＰＯＵＴ
とが等しくなるようＰＷＭ制御回路２５はパルス幅を制
御する。
スイッチング回路２４の出力ＰＯＵＴは定電流型駆動回
路２３内の電流センサを介し、ＦＥＴ２８のドレインに
接続され、ＦＥＴ２Ｂのソースはパワートランジスタ２
１０ベースに接続される。
路２３内の電流センサを介し、ＦＥＴ２８のドレインに
接続され、ＦＥＴ２Ｂのソースはパワートランジスタ２
１０ベースに接続される。
ＦＥ７２８のゲートは抵抗２９、３０を介して設置して
おり、抵抗２９、３０の接続点は差動増幅器３１の出力
に接続している。
おり、抵抗２９、３０の接続点は差動増幅器３１の出力
に接続している。
差動増幅器３ｌの非反転入力（＋）には、電流センサ３
２によってＦＥ７２Ｂのドレインに流れる電流がセンス
され、変換回路３３によって電流に依存した例えば反比
例した電圧が加わる。差動増幅器３．１の反転入力（−
）には定電圧源Ｅのプラス電極が接続している。なお、
定電圧源Ｅの負端子は接地している。さらに、差動増幅
器３１の非反転入力（＋）はダイオード３４のアノード
に接続している。ダイオード３４のカソードは、一端が
設置した駆動信号発生器２０に接続している。
２によってＦＥ７２Ｂのドレインに流れる電流がセンス
され、変換回路３３によって電流に依存した例えば反比
例した電圧が加わる。差動増幅器３．１の反転入力（−
）には定電圧源Ｅのプラス電極が接続している。なお、
定電圧源Ｅの負端子は接地している。さらに、差動増幅
器３１の非反転入力（＋）はダイオード３４のアノード
に接続している。ダイオード３４のカソードは、一端が
設置した駆動信号発生器２０に接続している。
駆動信号発生器２０は、パワートランジスタ２ｌをパル
スドライブするため、短時間内にオン／オフして負荷に
流れる電流を制御するパルスを発生する。ローレベルの
時にパワートランジスタ２１をオフ、ハイレベルの時に
パワートランジスタ２ｌをオンとする。
スドライブするため、短時間内にオン／オフして負荷に
流れる電流を制御するパルスを発生する。ローレベルの
時にパワートランジスタ２１をオフ、ハイレベルの時に
パワートランジスタ２ｌをオンとする。
駆動信号発生器２０の出力がＨレベルの時にはダイオー
ド３４はオフとなり、電流センサ３２によってＦＥ７２
Ｂに流れる電流をセンスして変換した電圧が変換回路３
３から差動増幅器３１の非反転入力（＋）に加わる。差
動増幅器３１はこの変換回路３３の電圧と定電圧源Ｅの
出力電圧とを比較し、変換回路３３の出力が定電圧電源
Ｅの電圧より高い場合には（目的の電流よりか少ない）
、差動増幅器３１はプラス電圧を出力する．このプラス
電圧によりＦＥ７２８はさらに多くの電圧を流すことと
なる．また、逆に変換回路３３の電圧が定電圧電源Ｅの
電圧よりか低い場合には差動増幅器３１はマイナス電圧
を出力しＦＥ７２Ｂに加えるゲート電圧を低下させる。
ド３４はオフとなり、電流センサ３２によってＦＥ７２
Ｂに流れる電流をセンスして変換した電圧が変換回路３
３から差動増幅器３１の非反転入力（＋）に加わる。差
動増幅器３１はこの変換回路３３の電圧と定電圧源Ｅの
出力電圧とを比較し、変換回路３３の出力が定電圧電源
Ｅの電圧より高い場合には（目的の電流よりか少ない）
、差動増幅器３１はプラス電圧を出力する．このプラス
電圧によりＦＥ７２８はさらに多くの電圧を流すことと
なる．また、逆に変換回路３３の電圧が定電圧電源Ｅの
電圧よりか低い場合には差動増幅器３１はマイナス電圧
を出力しＦＥ７２Ｂに加えるゲート電圧を低下させる。
すなわち定電流センサ３２より得られた変換回路３３の
出力電圧が一定となるよう、換言するならばＦＥＴ２８
に流れる電流を一定とするよう−ＦＥＴ２Ｂのゲート電
圧を差動増幅器３１は制御する。
出力電圧が一定となるよう、換言するならばＦＥＴ２８
に流れる電流を一定とするよう−ＦＥＴ２Ｂのゲート電
圧を差動増幅器３１は制御する。
前述したような駆動信号発生器２０のＨ／Ｌレベルによ
りパワートランジスタ２工はそのＬレベルに対応して、
オン／オフする。
りパワートランジスタ２工はそのＬレベルに対応して、
オン／オフする。
一方、ＦＥ７２ ８のドレインは差動増幅器３５の非反
転入力（＋）に、ＦＢ，７２Ｂのソースは差動増幅器３
５の反転入力（＝）に接続している。
転入力（＋）に、ＦＢ，７２Ｂのソースは差動増幅器３
５の反転入力（＝）に接続している。
差動増幅器３５は例えばゲイン１の増幅器であり、差動
増幅器３５の出力はＦＥＴ２８のドレインーソース間の
電圧差と等しい電圧を基準電圧源２７に加える．基準電
圧源２７はこの差動増幅器３５の出力電圧に対応し、基
準電圧を変化させる。例えばＦＥＴ２８に常に一定の電
圧がかかるよう、基準電圧を制御する．すなわちＦＥ７
２Ｂのドレインーソース間の電圧が高い場合には基準電
圧を下げ、また、ＦＥ７２Ｂのドレインーソース間が特
定電圧以下のときには高くなるよう基準電圧を変化させ
る。この基準電圧の変化によりパワートランジスタ２１
をオンするときには、常に一定の電圧がＦＥ７２８に加
わることとなる。
増幅器３５の出力はＦＥＴ２８のドレインーソース間の
電圧差と等しい電圧を基準電圧源２７に加える．基準電
圧源２７はこの差動増幅器３５の出力電圧に対応し、基
準電圧を変化させる。例えばＦＥＴ２８に常に一定の電
圧がかかるよう、基準電圧を制御する．すなわちＦＥ７
２Ｂのドレインーソース間の電圧が高い場合には基準電
圧を下げ、また、ＦＥ７２Ｂのドレインーソース間が特
定電圧以下のときには高くなるよう基準電圧を変化させ
る。この基準電圧の変化によりパワートランジスタ２１
をオンするときには、常に一定の電圧がＦＥ７２８に加
わることとなる。
また、駆動信号発生器２０の出力がＬレベルの時にはダ
イオード３４はオンとなり、差動増幅器３ｌはマイナス
電圧を出力する。よって、ＦＥＴ２８はオフとなり、パ
ワートランジスタ２１への電流を停止（オフ）する。Ｆ
Ｅ７２ ８がオフの時にもＦＥＴ２８のソースードレイ
ン間の電圧が前述した動作により一定電圧となるようＤ
Ｃ−ＤＣコンバータ２２は電圧を出力する。この時には
ＦＥＴ２８がオフであるのでＤＣ−ＤＣコンバータ２２
の出力は低い電圧となる。以上のようなＦＥＴ２８のド
レインーソース間の電圧を求め、その電圧が一定となる
べきＤＣ−ＤＣコンバータ２２の出力電圧を制御してい
るので、定電流型駆動回路２３からパワートランジスタ
２１を定電流ドライブする場合、ＦＥＴ２Ｂに常に一定
の電圧がドレインーソース間にかかることとなり、安定
してパワートランジスタ２１を定電流駆動することがで
きる。また、パワートランジスタ２１の負荷が変化した
り、温度が変化することによってパワートランジスタの
ベースエ短ツタ間の飽和電圧（ＶｍｇＩｓＡＴＩ ）が
変化しても、ＦＥ７２ ８間の電圧が感知されてＤＣ−
ＤＣコンバータ２２で一定となるよう制御が加わるので
、ＦＥＴ２Ｂの損失はほぼ１定となるとともに、パワー
トランジスタ２１の変化に依存せずパワートランジスタ
２１をオンとするこができる． 第３図は本発明の第２の実施例の構成図である。
イオード３４はオンとなり、差動増幅器３ｌはマイナス
電圧を出力する。よって、ＦＥＴ２８はオフとなり、パ
ワートランジスタ２１への電流を停止（オフ）する。Ｆ
Ｅ７２ ８がオフの時にもＦＥＴ２８のソースードレイ
ン間の電圧が前述した動作により一定電圧となるようＤ
Ｃ−ＤＣコンバータ２２は電圧を出力する。この時には
ＦＥＴ２８がオフであるのでＤＣ−ＤＣコンバータ２２
の出力は低い電圧となる。以上のようなＦＥＴ２８のド
レインーソース間の電圧を求め、その電圧が一定となる
べきＤＣ−ＤＣコンバータ２２の出力電圧を制御してい
るので、定電流型駆動回路２３からパワートランジスタ
２１を定電流ドライブする場合、ＦＥＴ２Ｂに常に一定
の電圧がドレインーソース間にかかることとなり、安定
してパワートランジスタ２１を定電流駆動することがで
きる。また、パワートランジスタ２１の負荷が変化した
り、温度が変化することによってパワートランジスタの
ベースエ短ツタ間の飽和電圧（ＶｍｇＩｓＡＴＩ ）が
変化しても、ＦＥ７２ ８間の電圧が感知されてＤＣ−
ＤＣコンバータ２２で一定となるよう制御が加わるので
、ＦＥＴ２Ｂの損失はほぼ１定となるとともに、パワー
トランジスタ２１の変化に依存せずパワートランジスタ
２１をオンとするこができる． 第３図は本発明の第２の実施例の構成図である。
なお、図中本発明の第１の実施例と同一回路は同一記号
を付けて説明を省略する． 本発明の第１の実施例においてはＦＥ７２８のドレイン
ソース間の電圧を一定となるようＤＣ一ＤＣコンバータ
２２を制御しているが、第３図の実施例においてはパワ
ートランジスタ２１のペースエミッタ間の飽和電圧によ
ってＤＣ−ＤＣコンバータ２２の出力電圧ＰＯＵＴを制
御している。
を付けて説明を省略する． 本発明の第１の実施例においてはＦＥ７２８のドレイン
ソース間の電圧を一定となるようＤＣ一ＤＣコンバータ
２２を制御しているが、第３図の実施例においてはパワ
ートランジスタ２１のペースエミッタ間の飽和電圧によ
ってＤＣ−ＤＣコンバータ２２の出力電圧ＰＯＵＴを制
御している。
すなわちパワートランジスタ２１０ベースが差動増幅器
３５′の非反転入力（＋）に、パワートランジスタ２１
のエミソタ（グランド）が差動増幅器３５′の反転入力
（一）に加わっている。この差動増幅器３５の出力は例
えば利得が１であるならば、パワートランジスタ２１の
ベースエミッタ間の電圧差がそのまま出力される。この
電圧は基準電圧源２７′に加わる。
３５′の非反転入力（＋）に、パワートランジスタ２１
のエミソタ（グランド）が差動増幅器３５′の反転入力
（一）に加わっている。この差動増幅器３５の出力は例
えば利得が１であるならば、パワートランジスタ２１の
ベースエミッタ間の電圧差がそのまま出力される。この
電圧は基準電圧源２７′に加わる。
前述した第１の実施例においてはＦＥＴ２８のドレイン
ーソース間の電圧によって基準電圧源２７の出力を変化
しているが、基準電圧源２７′の出力電圧はパワートラ
ンジスタへのベースエミッタ間の電圧に依存し変化させ
ている。
ーソース間の電圧によって基準電圧源２７の出力を変化
しているが、基準電圧源２７′の出力電圧はパワートラ
ンジスタへのベースエミッタ間の電圧に依存し変化させ
ている。
ＦＥＴ２８のドレインーソース間１２はＦＥＴが定電流
を流すべき最低限の電圧が必要であり、この電圧にパワ
ートランジスタ２１のペースエミッタ間の電圧を加算し
た電圧がＤＣ−ＤＣコンバータ２２の出力として必要な
電圧である。このためパワートランジスタ２１のベース
ーエミツタ間電圧が変化することによって、ＤＣ−ＤＣ
コンバータ２２の出力を変化させＦＥＴ２Ｂが必要とす
る電圧士パワートランジスタ２１のベースエξツタ間の
電圧となるよう基準電圧源２７の出力を制御する。
を流すべき最低限の電圧が必要であり、この電圧にパワ
ートランジスタ２１のペースエミッタ間の電圧を加算し
た電圧がＤＣ−ＤＣコンバータ２２の出力として必要な
電圧である。このためパワートランジスタ２１のベース
ーエミツタ間電圧が変化することによって、ＤＣ−ＤＣ
コンバータ２２の出力を変化させＦＥＴ２Ｂが必要とす
る電圧士パワートランジスタ２１のベースエξツタ間の
電圧となるよう基準電圧源２７の出力を制御する。
前述した第１の実施例ならびに第２の実施例ともにＦＥ
７２８には例えば必要最低限の電圧が加わり、ＦＥＴ２
８の消費電力を少なくすることができる。この消費電力
が少ないことによって小型化、さらにはＤＣ−ＤＣコン
バータ２１の小型化も可能となる。
７２８には例えば必要最低限の電圧が加わり、ＦＥＴ２
８の消費電力を少なくすることができる。この消費電力
が少ないことによって小型化、さらにはＤＣ−ＤＣコン
バータ２１の小型化も可能となる。
以上述べたように本発明によればパワートランジスタを
オンとする定電流型駆動回路の損失は少なくなり小型さ
らには低消費電力、高効率化をはかることができる。
オンとする定電流型駆動回路の損失は少なくなり小型さ
らには低消費電力、高効率化をはかることができる。
第１図は本発明のブロック図、
第２図は第ｌの実施例の構戒図、
第３図は本発明の第２の実施例の構戒図、第４図は従来
方式の駆動回路図である。 １・・・スイッチ手段、 ２・・・電源、 ３・・・電流制御手段、 ４・・・電圧制御手段．
方式の駆動回路図である。 １・・・スイッチ手段、 ２・・・電源、 ３・・・電流制御手段、 ４・・・電圧制御手段．
Claims (1)
- 【特許請求の範囲】 １）スイッチ手段（１）の制御端子と電源（２）間に設
けられ、外部より加わる制御信号に対応して前記スイッ
チ手段（１）へ一定の電流を加えてスイッチ手段（１）
をオン・オフ制御する電流制御手段（３）を有する駆動
回路において、 前記電流制御手段（３）が有する電流制御素子が必要と
する電圧にすべき前記電源（２）の出力電圧を制御する
電圧制御手段（４）を設けてなることを特徴とするスイ
ッチ素子の駆動回路。 ２）前記電流制御素子が必要とする電圧は前記スイッチ
手段（１）をオンとするための電流を前記電流制御素子
が流せるための最低限の電圧であることを特徴とする請
求項１記載のスイッチ素子の駆動回路。 ３）前記電圧制御手段（４）は前記電流制御素子の端子
間電圧によって前記電源（２）の出力電圧を制御するこ
とを特徴とする請求項１記載のスイッチ素子の駆動回路
。 ４）前記電圧制御手段（４）は前記スイッチ手段の制御
電圧によって前記電源（２）の出力電圧を制御すること
を特徴とするスイッチ素子の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1229542A JP2975381B2 (ja) | 1989-09-05 | 1989-09-05 | スイッチ素子の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1229542A JP2975381B2 (ja) | 1989-09-05 | 1989-09-05 | スイッチ素子の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0392012A true JPH0392012A (ja) | 1991-04-17 |
| JP2975381B2 JP2975381B2 (ja) | 1999-11-10 |
Family
ID=16893800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1229542A Expired - Lifetime JP2975381B2 (ja) | 1989-09-05 | 1989-09-05 | スイッチ素子の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2975381B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9190910B2 (en) | 2013-03-21 | 2015-11-17 | Kabushiki Kaisha Toshiba | Power circuit |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6543133B2 (ja) | 2015-08-19 | 2019-07-10 | 株式会社東芝 | 電力供給装置及びその制御方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS584416A (ja) * | 1981-06-30 | 1983-01-11 | Atoo Kk | 安定化電源回路装置 |
| JPS62105522A (ja) * | 1985-11-01 | 1987-05-16 | Toyoda Autom Loom Works Ltd | スイツチング素子の駆動装置 |
| JPS62180409A (ja) * | 1986-02-05 | 1987-08-07 | Nippon Telegr & Teleph Corp <Ntt> | 直列安定制御形電源装置 |
-
1989
- 1989-09-05 JP JP1229542A patent/JP2975381B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS584416A (ja) * | 1981-06-30 | 1983-01-11 | Atoo Kk | 安定化電源回路装置 |
| JPS62105522A (ja) * | 1985-11-01 | 1987-05-16 | Toyoda Autom Loom Works Ltd | スイツチング素子の駆動装置 |
| JPS62180409A (ja) * | 1986-02-05 | 1987-08-07 | Nippon Telegr & Teleph Corp <Ntt> | 直列安定制御形電源装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9190910B2 (en) | 2013-03-21 | 2015-11-17 | Kabushiki Kaisha Toshiba | Power circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2975381B2 (ja) | 1999-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002199708A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3438330B2 (ja) | 電源装置 | |
| US5077487A (en) | Driver circuit for a large capacity switching element | |
| JP3802678B2 (ja) | 降圧チョッパ形直流−直流変換装置の制御方法 | |
| JPH0392012A (ja) | スイッチ素子の駆動回路 | |
| JPH0787731A (ja) | Ｄｃ−ｄｃコンバ−タ | |
| JPH1175367A (ja) | Ｄｃ／ｄｃコンバータ | |
| JPH10215568A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP4049332B1 (ja) | 充電制御装置 | |
| JP2735918B2 (ja) | 正負両出力形電源装置 | |
| JP2003087069A (ja) | オートパワーコントロール回路 | |
| JPH0937545A (ja) | 電源回路 | |
| JPH11164549A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPS6146187A (ja) | 直流電動機の速度制御装置 | |
| JP2002136108A (ja) | 昇圧回路 | |
| JP2506644Y2 (ja) | パルス幅変調制御インバ―タの電圧調節器 | |
| JPH08191566A (ja) | 単独動作型昇降圧チョッパー回路 | |
| JP2563057Y2 (ja) | 電流制御回路 | |
| JP2000152678A (ja) | モータのサーボ回路 | |
| JPH10248242A (ja) | 降圧型のｄｃ−ｄｃコンバータ | |
| JP2576639B2 (ja) | スイッチ素子の駆動回路 | |
| JPS5930032B2 (ja) | 定電圧制御方式 | |
| JPH05191968A (ja) | 反転型スイッチングレギュレータ制御用ｉｃ | |
| JPH01136563A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH0622540A (ja) | スイッチング電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 11 |