JP2005276190A

JP2005276190A - 低ドロップアウト電圧レギュレータ

Info

Publication number: JP2005276190A
Application number: JP2005052077A
Authority: JP
Inventors: Jiwei Chen; ジウェイ・チェン; Guoxing Li; グオシン・リ
Original assignee: O2Micro Inc
Current assignee: O2Micro Inc
Priority date: 2004-02-25
Filing date: 2005-02-25
Publication date: 2005-10-06
Also published as: TW200534070A; KR20060043203A; US20050184711A1; US7173402B2; CN2793792Y; CN1677299A; CN100409137C; TWI257036B

Abstract

【課題】ＬＤＯによって供給される電流の広範囲にわたる安定性を提供する。
【解決手段】低ドロップアウト電圧レギュレータ（ＬＤＯ）は、安定化回路、増幅器、および第１の補償経路を備えている。安定化回路は、入力端子で入力信号を受信し、かつ制御端子で受信される制御信号に応じて出力端子から出力信号を供給するように構成されている。増幅器は、第１の入力経路に接続される第１の入力端子と、制御信号を供給する経路を経由して安定化回路の制御端子に接続される出力端子とを有している。第１の補償経路は、第１の入力経路上の第１のノードと、増幅器の出力端子を安定化回路の制御端子に接続している経路上の第２のノードとの間を接続している。第１の補償経路は、第１の補償キャパシタを有している。
【選択図】図２

Description

本発明は、低ドロップアウト電圧レギュレータに関する。

低ドロップアウト電圧レギュレータ（ＬＤＯ）は、以下のものに限定されるわけではないが、ラップトップコンピュータ、携帯電話、携帯情報端末などを含む、様々な電子装置内で用いることができ、負荷に対して安定化された出力電圧を供給する。ＬＤＯは、電子装置の特定の負荷のための安定化された電圧レベルが、供給電圧源から入手できないとき、および／または、供給電圧の品質が、特定の負荷にとって十分に高くないときに用いることができる。ＬＤＯは、一般に、ＬＤＯの入出力間の比較的小さな電圧降下で、このような安定化された出力電圧を供給することができる。

負帰還システムと同様に、ＬＤＯは、一般に、安定性のために、周波数補償を必要とする。しかし、多くの従来技術における具体例は、コンデンサのような、このような周波数補償のためにＬＤＯに外付けする部品を用いている。このような外付け部品を用いると、少なくともボンディングパッド、導線、およびピンが必要になり、それ故に全体的なコストは増加する。加えて、外付け部品は、周囲にスペースを必要とし、このようなスペースの割増を必要とする。いくつかの従来技術における補償技術も、ＬＤＯによって供給されるソース電流の広範囲にわたる安定性を提供することが難しいことを認めている。

請求された発明の実施形態の特徴および利点は、以下の詳細な説明を読み進めれば明らかになる。図面を参照する際に、同一の番号は同一の部品を示している。

以下の詳細な説明は、例示のための実施形態を参照しながら進むが、その多くの代替、変更、および変形は、当業者にとって明らかである。従って、請求された発明は、広く見られることが意図されている。

図１を見ると、電源１０２、ＬＤＯ１０６、および負荷１０８を有する電子装置１００の単純化されたブロック図が示されている。電子装置１００は、様々な装置、例えばラップトップコンピュータ、携帯電話、携帯情報端末などであってもよい。電源１０２は、電池、例えばリチウム電池であってもよく、ＬＤＯ１０６に対して安定化されていない直流電圧を供給する。様々な他の部品、例えばＤＣ−ＤＣコンバータが、電源１０２とＬＤＯ１０６との間で用いられてもよい。理解しやすいように、１つのＬＤＯ１０６と、これに接続された負荷１０８だけが示されているが、任意の複数の負荷に供給するために、電子装置１００内で複数のＬＤＯを用いてもよい。ＬＤＯ１０６は、また、負荷１０８と共に集積回路（ＩＣ）１１０上へ集積してもよい。ここで用いた「集積回路」は、半導体デバイスおよび／またはマイクロエレクトロニクスデバイス、例えば半導体集積回路チップを意味する。

図２を見ると、図１のＬＤＯ１０６のブロック図が示されている。ＬＤＯ１０６は、端子２０１で入力電圧を受信し、端子２０９から安定化された出力電圧を供給する。ＬＤＯ１０６は、安定化回路２０８と増幅器２１２とを備えている。安定化回路２０８は、端子２０１から入力電圧信号を受信する入力端子と、端子２０９から安定化された出力電圧レベルを供給する出力端子と、増幅器２１２の出力から制御信号を受け取る制御端子とを有している。安定化回路２０８は、直列素子（pass element）、例えば図２に示したようなｐ型金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）ＭＰ１を有している。トランジスタＭＰ１は、そのソースが入力端子２０１に接続され、そのドレインが出力端子２０９に接続されている。トランジスタＭＰ１のゲートは、経路２１８を介して増幅器２１２の出力に接続されている。

増幅器２１２は、演算相互コンダクタンス増幅器（ＯＴＡ）であってもよい。増幅器２１２は、その反転入力が入力経路２０３に接続されていて、基準電圧信号を受信する。基準電圧信号は、電圧基準源２０２から供給される。また、抵抗Ｒ_Ｓが、電圧基準源２０２と増幅器２１２の反転入力端子との間の入力経路２０３に接続されてもよい。増幅器２１２は、そのもう１つの入力すなわちノード２１５に接続される非反転入力を有している。

帰還回路網２４２は、トランジスタＭＰ１のドレインと、増幅器２１２の非反転入力との間に接続されている。帰還回路網は、電圧分割器を形成している抵抗Ｒ１およびＲ２を有していて、ＬＤＯ１０６の出力電圧Ｖ_ＯＵＴを縮小して、出力電圧を表す、より低い電圧レベルＶ_Ｐにする。抵抗Ｒ１は、ノード２８７とノード２１５との間に接続されていて、一方、抵抗Ｒ２は、ノード２１５と接地点との間に接続されているので、Ｖ_Ｐ＝Ｖ_ＯＵＴ（Ｒ２／Ｒ１＋Ｒ２）となる。

有益にも、第１の補償経路２８０が、ノード２８３と２１１との間を接続している。ノード２８３は、第１の補償経路２８０が入力経路２０３に接続される接続点であり、ノード２１１は、第１の補償経路２８０が経路２１８に接続される接続点である。経路２１８は、増幅器２１２の出力を、トランジスタＭＰ１の制御端子に接続している。また、第１の補償経路２８０は、第１の補償キャパシタＣ_１を有している。第２の補償経路２８２は、ノード２８７と２０７との間を接続している。ノード２８７は、第２の補償経路２８２が経路２９０に接続される接続点である。経路２９０は、トランジスタＭＰ１のドレインに接続されている。ノード２０７は、第２の補償経路２８２が経路２１８に接続される接続点である。また、第２の補償経路２８２は、第２の補償キャパシタＣ_２を有している。第１の補償キャパシタＣ_１および第２の補償キャパシタＣ_２は、いかなる利用可能なタイプのキャパシタ、例えば金属‐絶縁物‐金属（ＭＩＭ）、ポリ‐絶縁物‐ポリ（ＰＩＰ）、能動（active）ＭＯＳキャパシタなどであってもよい。

直流動作において、ＬＤＯ１０６は、端子２０９から安定化された出力直流電圧を供給する。帰還回路網２４２は、端子２０９における出力電圧レベルを表す電圧レベルＶ_Ｐを、増幅器２１２の非反転入力端子に供給する。増幅器２１２は、また、入力経路２０３を介して、その反転入力端子で基準電圧信号を受信する。この基準電圧信号は、電圧基準源２０２を含む、様々なソースから供給される。一実施形態において、電圧基準源２０２は、バンドギャップ回路であってもよい。

増幅器２１２は、基準電圧信号を電圧レベルＶ_Ｐと比較することによって、誤差増幅器として機能することができ、このような電圧信号間の差すなわち電圧誤差信号Ｖｅｒｒに基づいて、経路２１８を介して安定化回路２０８に適切な出力制御信号を供給する。安定化回路２０８は、この制御信号に応じて、必要な調整を行い、出力電圧レベルＶ_ＯＵＴを修正することによって、電圧誤差信号Ｖｅｒｒを可能な限りゼロに近づくように駆動する。

例えば、もし端子２０９での出力電圧Ｖ_ＯＵＴが所望の安定化された電圧レベルより上に上昇するならば、電圧レベルＶ_Ｐも上昇する。従って、増幅器２１２の入力間の誤差電圧Ｖｅｒｒは、トランジスタＭＰ１のゲート端子から見た増幅器２１２の出力電圧を上げる。その結果、トランジスタＭＰ１は、流す電流を少なくし、それは出力電圧を下げ、出力電圧を安定に保つ。反対に、もし端子２０９での出力電圧Ｖ_ＯＵＴが所望の安定化された電圧レベルより下に低下するならば、電圧レベルＶ_Ｐも低下する。従って、増幅器２１２の入力間の誤差電圧Ｖｅｒｒは、トランジスタＭＰ１のゲート端子から見た増幅器２１２の出力電圧を下げる。その結果、トランジスタＭＰ１は、流す電流を多くし、それは出力電圧を上げ、出力電圧を安定に保つ。

経路２９１を介して増幅器２１２の非反転入力端子に供給される帰還信号は、負帰還信号である。すなわち、負帰還信号は、反転入力端子で受信するソース信号に対して極性が反対である。しかし、帰還信号は、経路２９０、２９１を経由して帰還ループをまわって伝わるので、位相シフトが起こる。位相シフトは、帰還ループをまわって伝わるときに帰還信号にもたらされる位相変化の総量として定義される。理想的な負帰還は、ソース信号と１８０度位相が異なる。それ故に、この理想的な位置からのいかなる位相シフトも、この位相シフトの大きさに従ってＬＤＯの安定性に影響を及ぼす。もし位相シフトが、この理想的な位置から（正であれ負であれ）１８０度であれば、帰還信号は、ソース信号と同相になってしまい、これによってＬＤＯは不安定になる。ＬＤＯの安定性のために、利得が１の周波数において、ソース信号からの帰還信号の合計の位相シフトと、ソース信号からの理想的な１８０度との間に何度の差があるかとして定義される位相余裕は、最小レベルより大きくなければならない。

ＬＤＯ１０６の安定性は、周波数補償の影響を受ける。複素周波数領域におけるＬＤＯの伝達関数の極およびゼロは、その周波数の応答を表す。ループ利得（ｄＢ）対周波数（ヘルツ）の周波数応答プロットを、極およびゼロの影響を分析するために利用することができる。極の位置は、利得曲線の傾きを‐２０ｄＢ／ｄｅｃａｄｅだけ変化させ、一方、ゼロの位置は、利得曲線の傾きを＋２０ｄＢ／ｄｅｃａｄｅだけ変化させる。極またはゼロによってもたらされる位相シフトは、周波数に依存し、極またはゼロによって加えられる、ほとんど全ての位相シフトは、極またはゼロの周波数の１ｄｅｃａｄｅ上および１ｄｅｃａｄｅ下の周波数の範囲内で起こる。

ＬＤＯ１０６において、第１の支配極（dominant pole）は、式（１）によって与えられる周波数レベルｆ_ｐ１で出現する。

式（１）において、ｆ_ｐ１は、第１の支配極のヘルツでの周波数レベルである。このｆ_ｐ１の極の位置は、他の極およびゼロと比べて、ＬＤＯの動作に、より大きな影響を与えるので、「支配」極と呼ばれる。変数Ｒ_Ｓは、入力経路２０３に接続される抵抗Ｒ_Ｓの値である。変数Ａは、増幅器２１２の電圧利得である。一実施形態において、増幅器２１２は、高利得増幅器である。変数ｒ_０１は、増幅器２１２の出力インピーダンスである。トランジスタＭＰ１と、抵抗Ｒ１およびＲ２によって形成される電圧分割器を含む帰還回路網２４２とは、‐Ｂの電圧利得を有する第２段回路を形成している。変数Ｃ_１は、第１の補償経路２８０の第１の補償キャパシタＣ_１の値であり、変数Ｃ_２は、第２の補償経路２８２の第２の補償キャパシタＣ_２の値である。

抵抗Ｒ_ＳおよびキャパシタＣ_１は、式（２）によって与えられる周波数レベルでゼロをもたらす。ここで、変数Ｒ_ＳおよびＣ_１は、式（１）における、これらの変数と同様である。

第２の寄生極（parasitic pole）は、式（３）によって与えられる周波数レベルで発生する。ここで、全ての変数は、式（１）に関して以前に定義したものと同様である。

式（１）から（３）に詳しいが、ＬＤＯ１０６は、第２の寄生極ｆ_ｐ２の周波数レベルよりわずかに小さい周波数レベルでゼロｆ_ｚ１をもたらすので、第２の寄生極の影響を部分的にキャンセルし、位相余裕を増やす。

図３は、図２のＬＤＯの一実施形態の周波数応答を示している。ただし、Ｒ_Ｓ＝１１０キロオーム（ｋΣ）、Ｒ１＝１ｋΩ、Ｒ２＝３３ｋΩ、Ｃ_１＝Ｃ_２＝０．９ピコファラド（ｐＦ）、Ａ＝１１５、Ｂ＝１４、ｒ_０１＝５００ｋΩ、Ｖｉｎ＝５Ｖ、Ｖｏｕｔ＝３．３Ｖである。これらの特定の変数値において、第１の支配極ｆ_ｐ１は７．９キロヘルツ（ｋＨｚ）で出現し、ゼロｆ_ｚ１は１．５７メガヘルツ（ＭＨｚ）で出現し、第２の寄生極ｆ_ｐ２は２．８３ＭＨｚで出現する。

利得曲線のプロット３０２は、７．９ｋＨｚの第１の支配極ｆ_ｐ１の位置から始まり、２０ｄＢ／ｄｅｃａｄｅで減少する傾きを有している。有益にも、１．５７ＭＨｚのゼロｆ_ｚ１は、２．８３ＭＨｚの寄生極ｆ_ｐ２に十分近いので、ゼロによってもたらされる＋２０ｄＢ／ｄｅｃａｄｅの傾きが、寄生極によってもたらされる‐２０ｄＢ／ｄｅｃａｄｅの傾きによって相殺され、効果的にお互いをキャンセルする。従って、この実施形態における利得曲線のプロット３０２は、実質的には、約７．９ｋＨｚから、約２１ＭＨｚのループ利得が１の周波数（ＵＬＧＦ）まで、負の２０ｄＢ／ｄｅｃａｄｅの傾きを有することになる。ＵＬＧＦは、ループ利得が０ｄＢの周波数レベルである。換言すれば、利得曲線のプロット３０２は、実質的には、１つの極のシステムのようにふるまう。

位相シフトのプロット３０４は、第１の支配極ｆ_ｐ１の位置による影響を受け、第１の支配極の約１ｄｅｃａｄｅ下（ｆ_ｐ１／１０）から、この支配極の約１ｄｅｃａｄｅ上（１０ｆ_ｐ１）までの周波数の範囲にわたって、位相シフトが約４５°／ｄｅｃａｄｅずつ減少する。加えて、ゼロｆ_ｚ１によって１．５７ＭＨｚでもたらされる位相シフトは、約ｆ_ｚ１／１０から約１０ｆ_ｚ１までの周波数の範囲にわたって、位相シフトを４５°／ｄｅｃａｄｅずつ増加させ、一方、寄生極によって２．８３ＭＨｚでもたらされる位相シフトは、約ｆ_ｐ２／１０から約１０ｆ_ｐ２までの周波数の範囲にわたって、位相シフトを４５°／ｄｅｃａｄｅずつ減少させる。ゼロｆ_ｚ１および寄生極ｆ_ｐ２の位置は、お互いにかなり近いので、ゼロｆ_ｚ１および寄生極ｆ_ｐ２によってもたらされる位相シフトは、少なくとも部分的に、お互いをキャンセルする。その結果、位相シフトのプロット３０４は、約ｆ_ｚ１／１０から約１０ｆ_ｐ２までの周波数の範囲にわたって、比較的安定している。この実施形態においては、位相シフトは、約５ＭＨｚから約２１ＭＨｚのＵＬＧＦまでで、わずかに減少するだけなので、位相シフトは、十分高いレベルで静止していて、ＵＬＧＦでの位相余裕が増加している。

有益にも、ＬＤＯ１０６は、安定性のために、いかなる外付け部品、例えばコンデンサも必要としない。ＬＤＯ１０６が、接続される負荷１０８と共に同じＩＣ１１０上へ集積されるのであれば、ＬＤＯ１０６は、無限の容量性負荷を駆動する必要はない。加えて、ＬＤＯ１０６は、有益にも、ＬＤＯ１０６から供給される広範囲の電流レベルにわたって安定している。例えば、一実施形態において、軽負荷条件中の最小電流レベルは４０ナノアンペア（ｎＡ）である一方で、重負荷条件中の最大電流レベルは４０ミリアンペア（ｍＡ）である。

図４は、ＬＤＯによって供給される有効（active）電流負荷が、４０ｎＡの最小値から４０ｍＡの最大値まで変化するときの、図２のＬＤＯ１０６のシミュレーションされた特性を示している、いくつかのプロットである。プロット４０２は、この広い電流範囲にわたってシミュレーションされた位相余裕を度で示している。プロット４０２が示しているように、位相余裕は、この指定された電流範囲にわたって、約６４度より多く残っている。加えて、全電流範囲の間の位相余裕の変動は、約６９度の最大位相余裕から約６４度の最小位相余裕までの約５度だけである。プロット４０４は、同じ電流範囲にわたってシミュレーションされたループ利得を示していて、全範囲の間、６１ｄＢより大きいままである。加えて、同じ範囲の間のループ利得の変動は、最大ループ利得レベルから最小ループ利得レベルまで約８．４ｄＢだけである。最後に、プロット４０６は、同じ電流範囲にわたるＵＬＧＦをＭＨｚで示している。ＵＬＧＦは、全範囲の間、約２．２ＭＨｚより大きいままであり、約４０ｍＡで約２１ＭＨｚの最大値となる。

図５は、負荷電流のプロット５０４が、最小負荷電流レベル（４０ｎＡ）と最大電流レベル（４０ｍＡ）との間で切り換わるときの、ＬＤＯ１０６によって供給される安定化された出力電圧のシミュレーションされたプロット５０２を示していて、ＬＤＯ１０６の過渡応答を示している。このシミュレーションされた出力電圧は、３．３ボルトを供給するように設計されている。切換時間は、約１マイクロ秒（：ｓ）である。負荷電流が、１０：ｓでの約４０ｍＡの最大値から１１：ｓでの約４０ｎＡまで下がるように切り換わるとき、出力電圧のオーバーシュートは、約０．３ボルトだけであり、出力電圧のピーク値を約３．６ボルト以下にしている。出力電流が、３０：ｓで、元に戻るように上昇に切り換わり始めるときの、出力電圧の対応するアンダーシュートもまた、約０．３ボルトだけであり、出力電圧の最低値を約３．０ボルト以上にしている。加えて、負荷電流の全面的な切り換えは、出力電圧上で約５ｍＶの段を引き起こすだけであることが分かる。

このように、入力端子、出力端子、および制御端子を有する安定化回路を備えているＬＤＯが提供される。安定化回路は、入力端子で入力信号を受信し、かつ前記制御端子で受信される制御信号に応じて出力端子から出力信号を供給するように構成されている。ＬＤＯは、また、第１および第２の入力端子と出力端子とを有する増幅器を備えている。増幅器の第１の入力端子は、第１の入力経路に接続され、増幅器の出力端子は、制御信号を供給する経路を経由して、安定化回路の制御端子に接続されている。ＬＤＯは、さらに、第１の入力経路上の第１のノードと、増幅器の出力端子を安定化回路の制御端子に接続している経路上の第２のノードとの間を接続する第１の補償経路を備えていて、この第１の補償経路は、第１の補償キャパシタを備えている。

このようなＬＤＯを備えているＩＣ、およびこのＩＣを備えている電子装置もまた提供される。関連する方法もまた提供される。有益にも、ＬＤＯは、広範囲の有効負荷電流にわたって安定した安定化出力電圧を供給する。加えて、ＬＤＯは、いかなる外付け補償部品も必要としない。さらに、ＬＤＯは、接続された負荷と共にＩＣ上へ組み込むことができる。ＬＤＯは、また、様々なプロセス、例えば、純粋なデジタル相補型金属酸化膜半導体（ＣＭＯＳ）プロセス、バイポーラＣＭＯＳプロセス（ｂｉＣＭＯＳ）、および他のプロセスを用いて容易に造ることができる。

ここで用いられた用語および表現は、説明のための用語として用いられたものであり、限定のためではない。そして、このような用語および表現を用いたとしても、図示されかつ説明された特徴（またはその一部）のいかなる等価物も排除するものではない。そして、さまざまな変更が請求項の範囲内で可能であることは認識されている。その他の変更、変形、および代替もまた可能である。それ故に、請求項は、このような全ての等価物をカバーすることを意図している。

ＬＤＯを有する電子装置のブロック図である。図１のＬＤＯの回路図である。同じ周波数範囲にわたる、具体例としての利得曲線のプロットおよび対応する位相シフトのプロットのグラフであり、図２のＬＤＯの一実施形態における具体例としての極およびゼロの位置を示している。ＬＤＯによって供給される有効負荷電流が最小レベルと最大レベルとの間で変化するときの、図２のＬＤＯの安定性の特性を示している様々なプロットのグラフである。ＬＤＯによって供給される有効負荷電流が最小レベルと最大レベルとの間で変化するときの、図２のＬＤＯの出力電圧の過渡応答を示しているグラフである。

符号の説明

２０８安定化回路
２１２増幅器
２８０第１の補償経路
Ｃ_１第１の補償キャパシタ

Claims

入力端子、出力端子、および制御端子を有していて、前記入力端子で入力信号を受信し、かつ前記制御端子で受信される制御信号に応じて前記出力端子から出力信号を供給するように構成された安定化回路と、
第１および第２の入力端子と出力端子とを有していて、前記第１の入力端子が第１の入力経路に接続され、前記出力端子が前記制御信号を供給する経路を経由して前記安定化回路の前記制御端子に接続されている増幅器と、
前記第１の入力経路上の第１のノードと、前記増幅器の前記出力端子を前記安定化回路の前記制御端子に接続している前記経路上の第２のノードとの間を接続し、第１の補償キャパシタを備えている第１の補償経路と
を備えていることを特徴とする低ドロップアウト電圧レギュレータ（ＬＤＯ）。
前記第１の入力経路は抵抗を備えていることを特徴とする請求項１に記載のＬＤＯ。
前記安定化回路の前記出力端子と、前記増幅器の前記出力端子を前記安定化回路の前記制御端子に接続している前記経路上の第２のノードとの間を接続し、第２の補償キャパシタを備えている第２の補償経路
をさらに備えていることを特徴とする請求項１に記載のＬＤＯ。
前記第１の入力経路は抵抗を備えていることを特徴とする請求項３に記載のＬＤＯ。
帰還回路網が、前記安定化回路の前記出力端子と、前記増幅器の前記第２の入力端子との間に接続されていて、第２段回路が、前記安定化回路および前記帰還回路網を含んでいて、第１の支配極が、前記ＬＤＯの周波数応答プロット内にもたらされ、前記第１の支配極は、下記の式によって与えられることを特徴とする請求項４に記載のＬＤＯ。

ただし、Ｒ_Ｓは前記抵抗の値であり、Ａは前記増幅器の電圧利得であり、Ｃ_１は前記第１の補償キャパシタの値であり、ｒ_０１は前記増幅器の出力インピーダンスであり、Ｂは前記第２段回路の電圧利得であり、Ｃ_２は前記第２の補償キャパシタの値である。
前記第１の補償キャパシタおよび前記抵抗は、前記ＬＤＯの周波数応答プロット内にゼロをもたらし、前記ゼロは、下記の式によって与えられることを特徴とする請求項４に記載のＬＤＯ。

ただし、Ｒ_Ｓは前記抵抗の値であり、Ｃ_１は前記第１の補償キャパシタの値である。
前記安定化回路は、ＭＯＳＦＥＴトランジスタを備えていて、前記安定化回路の前記入力端子は、前記ＭＯＳＦＥＴトランジスタのソース端子であり、前記安定化回路の前記出力端子は、前記ＭＯＳＦＥＴトランジスタのドレイン端子であり、前記安定化回路の前記制御端子は、前記ＭＯＳＦＥＴトランジスタのゲート端子であることを特徴とする請求項１に記載のＬＤＯ。
負荷と、
前記負荷に対して安定化された出力電圧を供給する少なくとも１つの低ドロップアウト電圧レギュレータ（ＬＤＯ）と
を備えている集積回路において、前記少なくとも１つのＬＤＯは、
入力端子、出力端子、および制御端子を有していて、前記入力端子で入力信号を受信し、前記制御端子で受信される制御信号に応じて前記出力端子から出力信号を供給するように構成されている安定化回路と、
第１および第２の入力端子と出力端子とを有していて、前記第１の入力端子が第１の入力経路に接続され、前記出力端子が前記制御信号を供給する経路を経由して前記安定化回路の前記制御端子に接続されている増幅器と、
前記第１の入力経路上の第１のノードと、前記増幅器の前記出力端子を前記安定化回路の前記制御端子に接続している前記経路上の第２のノードとの間を接続し、第１の補償キャパシタを備えている第１の補償経路と
を備えていることを特徴とする集積回路。
前記第１の入力経路は抵抗を備えていることを特徴とする請求項８に記載の集積回路。
前記少なくとも１つのＬＤＯは、
前記安定化回路の前記出力端子と、前記増幅器の前記出力端子を前記安定化回路の前記制御端子に接続している前記経路上の第２のノードとの間を接続し、第２の補償キャパシタを備えている第２の補償経路
をさらに備えていることを特徴とする請求項８に記載の集積回路。
前記第１の入力経路は抵抗を備えていることを特徴とする請求項１０に記載の集積回路。
帰還回路網が、前記安定化回路の前記出力端子と、前記増幅器の前記第２の入力端子との間に接続され、第２段回路が、前記安定化回路と前記帰還回路網とを含んでいて、第１の支配極が、前記ＬＤＯの周波数応答プロット内にもたらされ、前記第１の支配極は、下記の式によって与えられることを特徴とする請求項１１に記載の集積回路。

ただし、Ｒ_Ｓは前記抵抗の値であり、Ａは前記増幅器の電圧利得であり、Ｃ_１は前記第１の補償キャパシタの値であり、ｒ_０１は前記増幅器の出力インピーダンスであり、Ｂは前記第２段回路の電圧利得であり、Ｃ_２は前記第２の補償キャパシタの値である。
前記第１の補償キャパシタおよび前記抵抗は、前記ＬＤＯの周波数応答プロット内にゼロをもたらし、前記ゼロは、下記の式によって与えられることを特徴とする請求項１１に記載の集積回路。

だたし、Ｒ_Ｓは前記抵抗の値であり、Ｃ_１は前記第１の補償キャパシタの値である。
集積回路の負荷に対して安定化された出力電圧を供給するための、少なくとも１つの低ドロップアウト電圧レギュレータ（ＬＤＯ）を備えている集積回路
を備えている電子装置において、前記少なくとも１つのＬＤＯは、
入力端子、出力端子、および制御端子を有していて、前記入力端子で入力信号を受信し、前記制御端子で受信される制御信号に応じて前記出力端子から出力信号を供給するように構成されている安定化回路と、
第１および第２の入力端子と出力端子とを有していて、前記第１の入力端子が第１の入力経路に接続され、前記出力端子が前記制御信号を供給する経路を経由して前記安定化回路の前記制御端子に接続された増幅器と、
前記第１の入力経路上の第１のノードと、前記増幅器の前記出力端子を前記安定化回路の前記制御端子に接続している前記経路上の第２のノードとの間を接続し、第１の補償キャパシタを備えている第１の補償経路と
を備えていることを特徴とする電子装置。
前記第１の入力経路は抵抗を備えていることを特徴とする請求項１４に記載の電子装置。
前記少なくとも１つのＬＤＯは、
前記安定化回路の前記出力端子と、前記増幅器の前記出力端子を前記安定化回路の前記制御端子に接続している前記経路上の第２のノードとの間を接続し、第２の補償キャパシタを備えている第２の補償経路
をさらに備えていることを特徴とする請求項１４に記載の電子装置。
前記第１の入力経路は抵抗を備えていることを特徴とする請求項１６に記載の電子装置。
帰還回路網が、前記安定化回路の前記出力端子と、前記増幅器の前記第２の入力端子との間に接続され、第２段回路が、前記安定化回路と前記帰還回路網とを含んでいて、第１の支配極が、前記ＬＤＯの周波数応答プロット内にもたらされ、前記第１の支配極は、下記の式によって与えられることを特徴とする請求項１７に記載の電子装置。

だたし、Ｒ_Ｓは前記抵抗の値であり、Ａは前記増幅器の電圧利得であり、Ｃ_１は前記第１の補償キャパシタの値であり、ｒ_０１は前記増幅器の出力インピーダンスであり、Ｂは前記第２段回路の電圧利得であり、Ｃ_２は前記第２の補償キャパシタの値である。
前記第１の補償キャパシタおよび前記抵抗は、前記ＬＤＯの周波数応答プロット内にゼロをもたらし、前記ゼロは、下記の式によって与えられることを特徴とする請求項１７に記載の電子装置。

だたし、Ｒ_Ｓは前記抵抗の値であり、Ｃ_１は前記第１の補償キャパシタの値である。
前記ＬＤＯの周波数応答プロット内に第１の支配極をもたらすステップと、
前記周波数応答プロット内に第２の寄生極をもたらすステップと、
前記周波数応答プロット内に第１のゼロをもたらすステップとを有していて、前記第１のゼロは、第１の位相シフトをもたらし、これは、前記第２の寄生極によってもたらされる第２の位相シフトを、少なくとも部分的にキャンセルすることを特徴とする低ドロップアウト電圧レギュレータを補償する方法。
前記第２の寄生極は第１の周波数レベルで出現し、前記第１のゼロは第２の周波数レベルで出現し、前記第２の周波数レベルは前記第１の周波数レベルより小さいことを特徴とする請求項２０に記載の方法。