CN101727119B - 具有有效补偿的低压差线性电压源 - Google Patents

具有有效补偿的低压差线性电压源 Download PDF

Info

Publication number
CN101727119B
CN101727119B CN 200910216376 CN200910216376A CN101727119B CN 101727119 B CN101727119 B CN 101727119B CN 200910216376 CN200910216376 CN 200910216376 CN 200910216376 A CN200910216376 A CN 200910216376A CN 101727119 B CN101727119 B CN 101727119B
Authority
CN
China
Prior art keywords
links
drain terminal
grid
voltage
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200910216376
Other languages
English (en)
Other versions
CN101727119A (zh
Inventor
黄俊维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinjiang Xintuan Technology Group Co ltd
Original Assignee
IPGoal Microelectronics Sichuan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IPGoal Microelectronics Sichuan Co Ltd filed Critical IPGoal Microelectronics Sichuan Co Ltd
Priority to CN 200910216376 priority Critical patent/CN101727119B/zh
Publication of CN101727119A publication Critical patent/CN101727119A/zh
Application granted granted Critical
Publication of CN101727119B publication Critical patent/CN101727119B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

本发明公开了具有有效补偿的低压差线性电压源，包括依次连接的差分输入级A1、电压缓冲器BUFFER和功率器件MPPASS，A1的正端连接反馈电压VFB，负端联接与温度、电源电压无关的基准电压VREF，解耦电容CLOAD与负载电阻RLOAD作为负载，电阻RF1和RF2所构成的反馈单元决定输出电压OUT的值；还设置有差分输入级A2，其正端联接VFB，负端联接VREF，其输出通过补偿电容CC与A1的输出相连；本发明的主极点明显减小，并且在负载电阻较小的情况下是传统的结构的1/βgm2R2，而次极点也增加了βgm2R2倍，因而主极点和次极点得到更有效的分离，LDO的稳定性得到增强，同时由于左平面零点的出现，将更有利于相位裕度的提升。

Description

具有有效补偿的低压差线性电压源
技术领域
本发明涉及低压差线性电压源(LDO)领域，特别是一种具有有效补偿的低压差线性电压源(LDO)。
背景技术
通常LDO的结构如图1所示，A1作为差分输入级，其正端与反馈电压VFB相连，VFB为输出OUT通过电阻RF1和RF2分压所产生的电压，负端连接与温度和电源电压无关的基准电压VREF，同时A1提供一定的增益，以提高LDO输出OUT的线形调整率和负载调整率。BUFFER的输入连接于A1的输出，其输出与功率管MPPASS的栅极相连，其作用在于以减小A1输出级与MPPASS寄生电容形成的极点对系统稳定性的影响；CLOAD是解耦电容，以提高动态特性，同时起到补偿作用，与负载电阻RLOAD一起为LDO提供主极点，并且和ESR(等效串联电阻)提供一个左平面零点以抵消LDO的次极点。RF1和RF2所组成的反馈单元决定了LDO的输出电压VOUT，其关系如下：
VOUT＝(RF1+RF2)*VREF/RF2    (1)
这种结构的LDO具有以下缺点：在较大负载范围内，稳定LDO需要用到大的CLOAD和ESR，这会增大PCB的面积，同时增大成本，同时由于ESR的作用，该结构的动态性能和噪声性能都较差。为改变这些缺点，利用密勒补偿的LDO，能减小CLOAD，并能够不用到ESR，其结构如图2所示，该结构与图1的不同之处在于，在输出OUT和A1输出之间有一电容CC连接，CC就是密勒电容，该结构的环路增益传递函数如下式：
AVOPEN(s)＝βgm1gmppassR1RLOAD(1-CCs/gmppass)/[1+(gmppassR1RLOADCC+RLOADCLOAD)s+R1RLOAD
                               CCCLOADs2]            (2)
上式中gm1，gmppass是A1和MPPASS的跨导，R1是A1输出电阻。β＝RFB2/(RF1+RF2)由(2)式可知LDO的零极点如下所示，
pmain＝-1/(RLOADCLOAD+gmppassR1RLOADCC)    (3)
p2＝-gmppass/CLOAD                         (4)
z＝gm3/CC                                  (5)
由(3)式可知，在RLOAD较小时，pmain由密勒补偿起主要作用，在RLOAD较大时，密勒补偿和RLOADCLOAD共同决定pmain，由于gmppass随RLOAD变大而减小，因而在RLOAD变大时，p2会变小，甚至及近主极点pmain，这样会恶化LDO的稳定性。因而为了使系统在很宽的负载范围内都能稳定，较大的补偿电容CC被采用，通常达到20pF以上；同时由于密勒补偿的作用，一个右平面的零点会出现，该零点对相位裕度无益。
发明内容
本发明为解决现有结构的缺陷问题，提供了一种具有有效补偿的低压差线性电压源，可以有效的减小补偿电容以减小芯片面积，而且可以提高LDO的稳定性。
本发明的技术方案如下：
具有有效补偿的低压差线性电压源，其特征在于：
包括依次连接的差分输入级A1、电压缓冲器BUFFER和功率器件MPPASS，差分输入级A1的正端连接反馈电压VFB，负端联接与温度、电源电压无关的基准电压VREF，解耦电容CLOAD与负载电阻RLOAD作为LDO的负载，电阻RF1和RF2所构成的反馈单元决定输出电压OUT的值；
还设置有一个差分输入级A2，其正端联接反馈电压VFB，负端联接基准电压VREF，其输出通过补偿电容CC与差分输入级A1的输出相连。
所述差分输入级A2的补偿原理为：
A2作为具有一定增益的差分放大器，其具有将补偿电容CC的补偿作用放大的特性。具体过程为，LDO输出通过RF1和RF2组成的反馈单元连接到A2正输入端，在A2输出端其小信号电压被放大了βgm2R2倍，即CC两极板间的小信号电压差，相对于传统结构增加了βgm2R2倍，同样流过CC的小信号电流也增加βgm2R2倍，也就是本结构的补偿电容CC选为传统补偿电容CC的1/βgm2R2同样能够得到和图2补偿一样的效果。
所述低压差线形电压源的环路增益传递函数为：
AVOPEN(s)＝βgm1gmppassR1RLOAD(1+R3CCs)/[1+(βgm2gmppassR1RLOADR2CC+RLOADCLOAD)s+R1RLOADCCCLOADs2]  (6)
上式中gm1，gm2，gmppass是A1、A2和MPPASS的跨导，R1、R2是A1、A2输出电阻，由(6)式可得到LDO的零极点如下：
pmain＝-1/(RLOADCLOAD+βgm2gmppassR1RLOADR2CC)    (7)
p2＝-(βgm2gmppassR2)/CLOAD                       (8)
z＝-1/R3CC                                        (9)
对比(3)和(7)式可知主极点pmain，在负载电阻RLOAD较小时可分别表示为
pmain＝-1/gmppassR1RLOADCC          (10)
pmain＝-1/βgm2gmppassR1RLOADR2CC   (11)
(11)式明显比(10)式向低频推进了βgm2R2倍；对于在负载电阻较大时，同样有
(7)式所示主极点小于(3)式所示主极点。而对于次极点p2，(8)式所示极点比(4)式所示极点向高频推进了βgm2R2倍，因而主次极点可以得到有效分离；同时由于引入了左平面零点，对于稳定性有进一步的提高。
所述差分输入级A1由PMOS管MPB1、MP1、MP2、MPB2、MPB3和NMOS管MNC1、MNC2、MN1、MN2组成，具体连接为：MPB1的源端和衬底与电源电压VDD相连，栅极与偏置电压BP相连，漏端与MP1、MP2的源端和衬底相连；MP1栅极与反馈电压VFB相连，漏端与MN1的漏端、MNC1的源端连接；MP2的栅极与基准电压VREF相连，漏端与MN2的漏端、MNC2的源端连接；MN1、MN2的源端和衬底连接地，MN1、MN2的栅极与偏置电压BN连接；MNC1和MNC2的衬底连接到地，MNC1和MNC2的栅极连接到偏置电压BNC；MPB2和MPB3的源端和衬底连到VDD，MPB2和MPB3栅极与MNC1的漏端，MPB2的漏端相连；MPB3的漏端与MNC2的漏端相连；
BUFFER由PMOS管MPB4和MPBUF构成，其中MPB4的源端和衬底与VDD相连，栅极与MPB2的栅极相连，漏端与MPBUF的源端和衬底相连；MPBUF的栅极和MNC2的漏端相连，漏端连接到地；
电阻RF1和RF2组成反馈单元以决定输出电压；其中RF1的一端连接到OUT，另一端连接到反馈电压VFB，RF2的一端连接到地，另一端连接到反馈电压VFB；
电容CL和电阻RL为负载；
PMOS管MPB5、MP3、MP4和NMOS管MN3、MN4、MN5构成了差分输入级A2，其具体连接为：MPB5源端和衬底连接到VDD栅极与BP1相连，而漏端与MP3和MP4的源端和衬底相连；MP3的栅极与VFB相连，漏端与MN3的漏端相连；MP4的栅极连接到VREF，漏端与MN4的漏端相连；MN3和MN4的源端和衬底与地相连，栅极都连接于MN3的漏端；MN5的漏端和栅极与MN4的漏端相连，源端和衬底与地相连；
补偿电容CC的一端连接到OUT，另一端和MN4的漏端相连。
本发明的优点如下：
本发明的主极点明显减小，并且在负载电阻较小的情况下是传统的结构的1/βgm2R2，而次极点也增加了βgm2R2倍，因而主极点和次极点得到更有效的分离，LDO的稳定性得到增强，同时由于左平面零点的出现，将更有利于相位裕度的提升。
附图说明
图1为传统的LDO的结构示意图
图2为传统LDO改进后的结构示意图
图3为本发明的结构示意图
图4为本发明的具体实施方式结构示意图
具体实施方式
如图2所示，具有有效补偿的低压差线性电压源，包括依次连接的差分输入级A1、电压缓冲器BUFFER和功率器件MPPASS，差分输入级A1的正端连接反馈电压VFB，负端联接与温度、电源电压无关的基准电压VREF，解耦电容CLOAD与负载电阻RLOAD作为LDO的负载，电阻RF1和RF2所构成的反馈单元决定输出电压OUT的值；
还设置有一个差分输入级A2，其正端联接反馈电压VFB，负端联接基准电压VREF，其输出通过补偿电容CC与差分输入级A1的输出相连。
所述差分输入级A2的补偿原理为：
A2作为具有一定增益的差分放大器，其具有将补偿电容CC的补偿作用放大的特性。具体过程为，LDO输出通过RF1和RF2组成的反馈单元连接到A2正输入端，在A2输出端其小信号电压被放大了βgm2R2倍，即CC两极板间的小信号电压差，相对于图2所示结构增加了βgm2R2倍，同样流过CC的小信号电流也增加βgm2R2倍，也就是对于图3中的补偿电容选为图2中CC的1/βgm2R2能够得到和图2补偿一样的效果。
所述低压差线形电压源的环路增益传递函数为：
AVOPEN(s)＝βgm1gmppassR1RLOAD(1+R3CCs)/[1+(βgm2gmppassR1RLOADR2CC+RLOADCLOAD)s+R1RLOADCCCLOADs2]  (6)
上式中gm1，gm2，gmppass是A1、A2和MPPASS的跨导，R1、R2是A1、A2输出电阻，由(6)式可得到LDO的零极点如下：
pmain＝-1/(RLOADCLOAD+βgm2gmppassR1RLOADR2CC) (7)
p2＝-(βgm2gmppassR2)/CLOAD                    (8)
z＝-1/R3CC                                     (9)
对比(3)和(7)式可知主极点pmain，在负载电阻RLOAD较小时可分别表示为
pmain＝-1/gmppassR1RLOADCC          (10)
pmain＝-1/βgm2gmppassR1RLOADR2CC   (11)
(11)式明显比(10)式向低频推进了βgm2R2倍；对于在负载电阻较大时，同样有(7)式所示主极点小于(3)式所示主极点。而对于次极点p2，(8)式所示极点比(4)式所示极点向高频推进了βgm2R2倍，因而图3所示结构的主次极点得到有效分离；同时由于引入了左平面零点，对于稳定性有进一步的提高。
图4为图3结构的一种具体实现方式，VDD为电源电压，而BP，BP1，BN，BNC为电路提供偏置，VREF为与温度和电源电压无关的基准电压，而OUT为LDO的输出。
所述差分输入级A1由PMOS管MPB1、MP1、MP2、MPB2、MPB3和NMOS管MNC1、MNC2、MN1、MN2组成，具体连接为：MPB1的源端和衬底与VDD相连，栅极与BP相连，漏端与MP1、MP2的源端和衬底相连；MP1栅极与VFB相连，漏端与MN1的漏端、MNC1的源端连接；MP2的栅极与VREF相连，漏端与MN2的漏端、MNC2的源端连接；MN1、MN2的源端和衬底连接地，MN1、MN2的栅极与BN连接；MNC1和MNC2的衬底连接到地，MNC1和MNC2栅极连接到BNC；MPB2和MPB3的源端和衬底连到VDD，MPB2和MPB3的栅极与MNC1的漏端，MPB2的漏端相连；MPB3的漏端与MNC2的漏端相连；
BUFFER由PMOS管MPB4和MPBUF构成，其中MPB4的源端和衬底与VDD相连，栅极与MPB2的栅极相连，漏端与MPBUF的源端和衬底相连；MPBUF的栅极和MNC2的漏端相连，漏端连接到地；
电阻RF1和RF2组成反馈单元以决定输出电压；其中RF1的一端连接到OUT，另一端连接到VFB，RF2的一端连接到地，另一端连接到VFB；
电容CL和电阻RL为负载；
PMOS管MPB5、MP3、MP4和NMOS管MN3、MN4、MN5构成了差分输入级A2，其具体连接为：MPB5源端和衬底连接到VDD栅极与BP1相连，而漏端与MP3和MP4的源端和衬底相连；MP3的栅极与VFB相连，漏端与MN3的漏端相连；MP4的栅极连接到VREF，漏端与MN4的漏端相连；MN3和MN4的源端和衬底与地相连，栅极都连接于MN3的漏端；MN5的漏端和栅极与MN4的漏端相连，源端和衬底与地相连；
补偿电容CC的一端连接到OUT，另一端和MN4的漏端相连。

Claims (2)

1.具有有效补偿的低压差线性电压源，其特征在于：
包括依次连接的差分输入级A1、电压缓冲器BUFFER和功率器件MPPASS，差分输入级A1的正端连接反馈电压VFB，负端联接与温度、电源电压无关的基准电压VREF，解耦电容CLOAD与负载电阻RLOAD作为负载，电阻RF1和RF2所构成的反馈单元决定输出电压OUT的值；
还设置有一个差分输入级A2，其正端联接反馈电压VFB，负端联接基准电压VREF，其输出通过补偿电容CC与差分输入级A1的输出相连；
所述电压源的输出通过RF1和RF2组成的反馈单元连接到A2正输入端，在A2输出端其小信号电压被放大βgm2R2倍，其中，gm2是差分输入级A2的跨导，R2是差分输入级A2的输出电阻，β是电阻比例系数；
电阻RF1和RF2组成反馈单元以决定输出电压；其中RF1的一端连接到输出电压OUT，另一端连接到反馈电压VFB，RF2的一端连接到地，另一端连接到反馈电压VFB。
2.根据权利要求1所述的具有有效补偿的低压差线性电压源，其特征在于：
所述差分输入级A1由PMOS管MPB1、MP1、MP2、MPB2、MPB3和NMOS管MNC1、MNC2、MN1、MN2组成，具体连接为：MPBI的源端和衬底与电源电压VDD相连，栅极与BP相连，漏端与MP1、MP2的源端和衬底相连；MP1栅极与VFB相连，漏端与MN1的漏端、MNC1的源端连接；MP2的栅极与VREF相连，漏端与MN2的漏端、MNC2的源端连接；MN1、MN2的源端和衬底连接地，MN1、MN2的栅极与BN连接；MNC1和MNC2的衬底连接到地，MNC1和MNC2的栅极连接到BNC；MPB2和MPB3的源端和衬底连到电源电压VDD，MPB2和MPB3的栅极与MNC1的漏端，MPB2的漏端相连；MPB3的漏端与MNC2的漏端相连；
BUFFER由PMOS管MPB4和MPBUF构成，其中MPB4的源端和衬底与电源电压VDD相连，栅极与MPB2的栅极相连，漏端与MPBUF的源端和衬底相连；MPBUF的栅极和MNC2的漏端相连，漏端连接到地；
电容CL和电阻RL为负载；
PMOS管MPB5、MP3、MP4和NMOS管MN3、MN4、MN5构成了差分输入级A2，其具体连接为：MPB5源端和衬底连接到电源电压VDD栅极与BP1相连，而漏端与MP3和MP4的源端和衬底相连；MP3的栅极与VFB相连，漏端与MN3的漏端相连；MP4的栅极连接到VREF，漏端与MN4的漏端相连；MN3和MN4的源端和衬底与地相连，栅极都连接于MN3的漏端；MN5的漏端和栅极与MN4的漏端相连，源端和衬底与地相连；
补偿电容CC的一端连接到OUT，另一端和MN4的漏端相连。
CN 200910216376 2009-11-26 2009-11-26 具有有效补偿的低压差线性电压源 Expired - Fee Related CN101727119B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910216376 CN101727119B (zh) 2009-11-26 2009-11-26 具有有效补偿的低压差线性电压源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910216376 CN101727119B (zh) 2009-11-26 2009-11-26 具有有效补偿的低压差线性电压源

Publications (2)

Publication Number Publication Date
CN101727119A CN101727119A (zh) 2010-06-09
CN101727119B true CN101727119B (zh) 2013-09-04

Family

ID=42448115

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910216376 Expired - Fee Related CN101727119B (zh) 2009-11-26 2009-11-26 具有有效补偿的低压差线性电压源

Country Status (1)

Country Link
CN (1) CN101727119B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104821795A (zh) * 2014-01-31 2015-08-05 阿尔卑斯电气株式会社 放大电路

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8854023B2 (en) * 2011-08-03 2014-10-07 Texas Instruments Incorporated Low dropout linear regulator
CN103135642B (zh) * 2011-11-23 2014-12-10 上海华虹宏力半导体制造有限公司 一种环路补偿电路
CN103383582B (zh) * 2013-07-05 2015-02-11 成都锐成芯微科技有限责任公司 动态补偿低压差线性稳压器的相位裕度的系统
CN103529895B (zh) * 2013-10-31 2015-07-29 无锡中星微电子有限公司 一种高稳定性电压调节器
CN106656161B (zh) * 2016-12-08 2019-07-12 中国电子科技集团公司第五十八研究所 一种轨到轨的自适应快速响应缓冲器电路
FR3071628A1 (fr) * 2017-09-25 2019-03-29 STMicroelectronics (Alps) SAS Dispositif et procede de stabilisation et de compensation miller
TWI665543B (zh) * 2018-04-11 2019-07-11 晶豪科技股份有限公司 低壓降電壓穩壓器
CN110658880B (zh) * 2018-06-28 2020-12-04 晶豪科技股份有限公司 低压降电压稳压器
CN112148060B (zh) * 2019-06-26 2022-05-17 圣邦微电子（北京）股份有限公司 一种无交越失真运算放大器输入级衬底电压控制电路
CN110442179B (zh) * 2019-09-06 2024-04-30 深圳讯达微电子科技有限公司 能够消除连线电阻影响的低压差线性稳压器及消除方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1365302A1 (en) * 2002-05-20 2003-11-26 Texas Instruments Incorporated Low drop-out voltage regulator
CN2793792Y (zh) * 2004-02-25 2006-07-05 美国凹凸微系有限公司 低压降稳压器、集成电路及电子设备
CN101063890A (zh) * 2007-03-21 2007-10-31 北京中星微电子有限公司 一种低压差的电压调节器
CN200979668Y (zh) * 2006-12-01 2007-11-21 华中科技大学 一种双环低压差线性稳压器电路
CN101419479A (zh) * 2008-12-10 2009-04-29 武汉大学 一种新型结构的低压差线性稳压器
EP2058721A2 (en) * 2007-11-12 2009-05-13 Itt Manufacturing Enterprises, Inc. Non-invasive load current sensing in low dropout (LDO) regulators

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1365302A1 (en) * 2002-05-20 2003-11-26 Texas Instruments Incorporated Low drop-out voltage regulator
CN2793792Y (zh) * 2004-02-25 2006-07-05 美国凹凸微系有限公司 低压降稳压器、集成电路及电子设备
CN200979668Y (zh) * 2006-12-01 2007-11-21 华中科技大学 一种双环低压差线性稳压器电路
CN101063890A (zh) * 2007-03-21 2007-10-31 北京中星微电子有限公司 一种低压差的电压调节器
EP2058721A2 (en) * 2007-11-12 2009-05-13 Itt Manufacturing Enterprises, Inc. Non-invasive load current sensing in low dropout (LDO) regulators
CN101419479A (zh) * 2008-12-10 2009-04-29 武汉大学 一种新型结构的低压差线性稳压器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104821795A (zh) * 2014-01-31 2015-08-05 阿尔卑斯电气株式会社 放大电路
CN104821795B (zh) * 2014-01-31 2018-01-12 阿尔卑斯电气株式会社 放大电路

Also Published As

Publication number Publication date
CN101727119A (zh) 2010-06-09

Similar Documents

Publication Publication Date Title
CN101727119B (zh) 具有有效补偿的低压差线性电压源
CN100432886C (zh) 一种双环低压差线性稳压器电路
CN104679088B (zh) 一种低压差线性稳压器及其频率补偿电路
CN102707757B (zh) 一种动态电荷放电电路以及集成该电路的ldo
CN103838287B (zh) 一种补偿零点动态调整的线性稳压器
CN102566634B (zh) 一种线性稳压电路
CN103713682B (zh) 低压差线性稳压器
CN104407662B (zh) 一种轻载瞬态增强电路及集成该电路的低压差线性稳压器
CN200979668Y (zh) 一种双环低压差线性稳压器电路
CN100549898C (zh) 利用双向非对称缓冲器结构提高性能的ldo电路
CN104079246A (zh) 一种低功耗高摆率高增益带宽积的全差分运算放大器
CN103092241A (zh) 一种混合补偿式高稳定性ldo芯片电路
CN104181972A (zh) 一种具有高电源抑制比特性的低压差线性稳压器
CN103472882B (zh) 集成摆率增强电路的低压差线性稳压器
CN102880218A (zh) 宽输入范围的线性稳压器
CN103441741B (zh) 基于带隙基准的减小失调电压的运放电路结构
CN108776500A (zh) 一种基于频率补偿和瞬态响应改善电路的无片外电容ldo
CN103176494B (zh) 压控零点补偿电路
CN104950976B (zh) 一种基于摆率增强的稳压电路
CN101604174A (zh) 稳压器
CN208351365U (zh) 一种可选接片外电容的低压差线性稳压器
CN102393779B (zh) 一种带补偿电路的ldo电路
CN101957627A (zh) 一种ldo稳压电路
Tan et al. A two-stage amplifier with active miller compensation
CN101609345A (zh) 一种线性电压调节器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP02 Change in the address of a patent holder

Address after: 610041 Sichuan city of Chengdu province high tech Zone Kyrgyzstan Road 33 block A No. 9

Patentee after: IPGoal Microelectronics (Sichuan) Co.,Ltd.

Address before: 402 room 7, building 610041, incubator Park, hi tech Zone, Sichuan, Chengdu

Patentee before: IPGoal Microelectronics (Sichuan) Co.,Ltd.

TR01 Transfer of patent right

Effective date of registration: 20201202

Address after: Room 705, building 2, No. 515, No. 2 street, Baiyang street, Qiantang New District, Hangzhou City, Zhejiang Province

Patentee after: Zhejiang zhexin Technology Development Co.,Ltd.

Address before: 610041 Sichuan city of Chengdu province high tech Zone Kyrgyzstan Road 33 block A No. 9

Patentee before: IPGoal Microelectronics (Sichuan) Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210427

Address after: 835221 Electronic Information Industrial Park, Horgos Industrial Park, Yili Kazak Autonomous Prefecture, Xinjiang Uygur Autonomous Region (West of Beijing Road and north of Suzhou Road)

Patentee after: Xinjiang xintuan Technology Group Co.,Ltd.

Address before: Room 705, building 2, No. 515, No. 2 street, Baiyang street, Qiantang New District, Hangzhou City, Zhejiang Province

Patentee before: Zhejiang zhexin Technology Development Co.,Ltd.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130904

Termination date: 20211126

CF01 Termination of patent right due to non-payment of annual fee