背景技术
随着技术的发展,便携产品应用越来越广泛。为了提高便携产品的待机时间,需要降低整机工作时的静态功耗,因此需要电源具有较高的转换效率。线性稳压电路作为电源是目前较好的选择。线性稳压电路是一种直流-直流(DC/DC)转换器,是将输入的直流电压转换为另一种直流电压输出给负载供电。
下面结合图1介绍线性稳压电路的工作原理。
参见图1,该图为现有技术中的一种典型的线性稳压电路的结构图。
线性稳压电路的输入电压是Vsupply。线性稳压电路的基本工作原理是通过负反馈来使输出电压Vout稳定在预定值。该预定值由基准电压电路Z1产生的基准电压Vref和反馈电路的传输函数来决定。
反馈电路包括串联的第一分压电阻R1和第二分压电阻R2;R2上的电压作为反馈电路采集的输出电压Vout的比例值,即反馈电压Vfb反馈给误差放大器A1的一个输入端。A1的另一个输入端连接基准电压电路Z1输出的基准电压Vref。
误差放大器A1用于比较Vfb和Vref,并放大它们的误差,放大后的误差电压驱动调整管Q1,控制Q1的开通和关断;从而控制调整管Q1的输出电流以保证输出电压Vout稳定在预定值。
由于线性稳压电路是利用负反馈来实现稳定的电压输出,因此,负反馈电路的稳定性是线性稳压电路中一个很重要的因素。而负反馈电路的稳定性取决于零点和极点的分布。其中,尤其低频极点的分布将影响电路的稳定性,低频极点越多电路的稳定性越差。因此,可以通过补偿极点来补偿电路的稳定性。
图1所示的线性稳压电路实质上是运算放大器的拓展应用,但与运算放大器的补偿不同,线性稳压电路作为具备较大电流输出能力的供电器件,负载范围很大,造成了不同负载情况下的极点分布有很大变化,从而带来补偿上的困难。
下面结合图2所示的图1电路的极点分布分析图1的稳定性。
参见图2,该图为图1所示的线性稳压电路的极点分布示意图。
图1的线性稳压电路存在四个极点,分别是第一极点J1、第二极点J2、第三极点J3和第四极点J4。
如果误差放大器使用一级运放,第三极点J3第四极点J4均在较高频处,这样该电路中存在两个低频极点,主要是负载处的第一极点J1和调整管Q1栅极处的第二极点J2。这两个低频极点的位置决定了该电路的稳定性。
其中,这两个低频极点的角频率的公式分别为:
其中,rds是调整管Q1的漏极和源极之间的阻抗,gmpass是调整管Q1的跨导,Cgdpass是调整管Q1的栅极和漏极的寄生电容,Cpar是调整管Q1的栅极电容;Rpar是调整管Q1的栅极到地的等效电阻。
由此可知,图1所示电路中存在两个低频极点J1和J2,这两个低频极点将影响整个电路的稳定性,因此需要对图1所示的电路的稳定性进行补偿。现有技术中可以通过引入一个零点来抵消其中的一个低频极点,从而使低频极点减少,提高电路的稳定性。但是增加的零点电路将带来电流损耗,从而降低整个电路的电流转换效率。
下面结合图3介绍现有技术中的另一种带有补偿功能的线性稳压电路。
参见图3,该图为现有技术中的另一种线性稳压电路的结构图。
该电路增加一级跟随器将其中的一个低频极点推到高频来补偿电路的稳定性。
该跟随器包括PMOS管M0和偏置电流源IB。PMOS管M0的栅极连接误差放大器的输出端,漏极接地,源极连接偏置电流源IB的输出端,同时,源极连接调整管Q1的栅极,此处调整管Q1是一个PMOS管。
该跟随器将第二极点推到了高频,使得环路带宽内只存在一个低频极点即第一极点,从而实现较好的稳定性。
从公式(2)中可以看出,当Cpar远大于Cgdpass时,公式(2)可以近似为公式(3)。
因此,减小调整管Q1的栅极到地等效电阻Rpar可以实现将该极点推至高频的目的。
由于调整管Q1的栅极到地等效电阻由原来误差放大器的输出阻抗变为跟随器的阻抗,此时,调整管Q1的栅极到地等效阻抗约为:
其中,Rg表示调整管Q1的栅极到地等效阻抗,此时不同于图1中的调整管的栅极到地等效阻抗,图1中调整管的栅极到地等效阻抗Rpar是误差放大器的输出阻抗,该阻抗由于误差放大器增益要求一般都比较大。而图3中的调整管的栅极到地等效阻抗是M0的源极的阻抗,约为M0的跨导gmM0的倒数,与偏置电流IB的开方成反比。由于M0的源极的阻抗小于高增益的误差放大器的输出阻抗,因此,调整管Q1的栅极变为低阻节点,从而实现将低频极点推至高频极点的目的。
但是,该跟随器需要引入偏置电流源IB,Rg与IB的开方成反比,因此,为了满足稳定性的要求,IB不能太小。但是IB又是一个固定电流损耗,其不会随着负载的变化而变化。这样当电路的负载变轻或空载时,该固定电流损耗始终存在,整个电路的电流转换效率将降低。
发明内容
本发明要解决的技术问题是提供一种线性稳压电路,能够补偿电路的稳定性,并且保证了整个电路的电流转换效率。
本发明提供一种线性稳压电路,包括:基准电压电路、误差放大器、反馈电路、补偿电路和调整管;
补偿电路包括第一PMOS管和第一NMOS管;
第一NMOS管的栅极连接误差放大器的输出端,源极接地,漏极连接第一PMOS管的漏极;
第一PMOS管的漏极连接第一PMOS管的栅极和调整管的栅极,第一PMOS管的源极连接电源端。
优选地,还包括弥勒电容,所述弥勒电容的一端连接误差放大器的有源输出端,另一端连接输出电压端。
优选地,所述反馈电路包括第一分压电阻和第二分压电阻,
输出电压端通过依次串联的第二分压电阻和第一分压电阻接地;
第一分压电阻上的电压作为反馈电压反馈给误差放大器的输入端。
优选地,所述误差放大器包括第二PMOS管、第三PMOS管、第二NMOS管、第三NMOS管和电流源;
第二PMOS管的源极和第三PMOS管的源极连接电流源;
第二PMOS管的栅极连接基准电压电路的输出端;
第三PMOS管的栅极连接反馈电压;
第二PMOS管的漏极连接第二NMOS管的漏极;
第二NMOS管的栅极和第三NMOS管的栅极连接;
第二NMOS管的漏极和第二NMOS管的栅极连接;
第二NMOS管的漏极通过弥勒电容连接输出电压端;
第三NMOS管的漏极连接第一NMOS管的栅极。
优选地,所述误差放大器包括:第二PMOS管、第三PMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第四PMOS管、第五PMOS管和电流源;
第二PMOS管、第三PMOS管、第二NMOS管、第三NMOS管组成电流镜;
其中,第二PMOS管的源极和第三PMOS管的源极均连接电流源;
第二PMOS管的漏极连接第二NMOS管的漏极;第三PMOS管的漏极连接第三NMOS管的漏极;第二NMOS管的源极和第三NMOS管的源极均接地。
第二PMOS管的栅极作为误差放大器的负输入端,接收反馈电压;
第三PMOS管的栅极作为误差放大器的正输入端,接收基准电压。
第四NMOS管、第五NMOS管、第四PMOS管和第五PMOS管组成另一个电流镜;
第四PMOS管的源极和第五PMOS管的源极连接供电电压;第四PMOS管的栅极和第五PMOS管的栅极连接;第四PMOS管的栅极和漏极连接,第五PMOS管的栅极和漏极连接;
第四PMOS管的漏极连接第四NMOS管的漏极;
第五PMOS管的漏极连接第五NMOS管的漏极;
第四NMOS管的栅极连接第二NMOS管的栅极;
第五NMOS管的栅极连接第三NMOS管的栅极;
第四NMOS管的源极和第五NMOS管的源极均接地。
第五NMOS管的漏极作为误差放大器的输出端。
优选地,所述误差放大器包括:第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第二NMOS管、第三NMOS管、第四NMOS管和第五NMOS管。
第二PMOS管的源极和第三PMOS管的源极均连接电流源;
第二PMOS管的漏极连接第二NMOS管的漏极;
第三PMOS管的漏极连接第三NMOS管的漏极;
第四PMOS管、第五PMOS管、第六PMOS管和第七PMOS管组成电流镜;
第六PMOS管的源极和第七PMOS管的源极均连接供电电压;第六PMOS管的栅极和第七PMOS管的栅极均连接第一偏置电压;
第六PMOS管的漏极连接第四PMOS管的源极;
第七PMOS管的漏极连接第五PMOS管的源极;
第四PMOS管的栅极和第五PMOS管的栅极均连接第二偏置电压;
第四PMOS管的漏极作为误差放大器的有源输出端;
第五PMOS管的漏极作为误差放大器的输出端;
第二NMOS管、第三NMOS管、第四NMOS管和第五NMOS管组成另一个电流镜;
第四NMOS管的漏极连接第四PMOS管的漏极;
第五NMOS管的漏极连接第五PMOS管的漏极;
第四NMOS管的源极连接第二NMOS管的漏极;
第五NMOS管的源极连接第三NMOS管的漏极;
第二NMOS管的源极和第三NMOS管的源极均接地。
第四NMOS管的栅极和第五NMOS管的栅极均连接第三偏置电压;
第二NMOS管的栅极和第三NMOS管的栅极均连接第四PMOS管的漏极。
与现有技术相比,本发明具有以下优点:
本发明提供的线性稳压电路,增加了补偿电路,包括第一PMOS管和第一NMOS管;第一NMOS管的栅极连接误差放大器的输出端,源极接地,漏极连接第一PMOS管的漏极;第一PMOS管的漏极连接第一PMOS管的栅极和调整管的栅极,第一PMOS管的源极连接电源端。本实施例中第一PMOS管和调整管组成电流镜,因此第一PMOS管和调整管的支路电流与负载电流IL成正比例关系。利用增加的第一PMOS管和第一NMOS管可以使调整管的栅极变为低阻节点,从而将该处的低频极点推到高频,整个电路的稳定性得到补偿。并且调整管的栅极阻抗跟随负载的大小而变化,没有增加固定的电流偏置源,从而可以做到在负载轻载时消耗很小的电流,而空载时几乎不消耗电流;从而保证该电路在负载轻载或空载时具有很高的电流转换效率。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
参见图4,该图为本发明提供的线性稳压电路的实施例一结构图。
本发明提供一种线性稳压电路,包括:基准电压电路Z1、误差放大器A1、反馈电路、补偿电路和调整管Mp;
补偿电路包括第一PMOS管Mp1和第一NMOS管Mn1;
第一NMOS管Mn1的栅极连接误差放大器A1的输出端,源极接地,漏极连接第一PMOS管Mp1的漏极;
第一PMOS管Mp1的漏极连接第一PMOS管Mp1的栅极和调整管Mp的栅极,第一PMOS管Mp1的源极连接电源端Vsupply。
本实施例中,调整管Mp为一PMOS管。
基准电压电路Z1为误差放大器A1提供基准电压Vref。Vref作为误差放大器A1的正输入端的信号,Vfb作为误差放大器A1的负输入端的信号。
反馈电路包括第一分压电阻R1和第二分压电阻R2。输出电压端Vout经过依次串联的第二分压电阻R2和第一分压电阻R1接地。其中,第一分压电阻R1上的电压作为反馈电压Vfb,输入误差放大器A1的一个输入端。
误差放大器A1将反馈电压Vfb和基准电压Vref比较后,输出误差放大电压给第一NMOS管的栅极。
本实施例提供的线性稳压电路,在调整管Mp的栅极连接第一PMOS管,第一PMOS管的漏极和栅极短接,进而第一PMOS管连接为二极管形式。这样使得调整管Mp的栅极变成低阻节点,从而将该处的低频极点推到高频,减少了电路的一个低频极点,使整个电路的稳定性得到补偿。同时调整管Mp的栅极阻抗Rg可以随着负载变化而变化,从而可以做到在负载轻载时消耗很小的电流,而空载时几乎不消耗电流;从而保证该电路在负载轻载或空载时具有很高的电流转换效率。
下面详细分析为何本实施例提供的电路中的调整管Mp的栅极阻抗Rg可以随着负载的变化而变化。
图4所示的电路中的调整管Mp的栅极阻抗Rg近似为:
从公式(5)中可以看出,公式(5)中的Rg与公式(4)中Rg的表达式相同,他们的效果均是减小Rg,将原来的低频极点推至高频极点。但是,公式(5)与公式(4)的区别是,公式(4)中的Rg与
成反比,Rg的最小值依赖于IB的增大,因此,为了保证稳定性,IB不能太小,但是,IB始终存在到地的电流损耗,因此,轻载时的电流转换效率很差。
本发明实施例提供的电路中,从公式(5)中可以看出Rg与
成反比,而I
dM0与负载电流成比例,假设M0与调整管Mp的尺寸比例是1∶K,负载电流为I
L,则Rg可以表示为公式(6);
因此,本发明实施中调整管Mp的栅极形成的第二极点的角频率ωp2可以表示为:
同时,在负载处形成的第一极点的角频率ωp1也与负载电流IL有关系,第一极点的公式为(8);
由公式(7)和公式(8)可以看出,第一极点和第二极点的角频率随着负载电流的变化而变化。
本实施例中Mp1和Mp组成电流镜,因此Mp1和Mn1的支路电流与负载电流IL成正比例关系。利用增加的Mp1和Mn1可以使调整管的栅极阻抗跟随负载的大小而变化,没有增加固定的电流偏置源,从而可以做到在负载轻载时消耗很小的电流,而空载时几乎不消耗电流,从而保证该电路在负载轻载时具有很高的电流转换效率,因此,整个电路具有极低的静态功耗。
本发明还提供一种线性稳压电路,在图4的基础上增加了米勒电容Cm,参见图5,该图为本发明提供的线性稳压电路实施例二的结构图。
所述弥勒电容Cm的一端连接误差放大器A1的有源输出端Vo_aux,另一端连接线性稳压电路的输出电压端Vout。
下面具体介绍为何引入米勒电容Cm后更好地实现了线性稳压电路的频率补偿。
为了便于分析,将图5所示的电路等效为图6所示的等效模型图。
将Mp1和Mn1等效为一个跨导级Gm。误差放大器A1的输出阻抗表示为ro1。则线性稳压电路的输出电压Vout可以用公式(9)表示。
因此,线性稳压电路的传递函数可以表示为公式(10);
通过对传递函数的分析,可以得到该线性稳压电路的两个极点和一个零点,对应的角频率分别表示如下:
相比ωp1,ωp2为高频极点,从而实现了两个低频极点的分裂,并且随着负载由轻载向重载变化时,ωp2向高频的移动速度比ωp1慢,因而两个极点会逐渐接近。稳定性最差的位置出现在负载满载时,所以只需要在负载满载时设置弥勒电容Cm的值使该电路满足稳定性即可,例如相位裕度大于50度时;则可以保证该电路在整个负载范围内的稳定性都能够满足要求。
综上所述,本发明实施例提供的线性稳压电路,利用增加的Mp1和Mn1可以使调整管的栅极阻抗跟随负载的大小而变化,没有增加固定的电流偏置源,从而可以做到在负载轻载时消耗很小的电流,而空载时几乎不消耗电流,从而保证该电路在负载轻载时具有很高的电流转换效率,因此,整个电路具有极低的静态功耗。并且该电路也可以通过增加米勒电容Cm实现低频极点的分裂,保证该电路在整个负载范围内均能保持良好的稳定性。
下面介绍本发明实施例提供的线性稳压电路中的误差放大器的具体实现方式,参见图7,该图为本发明提供的线性稳压电路的一个具体实施例结构图。
需要说明的是,图7所示的线性稳压电路与图5的区别是具体实现了误差放大器的内部结构。图7所示的误差放大器的具体结构适用于图4。
下面仅介绍误差放大器A1的具体实现:
所述误差放大器包括第二PMOS管M2、第三PMOS管M3、第二NMOS管M4、第三NMOS管M5和电流源I1;
第二PMOS管M2的源极和第三PMOS管M3的源极连接电流源I1;
第二PMOS管M2的栅极连接基准电压电路Z1的输出端Vref;
第三PMOS管M3的栅极连接反馈电压Vfb;
第二PMOS管M2的漏极连接第二NMOS管M4的漏极;
第二NMOS管M4的栅极连接和第三NMOS管M5的栅极;
第二NMOS管M4的漏极连接第三NMOS管M5的栅极;
第二NMOS管M4的漏极通过弥勒电容Cm连接输出电压端Vout;
第三NMOS管M5的漏极连接第一NMOS管Mn1的栅极。
在图7所示的电路中,第二PMOS管M2作为误差放大器的正输入端,接收Vref;第三PMOS管M3的栅极作为误差放大器的负输入端,接收Vfb。第二NMOS管M4的漏极作为误差放大器A1的有源输出端;第三NMOS管M5的漏极作为误差放大器A1的输出端。
本发明实施例还提供了另外一种误差放大器,参见图8所示,该图为本发明实施例提供的又一误差放大器结构图。
该误差放大器包括:第二PMOS管M2、第三PMOS管M3、第二NMOS管M4、第三NMOS管M5、第四NMOS管M6、第五NMOS管M7、第四PMOS管M8、第五PMOS管M9和电流源I1;
其中,第二PMOS管M2的源极和第三PMOS管M3的源极均连接电流源I1;
第二NMOS管M4和第三NMOS管M5为误差放大器的有源负载,第二PMOS管M2的漏极连接第二NMOS管M4的漏极;第三PMOS管M3的漏极连接第三NMOS管M5;第二NMOS管M4的源极和第三NMOS管M5的源极均接地。
第二PMOS管M2的栅极作为误差放大器的负输入端,接收Vfb;
第三PMOS管M3的栅极作为误差放大器的正输入端,接收Vref。
第二NMOS管M4和第四NMOS管M6组成一个电流镜,第三NMOS管M5和第五NMOS管M7组成另一个电流镜,第四PMOS管M8和第五PMOS管M9组成另一个电流镜;
第四PMOS管M8的源极和第五PMOS管M9的源极连接供电电压Vsupply;第四PMOS管M8的栅极和第五PMOS管M9的栅极连接;第四PMOS管M8的栅极和源极连接,第五PMOS管M9的栅极和源极连接;
第四PMOS管M8的漏极连接第四NMOS管M6的漏极;
第五PMOS管M9的漏极连接第五NMOS管M7的漏极;
第四NMOS管M6的栅极连接第二NMOS管M4的栅极;
第五NMOS管M7的栅极连接第三NMOS管M5的栅极;
第四NMOS管M6的源极和第五NMOS管M7的源极均接地。
第二NMOS管M4的漏极作为误差放大器的有源输出端Vo_aux。
第五NMOS管M7的漏极作为误差放大器的输出端Vo。
本发明实施例还提供了另外一种误差放大器,参见图9,该图为本发明实施例提供的另一误差放大器结构图。
本实施例提供的误差放大器包括:第二PMOS管M2、第三PMOS管M3、第四PMOS管M8、第五PMOS管M9、第六PMOS管M10、第七PMOS管M11、第二NMOS管M4、第三NMOS管M5、第四NMOS管M6和第五NMOS管M7。
第二PMOS管M2的源极和第三PMOS管M3的源极均连接电流源I1;
第二PMOS管M2的漏极连接第二NMOS管M4的漏极;
第三PMOS管M3的漏极连接第三NMOS管M5的漏极;
其中,第四PMOS管M8、第五PMOS管M9、第六PMOS管M10和第七PMOS管M11组成电流镜;
第六PMOS管M10的源极和第七PMOS管M11的源极均连接供电电压Vsupply;第六PMOS管M10的栅极和第七PMOS管M11的栅极均连接第一偏置电压Vbp1;
第六PMOS管M10的漏极连接第四PMOS管M8的源极;
第七PMOS管M11的漏极连接第五PMOS管M9的源极;
第四PMOS管M8的栅极和第五PMOS管M9的栅极均连接第二偏置电压Vbp2;
第四PMOS管M8的漏极作为误差放大器的有源输出端Vo_aux;
第五PMOS管M9的漏极作为误差放大器的输出端Vo;
第二NMOS管M4、第三NMOS管M5、第四NMOS管M6和第五NMOS管M7组成另一个电流镜;
第四NMOS管M6的漏极连接第四PMOS管M8的漏极;
第五NMOS管M7的漏极连接第五PMOS管M9的漏极;
第四NMOS管M6的源极连接第二NMOS管M4的漏极;
第五NMOS管M7的源极连接第三NMOS管M5的漏极;
第二NMOS管M4的源极和第三NMOS管M5的源极均接地。
第四NMOS管M6的栅极和第五NMOS管M7的栅极均连接第三偏置电压Vbn1;
第二NMOS管M4的栅极和第三NMOS管M5的栅极均连接第四PMOS管M8的漏极。
需要说明的是,第一偏置电压、第二偏置电压和第三偏置电压可以由其他电路来提供,也可以由电路内部的电源来提供。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明。任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。