CN103631299A

CN103631299A - 一种恒定压差、可变输出电压低压差线性稳压器

Info

Publication number: CN103631299A
Application number: CN201310189150.7A
Authority: CN
Inventors: 张春红; 杨海钢; 韦援丰; 曲小钢; 余乐; 何辉; 陈柱佳; 张甲; 杨雅娟
Original assignee: Institute of Electronics of CAS
Current assignee: Institute of Electronics of CAS
Priority date: 2013-05-21
Filing date: 2013-05-21
Publication date: 2014-03-12
Anticipated expiration: 2033-05-21
Also published as: CN103631299B

Abstract

本发明公开了一种具有恒定压差、可变输出的LDR(Low dropout regulator，低压差线性稳压器)，该线性稳压器包括：开关稳压器、滤波器、运算放大器、驱动电路及输出功率管。传统的低压差线性稳压器一般工作在特定的输出电压，以保证其压差在一定的范围内；当其输出改变时，特别是当输出低于设计预设输出电压时，其压差将会变大，从而降低了低压差线性稳压器的效率。本发明提供的一种用开关降压DC-DC转换器为功率管供电的LDR，由于开关降压DC-DC转换器的输出电压可在其输出范围内任意设定且不影响效率，所以LDR将在其输出范围内具有恒定压差，使得LDR在其输出范围内都能获得高效率。

Description

一种恒定压差、可变输出电压低压差线性稳压器

技术领域

本发明涉及电源管理技术领域，尤其是一种恒定压差、可变输出电压低压差线性稳压器，属于LDR的恒压差技术实现。

背景技术

LDR作为一种电源稳压器，在现代电子中有着广泛的应用，特别是由于其输出电压噪声小的特点，成为几乎所有高性能模拟电路如ADC，DAC及RF电路或者其他低压模拟电路的供电选择。相比于开关式直流稳压电源，作为线性稳压电源的LDR可以根据负载的需要线性的调整其串联在电源和输出之间的传输功率管的阻抗。LDR在电路设计上也相对简单，只需要一个运算放大器来调整其输出管就能够达到较好的稳压目的，外围器件也较少，并不需要复杂的控制系统和补偿电路，在控制和反馈环路中的延时较低，因而具有较好的环路响应速度及较大的带宽。LDR最为突出的优点在于其输出为稳定干净的直流电平，正如前文所述，其良好的噪声特性使其成为模拟电路的优良电源。

LDR的诸多优点为电源设计提供了很多便利，但是其缺点也是非常明显的。首先，由于LDR的输出是经过一个传输功率管串联于电源之下，在传输功率管上始终存在的压降使得LDR的输出被限制在低于电源电压以下；其次，当LDR的输出压差较大，而负载电流也较大时，LDR的效率将会由于传输功率管的损耗而急剧下降，因此，LDR的输出一般被固定在某一特定电压，以保证LDR的效率。这些缺点极大地限制了LDR的应用，特别是对电压范围和效率要求较高的应用环境。

对于那些既要求高效率，大范围，又需要低噪声，大带宽的应用，单纯的使用开关型稳压器或LDR，显然都不能满足应用的需求。因此，在实际应用中多会采用将开关电源和LDR在PCB版级上组合起来为电路提供合适的电源。例如，将一个升压开关稳压器作为一个LDR的供电电源，则该组合可以将原电源的电压升高，并输出低噪声的干净电源。但是这种简单的将开关和线性稳压器组合的方式，依然不能解决前文所提到的诸多问题，因而需要新的技术方案来克服这些困难。

本发明将LDR和开关稳压器集成在一块芯片上，用开关稳压器的输出为LDR的传输功率管供电，而芯片中开关电源和LDR的控制电路则共用一个电源。相对于LDR和开关稳压器的板级组合，本发明将LDR和开关稳压集成在芯片内部。这样，本发明只需要一块芯片就可以满足LDR和开关电源组合的应用要求，从而在板级上节省了设计成本和应用面积。在芯片级，本发明将LDR和开关电源集成在同一块芯片上，使得芯片的部分电路可以为LDR和开关电源共用，例如：带隙基准电压和电流源，过温保护电路，软启动电路，上电复位等。另外，由于开关稳压电源较大的输出范围，可以使得本发明的LDR同样具有较大的输出范围；由于LDR的输出压差被设定在较低的范围内，本发明在保证了LDR的输出范围的同时，又保证了LDR的高效率，使得该LDR在保持其优点的前提下，兼具开关稳压器的优点。

发明内容

本发明的目的是提供一种兼具开关稳压和线性稳压优点的LDR，来作为复杂数字与模拟混合系统的电源稳压器。本发明中的开关稳压电源采用了降压型稳压器，LDR采用了串联型线性稳压结构。发明中采用了平局电压电路将开关稳压器的输出电压纹波平局，然后作为LDR的参考电平。

本发明所提供的一种恒定压差、可变输出电压低压差线性稳压器包括：开关稳压器、滤波器、运算放大器、驱动电路及输出功率管，其中：

所述开关稳压器的输入端与电源Vin相连，输出端SW与外接电感L的一端相连，反馈输入端FB与滤波器、外接电阻R1和R2相连；

所述滤波器与所述开关稳压器的反馈输入端FB相连，用于对所述开关稳压器的输出进行滤波处理，并将滤波结果输入至运算放大器的负输入端；

所述运算放大器的负输入端与所述滤波器的输出端相连，负输入端的电压为滤波器的输出电压，正输入端连接外接电阻R3和R4，正输入端的输入电压为外接电阻R3和R4分压所得的反馈电压；输出端与所述驱动电路相连作为所述驱动电路的输入；

所述驱动电路的输入端与所述运算放大器的输出端连接，输出端与所述输出功率管的栅极连接；

所述输出功率管的栅极接所述驱动电路中的Mn4和Mp2的漏极，所述输出功率管的漏极作为所述线性稳压器的输出端V-LDR；

所述输出端V-LDR与外接电阻R3和外接电容C2的一端连接，电容C2作为所述线性稳压器的输出电容，其另一端接地；外接电阻R3和R4串联作为所述线性稳压器的反馈电阻，外接电阻R4远离R3的一端接地；

所述外接电感L的另一端与所述输出功率管的源极、外接电阻R1的一端、外接电容C1的一端以及电压输出端Vout连接；外接电阻R1与R2、滤波器的输入端连接，R2的另一端与所述外接电容C1的另一端共同接地。

本发明提供的上述用开关降压DC-DC转换器为功率管供电的LDR，由于开关降压DC-DC转换器的输出电压可在其输出范围内任意设定且不影响效率，所以LDR将在其输出范围内具有恒定压差，使得LDR在其输出范围内都能获得高效率。

附图说明

图1是根据本发明一实施例的线性稳压器的系统结构图。

图2是根据本发明一实施例的降压型开关稳压器的结构示意图。

图3是本发明中采用的低通滤波器的结构示意图。

图4是本发明中低通滤波器采用的运算放大器的结构示意图。

图5是本发明中LDR采用的运算放大器的结构示意图。

图6是本发明中LDR的驱动电路的结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。

图1是根据本发明一实施例的线性稳压器的系统结构图，如图1所示，所述线性稳压器包括开关稳压器、滤波器、运算放大器、驱动电路及输出功率管，其中：

所述开关稳压器的输入端与电源Vin相连，输出端SW与外接电感L的一端相连，反馈输入端FB与滤波器、外接电阻R1和R2相连，其为一降压型开关稳压器，其结构如图2所示，所述开关稳压器主要包括功率管Mp，功率管Mn和控制系统，其中：

所述功率管Mp为PMOS晶体管，其源极接输入电压Vin，栅极连接所述控制系统，漏极与所述外接电感L的一端相连；

所述功率管Mn为NMOS晶体管，其漏极与所述功率管Mp的漏极连接，栅极与所述控制系统相连，源极接地；

所述功率管Mp和Mn需要能够流过足够大的电流以满足负载要求；

所述控制系统用于采用现有技术中常用的电流模式PWM(Pulse WidthModulation脉冲宽度调制)的控制方式来调节输出电压和电流。

所述滤波器与所述开关稳压器的反馈输入端FB相连，用于对所述开关稳压器的输出进行滤波处理，并将滤波结果输入至运算放大器的负输入端，所述滤波器的结构如图3所示，所述滤波器包括：两个运算放大器1、2，多个电阻R5、R6、R7、R8、R9，电容C，其中：所述运算放大器1与电阻R5、R6及电容C构成了低通滤波器；所述滤波器的输入为电阻R5和R6所得的采样电压Vin，也为所述开关稳压器输出的反馈电压，该电压为一纹波电压，在作为LDR的参考电压之前需要进行滤波；所述电阻R6与R7相连，其具有相同的阻值，所述电阻R6与R7的一端与所述运算放大器1的负输入端相连，所述电阻R6的另一端接地，电阻R7的另一端与所述运算放大器1的输出端相连；所述电阻R5的一端为反馈电压信号的输入端，另一端与电容C的一端和所述运算放大器1的正输入端相连，所述电容C的另一端接地；所述反馈电压信号经低通滤波器后输出为一直流信号，该直流信号为反馈电压信号平均信号的2倍，因此需要按比例缩小；所述运算放大器2与电阻R8和R9构成了比例放大器，用于将所述运算放大器1的输出缩小一倍；所述运算放大器2的正输入端与所述运算放大器1的输出端连接，所述运算放大器2的输出端与其负输入端连接，并与所述电阻R8的一端连接，所述电阻R8的另一端与所述电阻R9的一端连接，作为所述滤波器的输出端Vout，所述电阻R9的另一端接地，其中，所述电阻R8和R9具有相同的阻值。

所述滤波器中运算放大器1和运算放大器2采用的运算放大器结构如图4所示，其为一个典型的两级密勒补偿放大器，该放大器采用P型MOS管作为输入对。

所述运算放大器1和2的输入对晶体管为PMOS晶体管Mp1和Mp2；偏置晶体管为Mb，其偏置电压为Vb1；所述运算放大器1和2中，电源电压为Vin，尾电流偏置管Mb的偏置电压接Vb1，其源极与电源Vin连接，漏极与PMOS晶体管Mp1和Mp2的源极连接；Mp1的栅极接负输入端Vn，Mp2的栅极接正输入端Vp；Mp1的漏极与Mn1的漏极、Mn1的栅极连接，Mn1的源极接地；Mp2的漏极与Mn2的漏极、电阻Rc的一端以及Mn3的栅极连接；Mn2的源极接地；电阻Rc的另一端与电容Cc的一端连接；Mn3的源极接地，Mn3的漏极与Mp3的漏极、输入端Vout以及电容Cc的另一端连接；Mp3的栅极连接电压Vb1，Mp3的源极连接电源Vin。

所述运算放大器的负输入端与所述滤波器的输出端相连，负输入端的电压为滤波器的输出电压，正输入端连接外接电阻R3和R4，正输入端的输入电压为外接电阻R3和R4分压所得的反馈电压；输出端与所述驱动电路相连作为所述驱动电路的输入。

在本发明一实施例中，所述运算放大器为一个折叠式共源共栅单级运算放大器，其结构如图5所示，所述运算放大器的输入对晶体管为PMOS晶体管Mp1和Mp2；偏置晶体管为Mb，其偏置电压为Vb1；所述运算放大器的输出级为NMOS共源共栅Mn2、Mn4以及PMOS电流源Mp4的串联，这样既可以保证单级运放的增益，又不会使输出电阻过大；所述共源共栅级的偏置电压分别为Vb3和Vb2。具体地，在所述运算放大器中，电源电压为Vin，尾电流偏置管Mb的偏置电压接Vb1，其源极与电源Vin连接，漏极与PMOS晶体管Mp1和Mp2的源极连接；Mp1的栅极接负输入端Vn，Mp2的栅极接正输入端Vp；Mn1和Mn2的栅极与Vb3连接，他们的源极与地连接，他们的漏极分别与Mn3和Mn4的源极连接；Mp1和Mp2的漏极分别与Mn2和Mn1的漏极连接；Mn3和Mn4的栅极与电压Vb2连接，他们的漏极分别与Mp3和Mp4的漏极连接；Mp3和Mp4的栅极与Mp3的漏极连接在一起，Mp3和Mp4的源极与电源Vin连接，Mp4和Mn4的漏极相连作为输出端Vout。

所述驱动电路的输入端与所述运算放大器的输出端连接，输出端与所述输出功率管的栅极连接；所述驱动电路的结构如图6所示，所述驱动电路的输入端Vr与Mp1的栅极连接，Mp1的源极与Mp4的漏极、Mp5的栅极、Mp2的漏极和Mp2的栅极连接，其漏极与Mn2的漏极、Mn3的漏极、Mn3和Mn4的栅极连接；MOS管Mn1和Mp3作为偏置管，用于偏置Mn2和Mp4，Vb为Mp3的偏置电压，Mp4的源端和Mp3的源极相连作为所述输出功率管的驱动端，因为该端具有低的阻抗；Mp3，Mp4，Mp2，Mp5的源极接电源电压，所述输出功率管的源极接图1中的Vout端。Mp3与Mp4的栅极接偏置电压Vb；Mp3的漏极、Mp5的漏极、Mn1的漏极以及Mn1和Mn2的栅极相连；Mn1，Mn2，Mn3和Mn4的源极接地；所述输出功率管的栅极接Mn4和Mp2的漏极，所述输出功率管的漏极作为LDR输出端V-LDR，所述输出端V-LDR作为图1中的输出V-LDR。

所述输出端V-LDR与外接电阻R3和外接电容C2的一端连接，电容C2作为LDR的输出电容，其另一端接地；外接电阻R3和R4串联作为LDR的反馈电阻，外接电阻R4远离R3的一端接地；

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种恒定压差、可变输出电压低压差线性稳压器，其特征在于，该线性稳压器包括：开关稳压器、滤波器、运算放大器、驱动电路及输出功率管，其中：

2.根据权利要求1所述的线性稳压器，其特征在于，所述开关稳压器为降压型开关稳压器。

3.根据权利要求1所述的线性稳压器，其特征在于，所述开关稳压器包括功率管Mp，功率管Mn和控制系统，其中：

所述功率管Mn为NMOS晶体管，其漏极与所述功率管Mp的漏极连接，栅极与所述控制系统相连，源极接地。

4.根据权利要求3所述的线性稳压器，其特征在于，所述控制系统采用电流模式脉冲宽度调制PWM控制方式来调节输出电压和电流。

5.根据权利要求1所述的线性稳压器，其特征在于，所述滤波器包括运算放大器1、运算放大器2，电阻R5、电阻R6、电阻R7、电阻R8、电阻R9和电容C，其中：所述运算放大器1与电阻R5、电阻R6及电容C构成了低通滤波器；所述滤波器的输入为电阻R5和电阻R6所得的采样电压Vin，也为所述开关稳压器输出的反馈电压；所述电阻R6与电阻R7相连，所述电阻R6与R7的一端与所述运算放大器1的负输入端相连，所述电阻R6的另一端接地，电阻R7的另一端与所述运算放大器1的输出端相连；所述电阻R5的一端为反馈电压信号的输入端，另一端与电容C的一端和所述运算放大器1的正输入端相连，所述电容C的另一端接地；所述运算放大器2与电阻R8和电阻R9构成比例放大器，用于将所述运算放大器1的输出缩小一倍；所述运算放大器2的正输入端与所述运算放大器1的输出端连接，所述运算放大器2的输出端与其负输入端连接，并与所述电阻R8的一端连接，所述电阻R8的另一端与所述电阻R9的一端连接，作为所述滤波器的输出端Vout，所述电阻R9的另一端接地。

6.根据权利要求5所述的线性稳压器，其特征在于，所述电阻R6与电阻R7具有相同的阻值；所述电阻R8和电阻R9具有相同的阻值。

7.根据权利要求5所述的线性稳压器，其特征在于，所述运算放大器1和运算放大器2为两级密勒补偿放大器。

8.根据权利要求5所述的线性稳压器，其特征在于，所述运算放大器1和2的输入对晶体管为PMOS晶体管Mp1和Mp2；偏置晶体管为Mb，其偏置电压为Vb1；所述运算放大器1和2中，电源电压为Vin，尾电流偏置管Mb的偏置电压接Vb1，其源极与电源Vin连接，漏极与PMOS晶体管Mp1和Mp2的源极连接；Mp1的栅极接负输入端Vn，Mp2的栅极接正输入端Vp；Mp1的漏极与Mn1的漏极、Mn1的栅极连接，Mn1的源极接地；Mp2的漏极与Mn2的漏极、电阻Rc的一端以及Mn3的栅极连接；Mn2的源极接地；电阻Rc的另一端与电容Cc的一端连接；Mn3的源极接地，Mn3的漏极与Mp3的漏极、输入端Vout以及电容Cc的另一端连接；Mp3的栅极连接电压Vb1，Mp3的源极连接电源Vin。

9.根据权利要求1所述的线性稳压器，其特征在于，所述运算放大器为折叠式共源共栅单级运算放大器，所述运算放大器的输入对晶体管为PMOS晶体管Mp1和Mp2；偏置晶体管为Mb，其偏置电压为Vb1；所述运算放大器的输出级为NMOS共源共栅Mn2、Mn4以及PMOS电流源Mp4的串联；所述共源共栅级的偏置电压分别为Vb3和Vb2；在所述运算放大器中，电源电压为Vin，尾电流偏置管Mb的偏置电压接Vb1，其源极与电源Vin连接，漏极与PMOS晶体管Mp1和Mp2的源极连接；Mp1的栅极接负输入端Vn，Mp2的栅极接正输入端Vp；Mn1和Mn2的栅极与Vb3连接，他们的源极与地连接，他们的漏极分别与Mn3和Mn4的源极连接；Mp1和Mp2的漏极分别与Mn2和Mn1的漏极连接；Mn3和Mn4的栅极与电压Vb2连接，他们的漏极分别与Mp3和Mp4的漏极连接；Mp3和Mp4的栅极与Mp3的漏极连接在一起，Mp3和Mp4的源极与电源Vin连接，Mp4和Mn4的漏极相连作为输出端Vout。

10.根据权利要求1所述的线性稳压器，其特征在于，所述驱动电路的输入端Vr与Mp1的栅极连接，Mp1的源极与Mp4的漏极、Mp5的栅极、Mp2的漏极和Mp2的栅极连接，其漏极与Mn2的漏极、Mn3的漏极、Mn3和Mn4的栅极连接；MOS管Mn1和Mp3作为偏置管，用于偏置Mn2和Mp4，Vb为Mp3的偏置电压，Mp4的源极和Mp3的源极相连作为所述输出功率管的驱动端；Mp3，Mp4，Mp2，Mp5的源极接电源电压，所述输出功率管的源极接Vout端；Mp3与Mp4的栅极接偏置电压Vb；Mp3的漏极、Mp5的漏极、Mn1的漏极以及Mn1和Mn2的栅极相连；Mn1，Mn2，Mn3和Mn4的源极接地；Mn4和Mp2的漏极接所述输出功率管的栅极。