CN104410395B - 一种用于晶体管开关的过压保护电路及方法 - Google Patents

Abstract

公开了一种用于晶体管开关的过压保护电路，包括误差检测电路、驱动电路和负载调整电路。误差检测电路，具有第一输入端、第二输入端和输出端，其第一输入端耦接至晶体管开关的输出端，其第二输入端接收参考信号，其输出端提供误差放大信号。驱动电路，具有电源端、输入端、输出端与接地端，若参考信号与误差检测电路第一端电压之差小于第一误差，驱动电路增大晶体管开关的导通电阻。负载调整电路，具有电源端、输入端、输出端与接地端，若参考信号与误差检测电路第一端电压之差小于第二误差，负载调整电路在晶体管开关的输出端与负载调整电路接地端之间提供第一电阻，其中第二误差大于第一误差。

Description

一种用于晶体管开关的过压保护电路及方法

技术领域

本发明的实施例涉及电子电路，更具体但是并非排它地涉及一种用于晶体管开关的过压保护电路。

背景技术

晶体管在电子电路中经常作为开关使用，例如USB开关。图1示出一款现有的电子开关系统10的电路示意图。电子开关系统10包括NMOS晶体管开关N1(以下简称晶体管N1)、开关S1、电流源I1和输出电容CO。晶体管N1具有供电端IN、输出端OUT和控制端CTL，其供电端接收供电电压VIN，其输出端提供输出电压VOUT。开关S1，具有第一端和第二端，其第一端耦接至晶体管N1的控制端CTL，其第二端耦接至接地端。第一电流源I1，具有第一端和第二端，其第一端耦接至第一电源端SP1，其第二端耦接至晶体管N1的控制端CTL。输出电容CO，具有第一端和第二端，其第一端耦接至晶体管N1的输出端OUT，其第二端耦接至接地端GND。第一电源端SP1通常实接收一个高于供电电压VIN的第一电压VSP以使得晶体管N1可以完全导通，例如VSP＝VIN+5，或者可以通过一个2倍电荷泵提供VSP＝2×VIN。当第一开关S1导通时，晶体管N1的控制端CTL为低电势，晶体管N1关断。当第一开关S1关断时，第一电流源I1将晶体管N1的控制端充电至第一电压VSP，使得晶体管N1完全导通，输出电压VOUT近似等于供电电压VIN。

由于USB协议为通用标准协议，其工作条件相对比较稳定，供电电压为+5V，但由于电路失效或者电网电压的不稳定等容易引起的供电电压VIN的升高导致输出电压VOUT被动升高，这往往会很容易将外接的USB设备损坏。另外，输出负载电流减小等原因，可以可能造成输出电压VOUT被动升高。所以有必要进行研究开发，提供一种保护晶体管开关，尤其是用于USB接口过压保护电路。

发明内容

针对现有技术中的一个或多个问题，本发明提供了一种用于晶体管开关的过压保护电路。

在本发明的一个方面，提出了一种用于晶体管开关的过压保护电路，所述晶体管开关具有输入端、输出端和控制端，其特征在于，所述过压保护电路包括：误差检测电路，具有第一输入端、第二输入端和输出端，其第一输入端耦接至所述晶体管开关的输出端，其第二输入端接收参考信号，其输出端提供误差放大信号；驱动电路，具有电源端、输入端、输出端与接地端，其输入端耦接至所述误差检测电路输出端，其输出端耦接至所述晶体管开关的控制端，若所述参考信号与所述误差检测电路第一输入端电压之差小于第一误差，所述驱动电路增大所述晶体管开关的导通电阻；以及负载调整电路，具有电源端、输入端、输出端与接地端，其输入端耦接至所述误差检测电路的输出端，其输出端耦接至所述晶体管开关的输出端，若所述参考信号与所述误差检测电路第一端电压之差小于第二误差，所述负载调整电路在晶体管开关的输出端与所述负载调整电路接地端之间提供第一导通电阻，其中所述第二误差大于所述第一误差。

在本发明的一个方面，提出了一种用于晶体管开关的过压保护方法，其特征在于，所述晶体管开关具有输入端、输出端和控制端，所述过压保护方法包括：若所述晶体管开关输出端电压高于第一阈值电压，在晶体管开关的输出端与接地端之间提供第一导通电阻；以及若所述晶体管开关输出端电压高于第二阈值电压，增大所述晶体管开关的导通电阻以钳位所述晶体管开关输出端电压，其中所述第二阈值电压大于所述第一阈值电压。

利用本发明实施例，可以在晶体管开关的供电端供电电压过高等情况发生时，快速地将晶体管开关的输出端电压箝位在设定电压附近。

附图说明

下列附图涉及有关本发明非限制性和非穷举性的实施例的描述。除非另有说明，否则同样的数字和符号在整个附图中代表同样或相似的部分。附图无需按比例画出。另外，图中所示相关部分尺寸可能不同于说明书中叙述的尺寸。为更好地理解本发明，下述细节描述以及附图将被提供以作为参考。

图1示出一款现有的电子开关系统10的电路示意图；

图2示出一款根据本发明一个实施例的电子开关系统20的电路示意图；

图3示出一款根据本发明一个实施例的电子开关系统30的电路示意图；以及

图4示出一款根据本发明一个实施例的电子开关系统40的电路示意图。

不同附图中相同的标记表示相同或相似的特征。

具体实施方式

在下文所述的特定实施例代表本发明的示例性实施例，并且本质上仅为示例说明而非限制。在说明书中，提及“一个实施例”或者“实施例”意味着结合该实施例所描述的特定特征、结构或者特性包括在本发明的至少一个实施例中。术语“在一个实施例中”在说明书中各个位置出现并不全部涉及相同的实施例，也不是相互排除其他实施例或者可变实施例。本说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合。

下面将参考附图详细说明本发明的具体实施方式。贯穿所有附图相同的附图标记表示相同的部件或特征。

图2示出一款根据本发明的一个实施例的电子开关系统20的电路示意图。电子开关系统20包括NMOS晶体管N1和过压保护电路200。过压保护电路200包括误差检测电路201和驱动电路202。

误差检测电路201，具有第一输入端、第二输入端和输出端，其第一输入端耦接至晶体管N1的输出端，其第二输入端接收参考电压VREF，其输出端提供误差放大信号VEA。在一个实施例中，误差检测电路201可以包括误差放大器EA1。驱动电路202，包括第一晶体管M1和第一电流源I1。第一晶体管M1，具有第一端、第二端和控制端，其第二端耦接至接地端GND，其第一端耦接至晶体管N1的控制端CTL，其控制端耦接至误差检测电路201输出端以接收误差放大信号VEA。第一电流源I1，具有第一端和第二端，其第一端耦接至第一电源端SP1以接收第一电压VSP，其第二端耦接至晶体管N1的控制端CTL。

当供电电压VIN较小时候，输出电压VOUT远低于参考电压VREF，误差放大器EA1输出低电平，第一晶体管M1关断，第一电流源I1将晶体管开关M1的控制端充电至第一电压VSP，晶体管N1保持完全开启。

当供电电压VIN不断增加使得输出电压VOUT逐渐增大至接近参考电压VREF时，第一晶体管M1逐渐开启，使得晶体管N1控制端CTL电压降低，晶体管开关M1导通电阻增大，从而使得输出端电压VOUT保持在参考电压VREF附近。过压保住之前，晶体管N1处于开环状态，保持完全开启。过压保护开始后，晶体管开关N1、误差检测电路201和驱动电路202组成负反馈环路钳位输出电压VOUT。

过压保护时，晶体管开关N1、误差检测电路201和驱动电路202组成负反馈环路，该环路包括一个主极点和两个次极点。通常主极点位于晶体管N1的控制端CTL，次极点位于晶体管开关N1输出端OUT和误差检测电路201输出端。为了稳定环路，两个次极点都需要被设定在频率很高的位置。可以通过采用低增益放大器的方法(低增益通常表征低输出电阻)将误差检测电路201输出端的次极点设置在高频。通常将误差放大器EA1的电压增益设置在100以下，最好只有10至20倍。在重载下，由于输出等效电阻较小，晶体管开关N1输出端OUT的极点被自动设置在高频，不会影响环路稳定性。而在轻负载下，由于输出等效电阻较大，晶体管开关N1输出端OUT的极点进入低频，影响环路稳定性。即，图1所示的过压保护电路200在轻负载下很容易导致环路不稳定。另外，在轻载下，需要很长的建立时间才可以让输出电压VOUT稳定在参考电压VREF附近。为此，

图3示出一款根据本发明的一个实施例的电子开关系统30的电路示意图。晶体管开关30包括NMOS晶体管N1和过压保护电路300。过压保护电路300包括误差检测电路201、驱动电路202和负载调整电路301。负载调整电路301具有电源端、输入端、输出端与接地端，其输入端耦接至误差检测电路201的输出端，其输出端耦接至晶体管N1的输出端OUT，若参考信号VREF与误差检测电路201第一端电压(输出电压VOUT或者通过电阻分压计采样输出电压VOUT)之差小于第二误差时，负载调整电路301在晶体管开关的输出端OUT与负载调整电路接地端GND之间提供第一导通电阻。误差检测电路201第一端可以直接电连接至晶体管N1的输出端OUT，还可以通过电阻分压计耦接至晶体管N1的输出端OUT，为方便阐述，以下假定误差检测电路201第一端直接电连接至晶体管N1的输出端OUT。

当供电电压VIN较小时候，输出电压VOUT远低于参考电压VREF，误差放大器EA1输出低电平，第一晶体管M1关断，第一电流源I1将第一晶体管开关M1的控制端CTL充电至第一电压VSP，晶体管开关N1保持开启。

当供电电压VIN不断增加使得输出电压VOUT逐渐增大，当输出电压VOUT增大到第一阈值电压(例如VOUT＝VREF-0.01)，即当参考信号VREF与误差检测电路201第一端电压之差小于第一误差时(例如10mV，即VOUT＝VREF-0.01)，负载调整电路301在晶体管N1的输出端OUT与负载调整电路301接地端GND之间提供第一导通电阻。负载调整电路301对晶体管N1的输出端OUT放电，即给输出端OUT增加了另一放电通路，或者说减小了输出等效电阻。通常，新增放电通路的等效电阻为几十欧姆，依经验，电阻介于10之100欧姆之间效果较好。

供电电压VIN不断增加使得输出电压VOUT继续增大，当输出电压VOUT增大到第二阈值电压(例如VOUT＝VREF-0.005)，即当参考电压VREF与误差检测电路201第一端电压之差小于第二误差时(例如5mV,即VOUT＝VREF-0.005)，驱动电路202增大晶体管N1的导通电阻，从而使得输出电压VOUT被箝位在VREF附近。由于输出等效电阻减小，输出端OUT的极点被推至高频，晶体管开关N1、误差检测电路201和驱动电路202组成环路稳定性得到提高，可以快速地将输出电压VOUT箝位在VREF附近。由于采用的误差放大器EA1是低增益放大器，输出电压VOUT可能超过参考电压VREF，即参考电压VREF与误差检测电路201第一端电压之差可能小于零。

根据根据误差放大器的电压增益，本领域技术人员可以很容易的根据误差放大信号VEA设置第一误差和第二误差。

根据本发明一个实施例，负载调整电路301包括第二晶体管M2、第二电流源I2和放电电路302。第二晶体管M2，具有第一端、第二端和控制端，其第二端耦接至接地端GND，其控制端耦接至误差检测电路201输出端。第二电流源I2，具有第一端、第二端，其第一端耦接至所第二电源端SP2，其第一端耦接至所第二晶体管M2第二端。在一个实施例中，第二电源端SP2接收输入电压VIN。放电电路301，具有第一端、第二端和控制端，其第一端耦接至接地端，其第二端耦接至晶体管N1输出端OUT，其控制端耦接至第二电流源I2第二端。在一个实施例中，放电电路301包括第三晶体管M3和第一导通电阻R1。第三晶体管M3，可以是PMOS晶体管，具有第一端、第二端和控制端，其第二端耦接至接地端GND，其控制端耦接至第二电流源I2第二端。第三晶体管M3，还可以是NMOS晶体管，但须在其控制端和第二电流源I2之间增加1个反相器。第一导通电阻R1，具有第一端和第二端，其第一端耦接至第三晶体管M3的第一端，其第二端耦接至晶体管开关M1输出端OUT。本领域的技术人员，还可以在第三晶体管M3的控制端和第二电流源I2之间增加几个反相器以整形获取更加完美的数字信号。

本领域的技术人员，可以通过灵活设计第一电流源I1、第二电流源I2、第一晶体管M1、第二晶体管M2和第一误差放大器EA1放大倍数而确定第一误差和第二误差的数值。特别地，为确保第一误差小于第二误差，即负载调整电路301需在驱动电路201调整晶体管N1的导通电阻之前减小等效输出电阻，可以采用以下办法：若第一晶体管M1与第二晶体管M2是尺寸匹配的晶体管，第一电流源I1的电流大于第二电流源I2电流；若第一电流源I1与第二电流源I2是匹配电流源(电流相等)，第一晶体管M1沟道宽长比小于第二晶体管M2的沟道宽长比。

本发明不仅可以用于NMOS作为晶体管开关的晶体管开关电路，还可以用于PMOS、NPN、PNP等晶体管作为晶体管开关。图4示出一款根据本发明的一个实施例的电子开关系统40的电路示意图。电子开关系统40包括PMOS晶体管P1和过压保护电路400。晶体管P1具有供电端IN、输出端OUT和控制端CTL，其供电端接收供电电压VIN，其输出端提供输出电压VOUT。过压保护电路400包括误差检测电路201、驱动电路401和负载调整电路301。驱动电路401包括，第一晶体管M1、第一电流镜402和第一电流源I1。第一晶体管M1，具有第一端、第二端和控制端，其第二端耦接至接地端，其控制端耦接至误差检测电路201的输出端；第一电流镜402，具有第一端、第二端和电源端，其第一端耦接至第一晶体管M1第一端，其电源端耦接至第三电源端SP3，其第二端耦接至晶体管P1的控制端，配置为镜像第一晶体管M1的电流。在一个实施例中，第三电源端SP3接收输入电压VIN。第一电流源I1，具有第一端和第二端，其第一端耦接至第一电流镜402的第二端，其第二端耦接至接地端。

过压保护电路400保护原理与过压保护电路300工作原理相似，其区别在于当输出电压VOUT较低时，第一电流源I1对晶体管开关P1控制端放电。当参考信号VREF与误差检测电路201第一端电压之差小于第二误差时(例如10mV)，负载调整电路301在晶体管开关的输出端与负载调整电路接地端之间提供第一导通电阻。当参考信号VREF与误差检测电路201第一端电压之差小于第一误差，驱动电路400通过对晶体管开关P1控制端充电增大晶体管P1的导通电阻。

本发明提供了一种用于晶体管开关的过压保护方法，包括：若晶体管开关N1输出端电压VOUT高于第一阈值电压(例如VOUT>VREF-0.01)，在晶体管开关N1的输出端OUT与接地端之间提供第一导通电阻；以及若所述晶体管开关N1输出端电压高于第二阈值电压(例如VOUT>VREF-0.005)，增大晶体管开关N1的导通电阻以钳位所述晶体管开关输出端电压，其中所述第二阈值电压大于所述第一阈值电压。

尽管本发明已经结合其具体示例性实施方式进行了描述，很显然的是，多种备选、修改和变形对于本领域技术人员是显而易见的。由此，在此阐明的本发明的示例性实施方式是示意性的而并非限制性。可以在不脱离本发明的精神和范围的情况下作出修改。

在本公开内容中所使用的量词“一个”、“一种”等不排除复数。文中的“第一”、“第二”等仅表示在实施例的描述中出现的先后顺序，以便于区分类似部件。“第一”、“第二”在权利要求书中的出现仅为了便于对权利要求的快速理解而不是为了对其进行限制。权利要求书中的任何附图标记都不应解释为对范围的限制。

Claims (10)

1.一种用于晶体管开关的过压保护电路，所述晶体管开关具有输入端、输出端和控制端，其特征在于，所述过压保护电路包括：

误差检测电路，具有第一输入端、第二输入端和输出端，其第一输入端耦接至所述晶体管开关的输出端，其第二输入端接收参考信号，其输出端提供误差放大信号；

驱动电路，具有电源端、输入端、输出端与接地端，其输入端耦接至所述误差检测电路输出端，其输出端耦接至所述晶体管开关的控制端，若所述参考信号与所述误差检测电路第一输入端电压之差小于第一误差，所述驱动电路增大所述晶体管开关的导通电阻；以及

负载调整电路，具有电源端、输入端、输出端与接地端，其输入端耦接至所述误差检测电路的输出端，其输出端耦接至所述晶体管开关的输出端，若所述参考信号与所述误差检测电路第一端电压之差小于第二误差，所述负载调整电路在晶体管开关的输出端与所述负载调整电路接地端之间提供第一导通电阻，其中所述第二误差大于所述第一误差。

2.根据权利要求1所述的过压保护电路，其特征在于，所述误差检测电路包括误差放大器，所述误差放大器电压增益小于100。

3.根据权利要求1所述的过压保护电路，其特征在于，所述晶体管开关是NMOS晶体管，所述驱动电路包括：

第一晶体管，具有第一端、第二端和控制端，其第一端耦接至所述晶体管开关的控制端，其第二端耦接至接地端，其控制端耦接至所述误差检测电路的输出端；以及

第一电流源，具有第一端和第二端，其第一端耦接至第一电源端，其第二端耦接至所述第一晶体管的第二端。

4.根据权利要求3所述的过压保护电路，其特征在于，所述第一电源端电压高于所述晶体管开关输入端电压。

5.根据权利要求1所述的过压保护电路，其特征在于，所述晶体管开关是PMOS晶体管，所述驱动电路包括：

第一晶体管，具有第一端、第二端和控制端，其第二端耦接至接地端，其控制端耦接至所述误差检测电路的输出端；

第一电流镜，具有第一端、第二端和电源端，其第一端耦接至所述第一晶体管第一端，其电源端耦接至第二电源端，其第二端耦接至所述晶体管开关的控制端，配置为镜像所述第一晶体管的电流；以及

第一电流源，具有第一端和第二端，其第一端耦接至所述第一电流镜的第二端，其第二端耦接至所述接地端。

6.根据权利要求3或5所述的过压保护电路，其特征在于，其中所述负载调整电路包括：

第二晶体管，具有第一端、第二端和控制端，其第二端耦接至所述接地端，其控制端耦接至所述误差检测电路的输出端；

第二电流源，具有第一端、第二端，其第一端耦接至第二电源端，其第二端耦接至所第二晶体管第一端；以及

放电电路，具有第一端、第二端和控制端，其第一端耦接至所述接地端，其第二端耦接至所述晶体管开关的输出端，其控制端耦接至所述第二电流源第二端。

7.根据权利要求6所述的过压保护电路，其特征在于，

若所述第一晶体管与所述第二晶体管是尺寸匹配的晶体管，所述第一电流源电流大于所述第二电流源电流；若所述第一电流源与所述第二电流源是匹配电流源，所述第一晶体管沟道宽长比小于所述第二晶体管沟道宽长比。

8.根据权利要求1所述的过压保护电路，其特征在于，若所述参考信号与所述误差检测电路第一端电压之差大于第二误差，所述晶体管开关完全导通；若所述参考信号与所述误差检测电路第一端电压之差小于第二误差，所述晶体管开关的输出端电压被限制于设定电压。

9.根据权利要求1所述的过压保护电路，其特征在于，所述过压保护电路用于USB接口过压保护。

10.一种用于晶体管开关的过压保护方法，所述晶体管开关具有输入端、输出端和控制端，其特征在于，所述过压保护方法包括：

若所述晶体管开关输出端电压高于第一阈值电压，在晶体管开关的输出端与接地端之间提供第一导通电阻；以及

若所述晶体管开关输出端电压高于第二阈值电压，增大所述晶体管开关的导通电阻以钳位所述晶体管开关输出端电压，其中所述第二阈值电压大于所述第一阈值电压。