JPS60675Y2 - 信号加算回路 - Google Patents

Description

【考案の詳細な説明】 本考案は信号加算回路、すなわち、複数個の信号を所定
の比率で加算する回路に係る。

複数の信号を所定の比率で加算する回路としては演算増
幅器に信号源と係数を決定する抵抗を直列に接続した複
数の回路を並列に接続することによって実現できるが、
各信号源から負荷側を見た負荷抵抗を一定とすることが
できず、一般には信号が完全な電圧源であられされるも
のが使用できるにすぎず、電圧信号源に哲抗分が存在す
るときは、所定の比率で信号電圧を加算することが困難
となる。

したがって、本考案の目的は、各信号源から見゛た負荷
抵抗が一定で、信号源の抵抗によって影響受けずかつ、
信号を任意の比率で加算できる加算回路を実現すること
である。

本考案は上記目的を遠戚するため、演算増幅器の１入力
端子に複数個の入力信号源を加算比率を決定する抵抗素
子を介して並列に接続して構成された加算回路において
、上記複数個の入力信号源の少なくとも１とその信号源
にに対応する上記記加算比率を決定する抵抗素子の接続
点と零又はバイアス電位との間に補正用抵抗を接続し、
上記演算増幅器の他の入力端子の電位をアース電位又は
バイアス電位となるように設定して構成したものである
。

本考案の加算回路によれば後述するごとく入力信号源の
内部抵抗に影きようされることなく各信号電圧の加算比
率を常に一定とすることができる。

そのため加算回路の凡用性が高まる。換言すれば、異っ
た設計基準に基づいて構成された信号源について使用す
ることができる。

以下実施例によって本考案を詳細に説明する。

第１図は本考案による加算回路の一実施例の回路図で、
説明の簡明のため、最も簡単な入力信号源が２個の場合
を示す。

信号源が電圧源１と内部抵抗２の直列回路で表わされる
とすると、演算増幅器３の利得が非常に大きい場合のこ
の回路の出力端７の電圧Ｖ。

は次の如くなる。

ここでＥは直流バイアス電位、ｖｌ、Ｖ２は入力信号源
１の電圧、Ｒｏは帰還抵抗の抵抗値、Ｒ□。

Ｒ２は係数を決定するための抵抗４の抵抗値、Ｒ３とな
り第２項が信号分の加算をあられし、■□とＶ２の加算
比はＲ３１Ｒ２＋Ｒ３で決定される。

すなわち となるように抵抗値を決定すればよい。

信号源を駆動するのにバイアスが必要でない場合は、Ｅ
を接地すればよい。

、第２図は本考案による加算回路の他の実施例の回路図
で、３個以上の信号源の加算を行なう回路である。

原理的は第１図の回路と同様であり、同一の回は補正用
の抵抗５の抵抗値、ｒは信号源の内部抵抗２の抵抗値で
ある。

この回路から明らかな如く演算増幅器の逆相側の電圧は
Ｅに等しく が成立することにより、信号源１から見た負荷抵抗およ
びバイアス電位Ｅを等しくすることができる。

（１）式に（２）式を代入すると 路機能を有する部分には同一の番号を付している。

上記実施例は各信号源の内部抵抗が同一の場合を示して
いるが、内部抵抗が異なる場合についても同様に適用で
きる。

上述の如く、本考案による信号加算回路では、信号源か
ら見た負荷抵抗およびバイアス電位を等しくしたまま任
意の係数（加算比率）の信号加算を行なうことができる
。

【図面の簡単な説明】

第１図及び第２図はいずれも本考案による信号加算回路
の実施例の回路図である。 １・・・・・・信号源、２・・・・・・内部抵抗、３．
４．５・・・・・・抵抗、６・・・・・・増幅器、７・
・・・・・出力端子。

Claims (1)

【実用新案登録請求の範囲】
1. 演算増幅器の１入力端子に複数個の入力信号源を加算比
   率を決定する抵抗素子を介し七並列に接続し、上記演算
   増幅器の他の入力端子の電位を零又はバイアス電位に設
   定し、上記複数個の信号源の少なくとも１つとその加算
   比率を決定する抵抗素子との接続点と上記零又はバイア
   ス電位との間に補正用抵抗を接続して構成されたことを
   特徴とする信号加算回路。