JP4020859B2 - スイッチング電源 - Google Patents

スイッチング電源 Download PDF

Info

Publication number
JP4020859B2
JP4020859B2 JP2003423924A JP2003423924A JP4020859B2 JP 4020859 B2 JP4020859 B2 JP 4020859B2 JP 2003423924 A JP2003423924 A JP 2003423924A JP 2003423924 A JP2003423924 A JP 2003423924A JP 4020859 B2 JP4020859 B2 JP 4020859B2
Authority
JP
Japan
Prior art keywords
output
input
circuit
power supply
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003423924A
Other languages
English (en)
Other versions
JP2005185022A (ja
Inventor
健一 久保田
賢知 林
健一 善田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2003423924A priority Critical patent/JP4020859B2/ja
Priority to TW093103466A priority patent/TWI231643B/zh
Priority to KR1020047019293A priority patent/KR100607807B1/ko
Priority to CA002500507A priority patent/CA2500507C/en
Priority to AT04712668T priority patent/ATE527746T1/de
Priority to PCT/JP2004/001890 priority patent/WO2005025041A1/ja
Priority to EP04712668A priority patent/EP1603220B1/en
Priority to US10/519,450 priority patent/US6984966B2/en
Publication of JP2005185022A publication Critical patent/JP2005185022A/ja
Application granted granted Critical
Publication of JP4020859B2 publication Critical patent/JP4020859B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、スイッチングの応答速度の高速化を図るための制御手段を備えたスイッチング電源に関するものである。
従来、スイッチング波形の制御手段の代表例として、図15で示すような、電流モード型PWM制御がある(例えば、特許文献1参照。)。この電流モード型PWM制御とは、電源回路の出力側に誤差アンプを接続して検出電圧と基準電圧との誤差を増幅するように構成し、誤差アンプの出力を比較器12の一方の入力に接続し、比較器12の他方の入力に電流検出回路27を接続して、電源回路のインダクタ電流を制御するものである。
米国特許第4943902号公報
しかし、この電流モード型PWM制御では、固定周波数三角波の代わりにインダクタ電流信号を用いることで、誤差増幅信号との位相余裕を大きく取れるようになったが、誤差増幅信号の周波数帯域を大きく上げることはできない。
以上のような課題が生じたことより、図16に示すように、検出電圧と基準電圧との誤差を増幅する誤差アンプ11の出力を2つの比較器12,13に接続し、一方の比較器12には直接、他方の比較器13には分割抵抗R,Rを介して接続してあり、電源回路に設けた転流スイッチS2と並列に、抵抗RSAW1及びコンデンサCSAW1,CSAW2を備えたフィルタ回路21を接続し、このフィルタ回路21の出力を2つの比較器12,13の他方の入力に接続して、フィルタ回路21より得られる三角波形の振幅が第一の比較器12の一方の入力レベルと第二の比較器13の一方の入力レベルとの間に収まるように制御する制御手段を備えたスイッチング電源を発明した(特許文献2参照。)。なお、この動作波形図を図17及び図18で示し、図17では、入出力電位差が大きくなった場合、図18では、入出力電位差が小さくなった場合を示す。
特願2002−270327
しかしながら、図17で示すように、入力電圧が変化した場合、三角波における昇り傾斜の傾きは入力電圧に比例して変化するが、下り傾斜の傾きは変化しないため、入力電圧に比例して動作周波数が変化してしまうという課題が生じる。また、出力電圧設定が変化した場合には、三角波を挟み込む2つの電圧レベルが変化して三角波の振幅が変わってしまうため、出力電圧設定に反比例して動作周波数が変化してしまうという課題が生じる。
本発明は、上記問題に鑑みてなされたものであり、安定した発振周波数・出力リップル特性を実現する新規のスイッチング電源を提供する。
上記課題を解決するために、本発明スイッチング電源は、整流スイッチと転流スイッチを備えたスイッチング電源であって、電源回路の出力側に電圧検出部を設け、この電圧検出部を誤差アンプの入力に接続して検出電圧と基準電圧との誤差を増幅して第一の信号を出力するように構成し、この誤差アンプの出力を第一の比較器の一方の入力に接続し、同じくこの誤差アンプの出力を分割抵抗を介して第二の比較器の一方の入力に接続してあり、入出力電位差に比例して変化する電流源を前記分割抵抗の中点と接地電位との間に接続して第二の信号を出力するように構成し、前記整流スイッチと転流スイッチの中点にフィルタ回路を設け、このフィルタ回路の出力を前記第一の比較器の他方の入力、並びに第二の比較器の他方の入力に接続して三角波形を出力するように構成してあり、前記三角波形の振幅が前記第一及び第二の信号の間に収まるように制御する制御手段を設けてある。
前記電圧分圧回路は、抵抗を2つ以上直列に接続したものと、抵抗分割点から入出力電圧差に比例した電流源とで構成し、分圧比を自在に変化させるようにしてある。
前記第一の比較器の出力をフリップフロップ回路のリセット側の入力に接続するとともに、前記第二の比較器の出力を前記フリップフロップ回路のセット側の入力に接続し、このフリップフロップ回路の出力をドライバの入力に接続し、このドライバの出力を前記整流スイッチ並びに前記転流スイッチに接続してある。
前記フィルタ回路は、抵抗及びコンデンサを各々少なくとも一つずつ設けて構成してある。
前記フィルタ回路は、抵抗と二つのコンデンサを直列に接続して構成し、前記抵抗の一端を前記整流スイッチと前記出力チョークとの間に接続し、前記二つのコンデンサ間に前記フィルタ回路の出力部を設けてあるとともに、前記電源回路の出力側に電圧検出部を設け、この電圧検出部を前記誤差アンプの入力に接続してある。
前記フィルタ回路は、抵抗とコンデンサを直列に接続して構成し、前記抵抗の一端を前記整流スイッチと前記出力チョークとの間に接続し、前記抵抗とコンデンサとの接続部に前記フィルタ回路の出力部を設けてある。
前記フィルタ回路は、前記転流スイッチと並列に、かつ前記出力チョークの入力端側に抵抗を複数個直列に接続し、同じく前記転流スイッチと並列に、かつ前記出力チョークの出力端側にコンデンサを複数個直列にそれぞれ接続し、抵抗間及びコンデンサ間に接続部を設け、これら接続部を接続して構成し、この接続部を前記フィルタ回路の出力部にしてある。
前記電源回路の出力側に電圧検出部を設け、この電圧検出部を前記誤差アンプの入力に接続してある。
前記整流スイッチに電流検出回路を接続し、この電流検出回路を前記フィルタ回路に接続してある。
前記出力チョークと前記平滑コンデンサとの間に電流検出部を接続し、この電流検出部の入力側並びに出力側にバッファアンプの入力を接続し、このバッファアンプの出力にフィルタ回路を接続してある。
前記出力チョークに電流検出回路を接続し、この電流検出回路に前記フィルタ回路を接続してある。
前記フィルタ回路は、コンデンサに2つの抵抗を直列に接続して構成し、前記電流検出回路の出力を前記コンデンサに接続し、このフィルタ回路の出力部を前記2つの抵抗の接続部に設けてあるとともに、前記電源回路の出力側に電圧検出部を設け、この電圧検出部を前記誤差アンプの入力に接続してある。
前記フィルタ回路は、コンデンサと抵抗を直列に接続して構成し、前記電流検出回路の出力を前記コンデンサに接続し、このフィルタ回路の出力部をコンデンサと抵抗との間の接続部に設けてある。
本発明によれば、入出力電圧差に比例して三角波の振幅を自動的に変化させる回路を内蔵することにより、様々な入出力条件において、安定した効率・出力リップル特性を実現することができる効果がある。
以下、添付図面を用いて本発明スイッチング電源に係る実施例を説明する。図1は本発明に係るスイッチング電源の一実施例を示す。Cはコンデンサ、Sはスイッチング素子、Rは抵抗、Zはインピーダンス、11は誤差アンプ、12,13は比較器、14は電流源、15はフリップフロップ回路、16はアンプ、17はドライバ、21,22,23,24,25はフィルタ回路、26はバッファアンプ、27,28は電流検出回路である。
本実施例に係るスイッチング電源は、整流スイッチS1、転流スイッチS2、出力チョークL1並びに平滑コンデンサCOUTを備え、出力チョークL1と平滑コンデンサCOUTとを直列に接続した電源回路を備えてある。この電源回路の出力側に制御回路を接続してある。この制御回路の出力は整流スイッチS1と転流スイッチS2に接続してある。
電源回路の出力側に電圧検出用の抵抗R,Rを備え、これら抵抗R,Rの接続部を誤差アンプ11の負の入力に接続し、この誤差アンプ11で検出電圧と基準電圧との誤差を増幅するように構成してある。この誤差アンプ11の出力に第一の比較器12の負の入力に接続し、同じくこの誤差アンプ11の出力を分割抵抗R,Rを介して第二の比較器13の正の入力に接続してある。
分割抵抗R,Rの中点と接地電位との間に電流源14を接続してある。この電流源14にはアンプ16の出力信号が入力できるようにしてある。また、このアンプ16の正の入力は整流スイッチS1の入力側から接続してあり、アンプ16の負の入力は出力チョークL1の出力側から接続し、入出力電位差を検出できるようにしてある。
出力チョークL1と平滑コンデンサCOUTとの直列回路と並列に、抵抗RSAW1と2つのコンデンサCSAW1,CSAW2とを直列に接続して構成するフィルタ回路21を接続してある。このフィルタ回路21の出力を第一の比較器12の正の入力、並びに第二の比較器13の負の入力に接続してある。
第一の比較器12の出力をフリップフロップ回路16のリセット側の入力に接続するとともに、第二の比較器13の出力をフリップフロップ回路16のセット側の入力に接続してある。このフリップフロップ回路16の出力をドライバ17の入力に接続し、このドライバ17の出力を整流スイッチS1並びに転流スイッチS2の制御端子に接続し、フィルタ回路21より得られる三角波形の振幅が第一の比較器12の一方の入力レベルと第二の比較器13の一方の入力レベルとの間に収まるように制御する構成にしてある。
以上のように構成してあるスイッチング電源は以下のような作用をする。なお、この動作波形図を図2及び図3で示し、図2では、入出力電位差が大きくなった場合、図3では、入出力電位差が小さくなった場合を示す。
本発明では、アンプ16の入力を整流スイッチS1の入力側と出力チョークL1の出力側に接続することにより、入出力電位差を検出する。アンプ16の出力信号は分割抵抗R,Rの中点と接地電位との間に接続した電流源14に出力される。即ち、入出力電位差に比例して電流源14に電流が流れ、これに伴い、分割抵抗Rの抵抗値は小さくなる。分割抵抗Rの抵抗値は一定であるため、図2に示すように、入出力電位差が大きくなると、分割抵抗Rと分割抵抗Rとの電圧分圧比が大きくなり三角波の振幅も大きくなる。これにより発振周波数が低くなる。
逆に入出力電位差が小さくなると、アンプ16の出力信号は小さくなり、これに伴い、電流源に流れる電流も小さくなると、分割抵抗Rの抵抗値は大きくなる。分割抵抗Rの抵抗値は一定であるため、図3に示すように、入出力電位差が小さくなると、分割抵抗Rと分割抵抗Rとの電圧分圧比が小さくなり、三角波の振幅も小さくなる。これにより発振周波数が高くなる。以上の動作により入出力電圧の変動に対し発振周波数の変化が抑制させるため、安定した発振周波数・出力リップル特性を実現する事が出来る。
図4は、図1図示実施例とは異なるスイッチング電源を示す。このスイッチング電源は、電源回路の出力側に誤差アンプ11の負の入力に接続し、この誤差アンプ11で検出電圧と基準電圧との誤差を増幅するように構成してある。この誤差アンプ11の出力に第一の比較器12の負の入力に接続し、同じくこの誤差アンプ11の出力を分割抵抗R,Rを介して第二の比較器13の正の入力に接続してある。
分割抵抗R,Rの中点と接地電位との間に電流源14を接続してある。この電流源14にはアンプ16の出力信号が入力できるようにしてある。また、このアンプ16の正の入力は整流スイッチS1の入力側から接続してあり、アンプ16の負の入力は出力チョークL1の出力側から接続し、入出力電位差を検出できるようにしてある。
出力チョークL1と平滑コンデンサCOUTとの直列回路と並列に、抵抗RSAW1とコンデンサCSAW1とを直列に接続して構成するフィルタ回路22を接続してある。このフィルタ回路22の出力を第一の比較器12の正の入力、並びに第二の比較器13の負の入力に接続してある。
第一の比較器12の出力をフリップフロップ回路16のリセット側の入力に接続するとともに、第二の比較器13の出力をフリップフロップ回路16のセット側の入力に接続してある。このフリップフロップ回路16の出力をドライバ17の入力に接続し、このドライバ17の出力を整流スイッチS1並びに転流スイッチS2に接続し、フィルタ回路22より得られる三角波形の振幅が第一の比較器12の一方の入力レベルと第二の比較器13の一方の入力レベルとの間に収まるように構成してある。
以上のように構成してあるスイッチング電源は図1図示の実施例とほぼ同様の作用をし、入出力電圧差に比例して三角波の振幅を自動的に変化させる回路を内蔵することにより、安定した出力リップル特性を実現することができる。但し、本実施例では、電源回路の出力側に電圧検出用の抵抗を設けておらず、また、フィルタ回路22は図1図示実施例のフィルタ回路21と構成が異なる。
図5は、前記実施例とは異なるスイッチング電源を示す。このスイッチング電源は、電源回路の出力側に電圧検出用の抵抗R,Rを備え、これら抵抗R,Rの接続部を誤差アンプ11の負の入力に接続し、この誤差アンプ11で検出電圧と基準電圧との誤差を増幅するように構成してある。この誤差アンプ11の出力に第一の比較器12の負の入力に接続し、同じくこの誤差アンプ11の出力を分割抵抗R,Rを介して第二の比較器13の正の入力に接続してある。
この実施例では、出力チョークL1の入出力端間にフィルタ回路23を設けてある。このフィルタ回路23は以下のように構成してある。転流スイッチS2と並列に、かつ出力チョークL1の入力端側に2つの抵抗RSAW1,RSAW2を直列に接続し、同じく転流スイッチS2と並列に、かつ出力チョークL1の出力端側に2つのコンデンサCSAW1,CSAW2を直列に接続してある。直列に接続した抵抗RSAW1,RSAW2の間、並びに直列に接続したコンデンサCSAW1,CSAW2の間に接続部を設け、これら接続部を接続してフィルタ回路23を構成してある。前記接続部はフィルタ回路23の出力部であり、出力を第一の比較器12の正の入力、並びに第二の比較器13の負の入力に接続してある。
第一の比較器12の出力をフリップフロップ回路16のリセット側の入力に接続するとともに、第二の比較器13の出力をフリップフロップ回路16のセット側の入力に接続してある。このフリップフロップ回路16の出力をドライバ17の入力に接続し、このドライバ17の出力を整流スイッチS1並びに転流スイッチS2に接続し、フィルタ回路25より得られる三角波形の振幅が第一の比較器12の一方の入力レベルと第二の比較器13の一方の入力レベルとの間に収まるように構成してある。
以上のように構成してあるスイッチング電源は図1図示実施例とほぼ同様の作用をし、入出力電圧差に比例して三角波の振幅を自動的に変化させる回路を内蔵することにより、安定した出力リップル特性を実現することができる。
図6は、図5図示実施例とはほぼ同様のスイッチング電源であり、このスイッチング電源は、電源回路の出力側に誤差アンプ11の負の入力に接続し、この誤差アンプ11で検出電圧と基準電圧との誤差を増幅するように構成してある。このスイッチング電源は図4図示実施例とほぼ同様の作用をし、入出力電圧差に比例して三角波の振幅を自動的に変化させる回路を内蔵することにより、安定した出力リップル特性を実現することができる。
図7は、前記実施例とは異なるスイッチング電源を示す。このスイッチング電源は、電源回路の出力側に電圧検出用の抵抗R,Rを備え、これら抵抗R,Rの接続部を誤差アンプ11の負の入力に接続し、この誤差アンプ11で検出電圧と基準電圧との誤差を増幅するように構成してある。この誤差アンプ11の出力に第一の比較器12の負の入力に接続し、同じくこの誤差アンプ11の出力を分割抵抗R,Rを介して第二の比較器13の正の入力に接続してある。
この実施例では、出力チョークL1と平滑コンデンサCOUTとの間に電流検出用の抵抗Rを接続してあり、この抵抗Rの入力側をバッファアンプ15の正の入力に、出力側を同じくバッファアンプ15の負の入力にそれぞれ接続してある。このバッファアンプ15の出力にコンデンサCSAW1と2つの抵抗RSAW1,RSAW2とを直列に接続して構成するフィルタ回路24を接続してある。このフィルタ回路24の出力を第一の比較器12の正の入力、並びに第二の比較器13の負の入力に接続してある。
第一の比較器12の出力をフリップフロップ回路16のリセット側の入力に接続するとともに、第二の比較器13の出力をフリップフロップ回路16のセット側の入力に接続してある。このフリップフロップ回路16の出力をドライバ17の入力に接続し、このドライバ17の出力を整流スイッチS1並びに転流スイッチS2に接続し、フィルタ回路24より得られる三角波形の振幅が第一の比較器12の一方の入力レベルと第二の比較器13の一方の入力レベルとの間に収まるように構成してある。
以上のように構成してあるスイッチング電源は図1図示実施例とほぼ同様の作用をし、入出力電圧差に比例して三角波の振幅を自動的に変化させる回路を内蔵することにより、安定した出力リップル特性を実現することができる。また、この実施例は電圧検出用の抵抗R,Rを備えてあるとともに、フィルタ回路24をコンデンサCSAW1と2つの抵抗RSAW1,RSAW2とを直列に接続して構成してあることにより、高周波成分のみを取り出すことができる。
図8は、前記実施例とは異なるスイッチング電源を示す。このスイッチング電源は、電源回路の出力側に誤差アンプ11の負の入力に接続し、この誤差アンプ11で検出電圧と基準電圧との誤差を増幅するように構成してある。この誤差アンプ11の出力に第一の比較器12の負の入力に接続し、同じくこの誤差アンプ11の出力を分割抵抗R,Rを介して第二の比較器13の正の入力に接続してある。
この実施例では、出力チョークL1と平滑コンデンサCOUTとの間に電流検出用の抵抗Rを接続してあり、この抵抗Rの入力側をバッファアンプ15の正の入力に、出力側を同じくバッファアンプ15の負の入力にそれぞれ接続してある。このバッファアンプ15の出力をコンデンサCSAWと抵抗RSAW1とを直列に接続して構成するフィルタ回路25を接続してある。このフィルタ回路25の出力を第一の比較器12の正の入力、並びに第二の比較器13の負の入力に接続してある。
第一の比較器12の出力をフリップフロップ回路16のリセット側の入力に接続するとともに、第二の比較器13の出力をフリップフロップ回路16のセット側の入力に接続してある。このフリップフロップ回路16の出力をドライバ17の入力に接続し、このドライバ17の出力を整流スイッチS1並びに転流スイッチS2に接続し、フィルタ回路25より得られる三角波形の振幅が第一の比較器12の一方の入力レベルと第二の比較器13の一方の入力レベルとの間に収まるように構成してある。
以上のように構成してあるスイッチング電源は図4図示実施例とほぼ同様の作用をし、入出力電圧差に比例して三角波の振幅を自動的に変化させる回路を内蔵することにより、安定した出力リップル特性を実現することができる。
図9図示の実施例は、出力チョークL1に電流検出回路27を接続し、この電流検出回路27の出力にコンデンサCSAW1と2つの抵抗RSAW1,RSAW2とを直列に接続して構成するフィルタ回路24を接続してある。これ以外については図7図示実施例とほぼ同様の構成である。以上のように構成してある図9図示のスイッチング電源は図7図示のスイッチング電源とほぼ同様の作用をする。
図10図示の実施例も出力チョークL1に電流検出回路27を接続し、この電流検出回路27の出力をコンデンサCSAWと抵抗RSAW1とを直列に接続して構成するフィルタ回路25を接続してある。これ以外については図8図示実施例とほぼ同様の構成である。以上のように構成してある図10図示のスイッチング電源は図8図示のスイッチング電源とほぼ同様の作用をする。
図11図示実施例は図1図示実施例に、図12図示実施例は図4図示実施例に、図13図示実施例は、図5図示実施例に、図14図示実施例は図8図示実施例に対応するもので、これらの実施例は、整流スイッチS1に電流検出回路28を接続し、この電流検出回路28の出力を出力チョークL1の出力端に接続した抵抗RSAW1の他端に接続してある。
以上のように構成してある図11乃至図14に示すスイッチング電源は、それぞれ対応する図1、図4、図5並びに図6図示のスイッチング電源とほぼ同様の作用をするが、これらに加え、これらのスイッチング電源は、フィルタ回路21,22,23,24で電流検出回路28から流れた電流を加えるため、出力インピーダンスを調整することができる。
本発明のスイッチング電源は、入出力電圧差に比例して三角波の振幅を自動的に変化させる回路を内蔵することにより、様々な入出力条件において、安定した効率・出力リップル特性を実現することができる。
本発明に係るスイッチング電源における発明を実施するための最良の形態の回路図である。 図1図示実施形態の入出力電位差が大きくなった場合の動作波形図である。 図1図示実施形態の入出力電位差が小さくなった場合の動作波形図である。 本発明に係る実施例1の回路図である。 本発明に係る実施例2の回路図である。 本発明に係る実施例3の回路図である。 本発明に係る実施例4の回路図である。 本発明に係る実施例5の回路図である。 本発明に係る実施例6の回路図である。 本発明に係る実施例7の回路図である。 本発明に係る実施例8の回路図である。 同じく本発明に係る実施例8の回路図である。 同じく本発明に係る実施例8の回路図である。 同じく本発明に係る実施例8の回路図である。 従来例を示した回路図である。 同じく従来例を示した回路図である。 図16図示従来例の入出力電位差が大きくなった場合の動作波形図である。 図16図示従来例の入出力電位差が小さくなった場合の動作波形図である。
符号の説明
S1 整流スイッチ
S2 転流スイッチ
L1 出力チョーク
OUT 平滑コンデンサ
,R,R,R,R,RSAW,RSAW1,RSAW2 抵抗
S スイッチ
SAW1,CSAW2 コンデンサ
11 誤差アンプ
12 第一の比較器
13 第二の比較器
14 電流源
15 フリップフロップ回路
16 アンプ
17 ドライバ
21,22,23,24,25 フィルタ回路
26 バッファアンプ
27,28 電流検出回路

Claims (13)

  1. 整流スイッチと転流スイッチを備えたスイッチング電源であって、電源回路の出力側に電圧検出部を設け、この電圧検出部を誤差アンプの入力に接続して検出電圧と基準電圧との誤差を増幅して第一の信号を出力するように構成し、この誤差アンプの出力を第一の比較器の一方の入力に接続するととともに、前記誤差アンプの出力を分圧比を自在に変化させる電圧分圧回路を介して、前記誤差アンプの出力を分圧比を第二の比較器の一方の入力に接続してあり、入出力電位差に比例して変化する電流源を前記分割抵抗の中点と接地電位との間に接続して第二の信号を出力するように構成し、前記転流スイッチと並列に、抵抗及びコンデンサを備えたフィルタ回路を接続し、このフィルタ回路の出力を前記第一の比較器の他方の入力、並びに第二の比較器の他方の入力に接続して三角波形を出力するように構成してあり、前記三角波形の振幅が前記第一及び第二の信号の間に収まるように制御する制御手段を設けてあることを特徴とするスイッチング電源。
  2. 前記電圧分圧回路は、前記分割抵抗を複数個直列に接続し、抵抗分割点と接地電位との間に入出力電圧差に比例する電流源を接続して、分圧比を自在に変化させるようにしてあることを特徴とする請求項1記載のスイッチング電源。
  3. 前記第一の比較器の出力をフリップフロップ回路のリセット側の入力に接続するとともに、前記第二の比較器の出力を前記フリップフロップ回路のセット側の入力に接続し、このフリップフロップ回路の出力をドライバの入力に接続し、このドライバの出力を前記整流スイッチ並びに前記転流スイッチに接続してあることを特徴とする請求項1又は2記載のスイッチング電源。
  4. 前記フィルタ回路は、抵抗及びコンデンサを各々少なくとも一つずつ設けて構成してあることを特徴とする請求項1乃至3のいずれかに記載のスイッチング電源。
  5. 前記フィルタ回路は、抵抗と二つのコンデンサを直列に接続して構成し、前記抵抗の一端を前記整流スイッチと前記出力チョークとの間に接続し、前記二つのコンデンサ間に前記フィルタ回路の出力部を設けてあるとともに、前記電源回路の出力側に電圧検出部を設け、この電圧検出部を前記誤差アンプの入力に接続してあることを特徴とする請求項4記載のスイッチング電源。
  6. 前記フィルタ回路は、抵抗とコンデンサを直列に接続して構成し、前記抵抗の一端を前記整流スイッチと前記出力チョークとの間に接続し、前記抵抗とコンデンサとの接続部に前記フィルタ回路の出力部を設けてあることを特徴とする請求項4記載のスイッチング電源。
  7. 整流スイッチと転流スイッチを備えたスイッチング電源であって、電源回路の出力側に電圧検出部を設け、この電圧検出部を誤差アンプの入力に接続して検出電圧と基準電圧との誤差を増幅して第一の信号を出力するように構成し、この誤差アンプの出力を第一の比較器の一方の入力に接続するととともに、前記誤差アンプの出力を分圧比を自在に変化させる電圧分圧回路を介して、前記誤差アンプの出力を分圧比を第二の比較器の一方の入力に接続してあり、入出力電位差に比例して変化する電流源を前記分割抵抗の中点と接地電位との間に接続して第二の信号を出力するように構成し、前記転流スイッチと並列に、かつ前記出力チョークの入力端側に抵抗を複数個直列に接続し、前記出力チョークの出力端と負電極との間にコンデンサを複数個直列にそれぞれ接続し、抵抗間及びコンデンサ間に接続部を設け、これら接続部を接続してフィルタ回路を構成し、このフィルタ回路の出力を前記第一の比較器の他方の入力、並びに第二の比較器の他方の入力に接続して三角波形を出力するように構成してあり、前記三角波形の振幅が前記第一及び第二の信号の間に収まるように制御する制御手段を設けてあることを特徴とするスイッチング電源。
  8. 前記電源回路の出力側に電圧検出部を設け、この電圧検出部を前記誤差アンプの入力に接続してあることを特徴とする請求項7記載のスイッチング電源。
  9. 前記整流スイッチに該整流スイッチの電流を検出する電流検出回路を接続し、この電流検出回路を前記フィルタ回路に接続し、このフィルタ回路に前記電流検出回路から流れる電流を加えるように構成してあることを特徴とする請求項1乃至8のいずれかに記載のスイッチング電源。
  10. 整流スイッチと転流スイッチを備えたスイッチング電源であって、電源回路の出力側に電圧検出部を設け、この電圧検出部を誤差アンプの入力に接続して検出電圧と基準電圧との誤差を増幅して第一の信号を出力するように構成し、この誤差アンプの出力を第一の比較器の一方の入力に接続するととともに、前記誤差アンプの出力を分圧比を自在に変化させる電圧分圧回路を介して、前記誤差アンプの出力を分圧比を第二の比較器の一方の入力に接続してあり、入出力電位差に比例して変化する電流源を前記分割抵抗の中点と接地電位との間に接続して第二の信号を出力するように構成し、前記出力チョークと前記平滑コンデンサとの間に電流検出部を接続し、この電流検出部の入力側並びに出力側にバッファアンプの入力を接続し、このバッファアンプの出力にフィルタ回路を接続し、このフィルタ回路の出力を前記第一の比較器の他方の入力、並びに第二の比較器の他方の入力に接続して三角波形を出力するように構成してあり、前記三角波形の振幅が前記第一及び第二の信号の間に収まるように制御する制御手段を設けてあることを特徴とするスイッチング電源。
  11. 前記出力チョークに該出力チョークの電流を検出する電流検出回路を接続し、この電流検出回路に前記フィルタ回路を接続し、このフィルタ回路に前記電流検出回路から流れる電流を加えるように構成してあることを特徴とする請求項1乃至3のいずれかに記載のスイッチング電源。
  12. 前記フィルタ回路は、コンデンサに2つの抵抗を直列に接続して構成し、前記電流検出回路の出力を前記コンデンサに接続し、このフィルタ回路の出力部を前記2つの抵抗の接続部に設けてあるとともに、前記電源回路の出力側に電圧検出部を設け、この電圧検出部を前記誤差アンプの入力に接続してあることを特徴とする請求項10又は11記載のスイッチング電源。
  13. 前記フィルタ回路は、コンデンサと抵抗を直列に接続して構成し、前記電流検出回路の出力を前記コンデンサに接続し、このフィルタ回路の出力部をコンデンサと抵抗との間の接続部に設けてあることを特徴とする請求項10又は11記載のスイッチング電源。
JP2003423924A 2003-09-05 2003-12-22 スイッチング電源 Expired - Lifetime JP4020859B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2003423924A JP4020859B2 (ja) 2003-12-22 2003-12-22 スイッチング電源
TW093103466A TWI231643B (en) 2003-09-05 2004-02-13 Switching power supply
CA002500507A CA2500507C (en) 2003-09-05 2004-02-19 Switching power supply
AT04712668T ATE527746T1 (de) 2003-09-05 2004-02-19 Schaltbares netzgerät
KR1020047019293A KR100607807B1 (ko) 2003-09-05 2004-02-19 스위칭 전원
PCT/JP2004/001890 WO2005025041A1 (ja) 2003-09-05 2004-02-19 スイッチング電源
EP04712668A EP1603220B1 (en) 2003-09-05 2004-02-19 Switching power supply
US10/519,450 US6984966B2 (en) 2003-09-05 2004-02-19 Switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003423924A JP4020859B2 (ja) 2003-12-22 2003-12-22 スイッチング電源

Publications (2)

Publication Number Publication Date
JP2005185022A JP2005185022A (ja) 2005-07-07
JP4020859B2 true JP4020859B2 (ja) 2007-12-12

Family

ID=34784254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003423924A Expired - Lifetime JP4020859B2 (ja) 2003-09-05 2003-12-22 スイッチング電源

Country Status (1)

Country Link
JP (1) JP4020859B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111276866A (zh) * 2020-02-15 2020-06-12 太原理工大学 基于SoC FPGA的半导体激光器功率控制系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111276866A (zh) * 2020-02-15 2020-06-12 太原理工大学 基于SoC FPGA的半导体激光器功率控制系统
CN111276866B (zh) * 2020-02-15 2021-04-20 太原理工大学 基于SoC FPGA的半导体激光器功率控制系统

Also Published As

Publication number Publication date
JP2005185022A (ja) 2005-07-07

Similar Documents

Publication Publication Date Title
KR100607807B1 (ko) 스위칭 전원
JP4493045B2 (ja) スイッチングレギュレータ回路
JP2586495B2 (ja) 高周波検出回路
US8289738B2 (en) Switching power supply
US6683798B2 (en) Switching power supply with transfer function control circuit
EP1887830A2 (en) Protection circuit and load current detection circuit
JP4338465B2 (ja) スイッチング電源
JP4020859B2 (ja) スイッチング電源
JP4020844B2 (ja) スイッチング電源
JP4020735B2 (ja) スイッチング電源
JPH08149804A (ja) スイッチングレギュレータ方式の電源回路
JP4364021B2 (ja) スイッチング電源
JP2009055695A (ja) スイッチング電源
JP2860058B2 (ja) 安定化電源回路
JP3542022B2 (ja) レギュレータ
JP4020860B2 (ja) スイッチング電源
JP4342351B2 (ja) スイッチング電源
JP2920911B1 (ja) 電源装置
JP5151966B2 (ja) スイッチング電源
JP3536936B2 (ja) 対数増幅器
US6969980B1 (en) Noise-resistant pulse width modulator
JP4363971B2 (ja) スイッチング電源
JP3560100B2 (ja) 共振型dc−dcコンバータ
JP2555789Y2 (ja) 定電圧電源回路
JPS6223136Y2 (ja)

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070703

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070925

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070925

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101005

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111005

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111005

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121005

Year of fee payment: 5