JP4020844B2 - スイッチング電源 - Google Patents

スイッチング電源 Download PDF

Info

Publication number
JP4020844B2
JP4020844B2 JP2003313441A JP2003313441A JP4020844B2 JP 4020844 B2 JP4020844 B2 JP 4020844B2 JP 2003313441 A JP2003313441 A JP 2003313441A JP 2003313441 A JP2003313441 A JP 2003313441A JP 4020844 B2 JP4020844 B2 JP 4020844B2
Authority
JP
Japan
Prior art keywords
output
input
circuit
power supply
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003313441A
Other languages
English (en)
Other versions
JP2005086854A5 (ja
JP2005086854A (ja
Inventor
健一 久保田
浩之 芳賀
芳彦 菊地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2003313441A priority Critical patent/JP4020844B2/ja
Priority to TW093103466A priority patent/TWI231643B/zh
Priority to KR1020047019293A priority patent/KR100607807B1/ko
Priority to AT04712668T priority patent/ATE527746T1/de
Priority to CA002500507A priority patent/CA2500507C/en
Priority to US10/519,450 priority patent/US6984966B2/en
Priority to PCT/JP2004/001890 priority patent/WO2005025041A1/ja
Priority to EP04712668A priority patent/EP1603220B1/en
Publication of JP2005086854A publication Critical patent/JP2005086854A/ja
Publication of JP2005086854A5 publication Critical patent/JP2005086854A5/ja
Application granted granted Critical
Publication of JP4020844B2 publication Critical patent/JP4020844B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

本発明は、スイッチングの応答速度の高速化を図るための制御手段を備えたスイッチング電源に関するものである。
従来、スイッチング波形の制御手段の代表例として、図14で示すような、電流モード型PWM制御がある(例えば、特許文献1参照。)。この電流モード型PWM制御とは、電源回路の出力側に誤差アンプを接続して検出電圧と基準電圧との誤差を増幅するように構成し、誤差アンプの出力を比較器12の一方の入力に接続し、比較器12の他方の入力に電流検出回路27を接続して、電源回路のインダクタ電流を制御するものである。
米国特許第4943902号公報
しかし、この電流モード型PWM制御では、固定周波数三角波の代わりにインダクタ電流信号を用いることで、誤差増幅信号との位相余裕を大きく取れるようになったが、誤差増幅信号の周波数帯域を大きく上げることはできない。
以上のような課題が生じたことより、図15に示すように、検出電圧と基準電圧との誤差を増幅する誤差アンプ11の出力を2つの比較器12,13に接続し、一方の比較器12には直接、他方の比較器13には分割抵抗R3,R4を介して接続してあり、電源回路に設けた転流スイッチS2と並列に、抵抗RSAW1及びコンデンサCSAW1,CSAW2を備えたフィルタ回路21を接続し、このフィルタ回路21の出力を2つの比較器12,13の他方の入力に接続して、フィルタ回路21より得られる三角波形の振幅が第一の比較器12の一方の入力レベルと第二の比較器13の一方の入力レベルとの間に収まるように制御する制御手段を備えたスイッチング電源を発明した(特許文献2参照。)。
特願2002−270327
このようなスイッチング電源において、転流スイッチS2が、接地電位から電源の出力を介して負荷に電流を流すことを許可し且つ電源の出力を介して負荷から接地電位に電流を流すことを許可しない電流不連続モードの動作状態にある場合に、スイッチング電源に接続された負荷が非常に軽くなるかもしくは無くなると、スイッチング電源は、断続的にインダクタ電流を流して出力する電力を調整する。電流不連続モードの動作状態でインダクタ電流が途切れている場合、すなわちインダクタ電流が不連続であり、ほぼ0Aとなっている状態では、整流スイッチS1及び転流スイッチS2はどちらも遮断しており、整流スイッチS1と転流スイッチS2の中点の電位は出力電圧にほぼ等しくなる。
整流スイッチS1と転流スイッチS2の中点に接続したフィルタ回路21より得られる波形もほぼ一定になる。フィルタ回路21により得られる波形の振幅が2つのレベル内に収まるように制御を行っているため、フィルタ回路21より得られる波形がほぼ一定になった場合には、誤差アンプ11の出力信号より生成される2つのレベルが出力電圧に応じて変化することにより、スイッチングを継続する。
しかしながら、フィルタ回路21の出力波形の振幅が十分に大きな振幅を持っている場合と比べると、誤差アンプ11の出力信号がより大きく変化しなければスイッチングが継続されない。これにより、図16に示すように、インダクタ電流が不連続になると、出力電圧のリップル量が増加してしまうという課題が生じる。
本発明は、上記問題に鑑みてなされたものであり、安定した出力リップル特性を実現する新規のスイッチング電源を提供する。
上記課題を解決するために、本発明スイッチング電源は、整流スイッチ、転流スイッチ、出力チョーク並びに平滑コンデンサを備え、前記出力チョークと平滑コンデンサを直列に接続し、前記整流スイッチと前記出力チョークとの間に、フィルタ回路を設けてあるスイッチング電源であって、この電源回路の出力側に誤差アンプの入力を接続して検出電圧と基準電圧との誤差を増幅するように構成し、この誤差アンプの出力を第一の比較器の一方の入力に接続し、分圧比を自在に変化させる電圧分圧回路を介して、前記誤差アンプの出力を分圧比を第二の比較器の一方の入力に接続してあり、前記フィルタ回路の出力を前記第一の比較器の他方の入力、並びに第二の比較器の他方の入力に接続して、前記フィルタ回路より得られる三角波形の振幅が前記第一の比較器の一方の入力レベルと第二の比較器の一方の入力レベルとの間に収まるように制御する制御手段を設けてある。
前記電圧分圧回路は、抵抗を3つ以上直列に接続して、分圧比可変部と分圧比固定部とを構成し、前記分圧比可変部の一端を前記誤差アンプの出力と前記第一の比較器の入力間に接続し、同じく分圧比可変部の他端を前記第二の比較器の一方の入力に接続してあり、前記分圧比可変部に設けた少なくとも一の抵抗と並列にスイッチを接続し、インダクタ電流が不連続状態になったことを検出して分圧比を自在に変化させるようにしてある。
前記第一の比較器の出力をフリップフロップ回路のリセット側の入力に接続するとともに、前記第二の比較器の出力を前記フリップフロップ回路のセット側の入力に接続し、このフリップフロップ回路の出力をドライバの入力に接続し、このドライバの出力を前記整流スイッチ並びに前記転流スイッチに接続してある。
前記フィルタ回路は、抵抗及びコンデンサを各々少なくとも一つずつ設けて構成してある。
前記フィルタ回路は、抵抗と二つのコンデンサを直列に接続して構成し、前記抵抗の一端を前記整流スイッチと前記出力チョークとの間に接続し、前記二つのコンデンサ間に前記フィルタ回路の出力部を設けてあるとともに、前記電源回路の出力側に電圧検出部を設け、この電圧検出部を前記誤差アンプの入力に接続してある。
前記フィルタ回路は、抵抗とコンデンサを直列に接続して構成し、前記抵抗の一端を前記整流スイッチと前記出力チョークとの間に接続し、前記抵抗とコンデンサとの接続部に前記フィルタ回路の出力部を設けてある。
前記フィルタ回路は、前記転流スイッチと並列に、かつ前記出力チョークの入力端側に抵抗を複数個直列に接続し、同じく前記転流スイッチと並列に、かつ前記出力チョークの出力端側にコンデンサを複数個直列にそれぞれ接続し、抵抗間及びコンデンサ間に接続部を設け、これら接続部を接続して構成し、この接続部を前記フィルタ回路の出力部にしてある。
前記電源回路の出力側に電圧検出部を設け、この電圧検出部を前記誤差アンプの入力に接続してある。
前記整流スイッチに電流検出回路を接続し、この電流検出回路を前記フィルタ回路に接続してある。
前記出力チョークと前記平滑コンデンサとの間に電流検出部を接続し、この電流検出部の入力側並びに出力側にバッファアンプの入力を接続し、このバッファアンプの出力にフィルタ回路を接続してある。
前記出力チョークに電流検出回路を接続し、この電流検出回路に前記フィルタ回路を接続してある。
前記フィルタ回路は、コンデンサに2つの抵抗を直列に接続して構成し、前記電流検出回路の出力を前記コンデンサに接続し、このフィルタ回路の出力部を前記2つの抵抗の接続部に設けてあるとともに、前記電源回路の出力側に電圧検出部を設け、この電圧検出部を前記誤差アンプの入力に接続してある。
前記フィルタ回路は、コンデンサと抵抗を直列に接続して構成し、前記電流検出回路の出力を前記コンデンサに接続し、このフィルタ回路の出力部をコンデンサと抵抗との間の接続部に設けてある。
本発明によれば、インダクタ電流の不連続状態を検出し、三角波の振幅を自動的に変化させる回路を内蔵することにより、安定した出力リップル特性を実現することができる効果がある。
以下、添付図面を用いて本発明スイッチング電源に係る実施例を説明する。図1は本発明に係るスイッチング電源の一実施例を示す。Cはコンデンサ、Sはスイッチング素子、Rは抵抗、Zはインピーダンス、11は誤差アンプ、12,13は比較器、14は電圧分圧回路、15はフリップフロップ回路、16は電流不連続モード検出回路、17はドライバ、21,22,23,24,25はフィルタ回路、26はバッファアンプである。
本実施例に係るスイッチング電源は、整流スイッチS1、転流スイッチS2、出力チョークL1並びに平滑コンデンサCOUTを備え、出力チョークL1と平滑コンデンサCOUTとを直列に接続した電源回路を備えてある。この電源回路の出力側に制御回路を接続してある。この制御回路の出力は整流スイッチS1と転流スイッチS2に接続してある。
電源回路の出力側に電圧検出用の抵抗R1,R2を備え、これら抵抗R1,R2の接続部を誤差アンプ11の負の入力に接続し、この誤差アンプ11で検出電圧と基準電圧との誤差を増幅するように構成してある。この誤差アンプ11の出力に第一の比較器12の負の入力に接続し、同じくこの誤差アンプ11の出力を電圧分圧回路14に接続し、この電圧分圧回路14の出力を第二の比較器13の正の入力に接続し、フィルタ回路21より得られる三角波形と、出力電圧と基準電圧との誤差を増幅した第一の信号と、電圧分圧回路14により第一の信号を分圧して得られる第二の信号とを用いて、三角波形の振幅が第一の信号と第二の信号との間に収まるように構成してある。
具体的に、電圧分圧回路14は3つの抵抗R3,R4,R5を直列に接続し、抵抗R3と抵抗R4で分圧比可変部を構成し、抵抗R3の一端を誤差アンプ11の出力と第一の比較器12の負の入力間に接続し、抵抗R4の他端を第二の比較器13の正の入力に接続してある。抵抗R4と直列に接続する抵抗R5は分圧比固定部を構成し、この抵抗R5の他端を接地してある。また、抵抗R4の両端に並列にスイッチSを接続してある。このスイッチSの制御端子には電流不連続モード検出回路16を接続してあり、この電流不連続モード検出回路16はドライバ17の入力及び、整流スイッチS1並びに転流スイッチS2の制御端子に接続してあり、電流不連続モードを検出した場合に、スイッチSがオンして分圧比を自在に変更できるようにしてある。
出力チョークL1と平滑コンデンサCOUTとの直列回路と並列に、抵抗RSAW1と2つのコンデンサCSAW1,CSAW2とを直列に接続して構成するフィルタ回路21を接続してある。このフィルタ回路21の出力を第一の比較器12の正の入力、並びに第二の比較器13の負の入力に接続してある。
第一の比較器12の出力をフリップフロップ回路15のリセット側の入力に接続するとともに、第二の比較器13の出力をフリップフロップ回路15のセット側の入力に接続してある。このフリップフロップ回路15の出力をドライバ17の入力に接続し、このドライバ17の出力を整流スイッチS1並びに転流スイッチS2の制御端子に接続し、フィルタ回路21より得られる三角波形の振幅が第一の比較器12の一方の入力レベルと第二の比較器13の一方の入力レベルとの間に収まるように制御する構成にしてある。
以上のように構成してあるスイッチング電源は以下のような作用をする。先ず、電流連続モードの場合については、従来の制御手段を有するスイッチング電源とほぼ同様の作用をするため、説明を省略する。
続いて、不連続電流モードになった場合について説明する。この動作波形図を図2に示す。なお、図2の下側には出力電圧波形を、中央にはインダクタ電流波形を、上側には誤差アンプ11の出力、誤差アンプ11の出力を抵抗分割したもの、並びにフィルタ回路21により生成された2つのレベル内に収まるように制御される三角波をそれぞれ示してある。
図2の中央の図に示すように、電流が不連続モードになると、出力電圧が不安定になる。これを電流不連続モード検出回路16が検出する。この電流不連続モード検出回路16は検出信号を電圧分圧回路14に設けたスイッチSに出力する。これによりスイッチSはオンする。そのため、抵抗R4はクランプされ、電圧分圧回路14の電圧分圧比が大きく変化し、三角波の振幅が変化する。これにより、出力電圧のリップルの増加を抑制することができる。
電流不連続モードから電流連続モードに切り替わると、電流不連続モード検出回路16が電流連続モードを検出する。この電流不連続モード検出回路16は検出信号を電圧分圧回路14に設けたスイッチSに出力する。これによりスイッチSはオフする。そのため、電圧分圧回路14の分圧比可変部の抵抗値は抵抗R3と抵抗R4との和となり、通常の状態に戻る。
図3は、図1図示実施例とは異なるスイッチング電源を示す。このスイッチング電源は、電源回路の出力側に誤差アンプ11の負の入力に接続し、この誤差アンプ11で検出電圧と基準電圧との誤差を増幅するように構成してある。この誤差アンプ11の出力に第一の比較器12の負の入力に接続し、同じくこの誤差アンプ11の出力を電圧分圧回路14を介して第二の比較器13の正の入力に接続してある。
出力チョークL1と平滑コンデンサCOUTとの直列回路と並列に、抵抗RSAW1とコンデンサCSAW1とを直列に接続して構成するフィルタ回路22を接続してある。このフィルタ回路22の出力を第一の比較器12の正の入力、並びに第二の比較器13の負の入力に接続してある。
第一の比較器12の出力をフリップフロップ回路16のリセット側の入力に接続するとともに、第二の比較器13の出力をフリップフロップ回路16のセット側の入力に接続してある。このフリップフロップ回路16の出力をドライバ17の入力に接続し、このドライバ17の出力を整流スイッチS1並びに転流スイッチS2に接続し、フィルタ回路22より得られる三角波形の振幅が第一の比較器12の一方の入力レベルと第二の比較器13の一方の入力レベルとの間に収まるように構成してある。
以上のように構成してあるスイッチング電源は図1図示の実施例とほぼ同様の作用をし、インダクタ電流の不連続状態を検出し、三角波の振幅を自動的に変化させる回路を内蔵することにより、安定した出力リップル特性を実現することができる。但し、本実施例では、電源回路の出力側に電圧検出用の抵抗を設けておらず、また、フィルタ回路22は図1図示実施例のフィルタ回路21と構成が異なる。
図4は、前記実施例とは異なるスイッチング電源を示す。このスイッチング電源は、電源回路の出力側に電圧検出用の抵抗R1,R2を備え、これら抵抗R1,R2の接続部を誤差アンプ11の負の入力に接続し、この誤差アンプ11で検出電圧と基準電圧との誤差を増幅するように構成してある。この誤差アンプ11の出力に第一の比較器12の負の入力に接続し、同じくこの誤差アンプ11の出力を電圧分圧回路14を介して第二の比較器13の正の入力に接続してある。
この実施例では、出力チョークL1の入出力端間にフィルタ回路23を設けてある。このフィルタ回路23は以下のように構成してある。転流スイッチS2と並列に、かつ出力チョークL1の入力端側に2つの抵抗RSAW1,RSAW2を直列に接続し、同じく転流スイッチS2と並列に、かつ出力チョークL1の出力端側に2つのコンデンサCSAW1,CSAW2を直列に接続してある。直列に接続した抵抗RSAW1,RSAW2の間、並びに直列に接続したコンデンサCSAW1,CSAW2の間に接続部を設け、これら接続部を接続してフィルタ回路23を構成してある。前記接続部はフィルタ回路23の出力部であり、出力を第一の比較器12の正の入力、並びに第二の比較器13の負の入力に接続してある。
第一の比較器12の出力をフリップフロップ回路15のリセット側の入力に接続するとともに、第二の比較器13の出力をフリップフロップ回路15のセット側の入力に接続してある。このフリップフロップ回路15の出力をドライバ17の入力に接続し、このドライバ17の出力を整流スイッチS1並びに転流スイッチS2に接続し、フィルタ回路25より得られる三角波形の振幅が第一の比較器12の一方の入力レベルと第二の比較器13の一方の入力レベルとの間に収まるように構成してある。
以上のように構成してあるスイッチング電源は図1図示実施例とほぼ同様の作用をし、インダクタ電流の不連続状態を検出し、三角波の振幅を自動的に変化させる回路を内蔵することにより、安定した出力リップル特性を実現することができる。
図5は、図4図示実施例とはほぼ同様のスイッチング電源であり、このスイッチング電源は、電源回路の出力側に誤差アンプ11の負の入力に接続し、この誤差アンプ11で検出電圧と基準電圧との誤差を増幅するように構成してある。このスイッチング電源は図3図示実施例とほぼ同様の作用をし、インダクタ電流の不連続状態を検出し、三角波の振幅を自動的に変化させる回路を内蔵することにより、安定した出力リップル特性を実現することができる。
図6は、前記実施例とは異なるスイッチング電源を示す。このスイッチング電源は、電源回路の出力側に電圧検出用の抵抗R1,R2を備え、これら抵抗R1,R2の接続部を誤差アンプ11の負の入力に接続し、この誤差アンプ11で検出電圧と基準電圧との誤差を増幅するように構成してある。この誤差アンプ11の出力に第一の比較器12の負の入力に接続し、同じくこの誤差アンプ11の出力を電圧分圧回路14を介して第二の比較器13の正の入力に接続してある。
この実施例では、出力チョークL1と平滑コンデンサCOUTとの間に電流検出用の抵抗R6を接続してあり、この抵抗R6の入力側をバッファアンプ26の正の入力に、出力側を同じくバッファアンプ26の負の入力にそれぞれ接続してある。このバッファアンプ26の出力にコンデンサCSAW1と2つの抵抗RSAW1,RSAW2とを直列に接続して構成するフィルタ回路24を接続してある。このフィルタ回路24の出力を第一の比較器12の正の入力、並びに第二の比較器13の負の入力に接続してある。
第一の比較器12の出力をフリップフロップ回路15のリセット側の入力に接続するとともに、第二の比較器13の出力をフリップフロップ回路15のセット側の入力に接続してある。このフリップフロップ回路15の出力をドライバ17の入力に接続し、このドライバ17の出力を整流スイッチS1並びに転流スイッチS2に接続し、フィルタ回路24より得られる三角波形の振幅が第一の比較器12の一方の入力レベルと第二の比較器13の一方の入力レベルとの間に収まるように構成してある。
以上のように構成してあるスイッチング電源は図1図示実施例とほぼ同様の作用をし、インダクタ電流の不連続状態を検出し、三角波の振幅を自動的に変化させる回路を内蔵することにより、安定した出力リップル特性を実現することができる。また、この実施例は電圧検出用の抵抗R1,R2を備えてあるとともに、フィルタ回路24をコンデンサCSAW1と2つの抵抗RSAW1,RSAW2とを直列に接続して構成してあることにより、高周波成分のみを取り出すことができる。
図7は、前記実施例とは異なるスイッチング電源を示す。このスイッチング電源は、電源回路の出力側に誤差アンプ11の負の入力に接続し、この誤差アンプ11で検出電圧と基準電圧との誤差を増幅するように構成してある。この誤差アンプ11の出力に第一の比較器12の負の入力に接続し、同じくこの誤差アンプ11の出力を電圧分圧回路14を介して第二の比較器13の正の入力に接続してある。
この実施例では、出力チョークL1と平滑コンデンサCOUTとの間に電流検出用の抵抗R6を接続してあり、この抵抗R6の入力側をバッファアンプ26の正の入力に、出力側を同じくバッファアンプ26の負の入力にそれぞれ接続してある。このバッファアンプ26の出力コンデンサCSAW1と抵抗RSAW1とを直列に接続して構成するフィルタ回路25を接続してある。このフィルタ回路25の出力を第一の比較器12の正の入力、並びに第二の比較器13の負の入力に接続してある。
第一の比較器12の出力をフリップフロップ回路15のリセット側の入力に接続するとともに、第二の比較器13の出力をフリップフロップ回路15のセット側の入力に接続してある。このフリップフロップ回路15の出力をドライバ17の入力に接続し、このドライバ17の出力を整流スイッチS1並びに転流スイッチS2に接続し、フィルタ回路25より得られる三角波形の振幅が第一の比較器12の一方の入力レベルと第二の比較器13の一方の入力レベルとの間に収まるように構成してある。
以上のように構成してあるスイッチング電源は図3図示実施例とほぼ同様の作用をし、インダクタ電流の不連続状態を検出し、三角波の振幅を自動的に変化させる回路を内蔵することにより、安定した出力リップル特性を実現することができる。
図8図示の実施例は、出力チョークL1に電流検出回路27を接続し、この電流検出回路27の出力にコンデンサCSAW1と2つの抵抗RSAW1,RSAW2とを直列に接続して構成するフィルタ回路24を接続してある。これ以外については図6図示実施例とほぼ同様の構成である。以上のように構成してある図8図示のスイッチング電源は図6図示のスイッチング電源とほぼ同様の作用をする。
図9図示の実施例も出力チョークL1に電流検出回路27を接続し、この電流検出回路27の出力をコンデンサCSAWと抵抗RSAW1とを直列に接続して構成するフィルタ回路25を接続してある。これ以外については図7図示実施例とほぼ同様の構成である。以上のように構成してある図9図示のスイッチング電源は図7図示のスイッチング電源とほぼ同様の作用をする。
図10図示実施例は図1図示実施例に、図11図示実施例は図3図示実施例に、図12図示実施例は、図4図示実施例に、図13図示実施例は図7図示実施例に対応するもので、これらの実施例は、整流スイッチS1に電流検出回路28を接続し、この電流検出回路28の出力を出力チョークL1の出力端に接続した抵抗RSAW1の他端に接続してある。
以上のように構成してある図10乃至図13に示すスイッチング電源は、それぞれ対応する図1、図3、図4並びに図5図示のスイッチング電源とほぼ同様の作用をするが、これらに加え、これらのスイッチング電源は、フィルタ回路21,22,23,24で電流検出回路28から流れた電流を加えるため、出力インピーダンスを調整することができる。
本発明のスイッチング電源は、インダクタ電流の不連続状態を検出し、三角波の振幅を自動的に変化させる回路を内蔵することにより、安定した出力リップル特性を実現することができる。
本発明に係るスイッチング電源における発明を実施するための最良の形態の回路図である。 図1図示実施形態の動作波形図である。 本発明に係る実施例1の回路図である。 本発明に係る実施例2の回路図である。 本発明に係る実施例3の回路図である。 本発明に係る実施例4の回路図である。 本発明に係る実施例5の回路図である。 本発明に係る実施例6の回路図である。 本発明に係る実施例7の回路図である。 本発明に係る実施例8の回路図である。 同じく本発明に係る実施例8の回路図である。 同じく本発明に係る実施例8の回路図である。 同じく本発明に係る実施例8の回路図である。 従来例を示した回路図である。 同じく従来例を示した回路図である。 図15図示従来例の動作波形図である。
符号の説明
S1 整流スイッチ
S2 転流スイッチ
L1 出力チョーク
OUT 平滑コンデンサ
R1,R2,R3,R4,R5,R6 抵抗
S スイッチ
SAW1,CSAW2 コンデンサ
SAW1,RSAW2 抵抗
11 誤差アンプ
12 第一の比較器
13 第二の比較器
14 電圧分圧回路
15 フリップフロップ回路
16 電流不連続モード検出回路
17 ドライバ
21,22,23,24,25 フィルタ回路
26 バッファアンプ
27,28 電流検出回路

Claims (13)

  1. 整流スイッチ、転流スイッチ、出力チョーク並びに平滑コンデンサを備え、前記出力チョークと平滑コンデンサを直列に接続し、前記転流スイッチと並列に、抵抗及びコンデンサを備えたフィルタ回路を接続してあるスイッチング電源であって、この電源回路の出力側に誤差アンプの入力を接続して検出電圧と基準電圧との誤差を増幅するように構成し、この誤差アンプの出力を第一の比較器の一方の入力に接続するととともに、前記誤差アンプの出力を分圧比を自在に変化させる電圧分圧回路を介して第二の比較器の一方の入力に接続してあり、前記フィルタ回路の出力を前記第一の比較器の他方の入力、並びに第二の比較器の他方の入力に接続して、前記フィルタ回路より得られる三角波形の振幅が前記第一の比較器の一方の入力レベルと第二の比較器の一方の入力レベルとの間に収まるように制御する制御手段を設けてあることを特徴とするスイッチング電源。
  2. 前記電圧分圧回路は、抵抗を3つ以上直列に接続して、分圧比可変部と分圧比固定部とを構成し、前記分圧比可変部の一端を前記誤差アンプの出力と前記第一の比較器の入力間に接続し、同じく分圧比可変部の他端を前記第二の比較器の一方の入力に接続してあり、前記分圧比可変部に設けた少なくとも一の抵抗と並列にスイッチを接続し、インダクタ電流が不連続状態のときに、分圧比を自在に変化させるようにしてあることを特徴とする請求項1記載のスイッチング電源。
  3. 前記第一の比較器の出力をフリップフロップ回路のリセット側の入力に接続するとともに、前記第二の比較器の出力を前記フリップフロップ回路のセット側の入力に接続し、このフリップフロップ回路の出力をドライバの入力に接続し、このドライバの出力を前記整流スイッチ並びに前記転流スイッチに接続してあることを特徴とする請求項1又は2記載のスイッチング電源。
  4. 前記フィルタ回路は、抵抗及びコンデンサを各々少なくとも一つずつ設けて構成してあることを特徴とする請求項1乃至3のいずれかに記載のスイッチング電源。
  5. 前記フィルタ回路は、抵抗と二つのコンデンサを直列に接続して構成し、前記抵抗の一端を前記整流スイッチと前記出力チョークとの間に接続し、前記二つのコンデンサ間に前記フィルタ回路の出力部を設けてあるとともに、前記電源回路の出力側に電圧検出部を設け、この電圧検出部を前記誤差アンプの入力に接続してあることを特徴とする請求項4記載のスイッチング電源。
  6. 前記フィルタ回路は、抵抗とコンデンサを直列に接続して構成し、前記抵抗の一端を前記整流スイッチと前記出力チョークとの間に接続し、前記抵抗とコンデンサとの接続部に前記フィルタ回路の出力部を設けてあることを特徴とする請求項4記載のスイッチング電源。
  7. 整流スイッチ、転流スイッチ、出力チョーク並びに平滑コンデンサを備え、前記出力チョークと平滑コンデンサを直列に接続し、前記転流スイッチと並列に、かつ前記出力チョークの入力端側に抵抗を複数個直列に接続し、前記出力チョークの出力端と負電極との間にコンデンサを複数個直列にそれぞれ接続し、抵抗間及びコンデンサ間に接続部を設け、これら接続部を接続してフィルタ回路を構成してあるスイッチング電源であって、この電源回路の出力側に誤差アンプの入力を接続して検出電圧と基準電圧との誤差を増幅するように構成し、この誤差アンプの出力を第一の比較器の一方の入力に接続するととともに、前記誤差アンプの出力を分圧比を自在に変化させる電圧分圧回路を介して、前記誤差アンプの出力を分圧比を第二の比較器の一方の入力に接続してあり、前記フィルタ回路の出力を前記第一の比較器の他方の入力、並びに第二の比較器の他方の入力に接続して、前記フィルタ回路より得られる三角波形の振幅が前記第一の比較器の一方の入力レベルと第二の比較器の一方の入力レベルとの間に収まるように制御する制御手段を設けてあることを特徴とするスイッチング電源。
  8. 前記電源回路の出力側に電圧検出部を設け、この電圧検出部を前記誤差アンプの入力に接続してあることを特徴とする請求項7記載のスイッチング電源。
  9. 前記整流スイッチに該整流スイッチの電流を検出する電流検出回路を接続し、この電流検出回路を前記フィルタ回路に接続し、このフィルタ回路に前記電流検出回路から流れる電流を加えるように構成してあることを特徴とする請求項1乃至8のいずれかに記載のスイッチング電源。
  10. 整流スイッチ、転流スイッチ、出力チョーク並びに平滑コンデンサを備え、前記出力チョークと平滑コンデンサを直列に接続し、前記出力チョークと前記平滑コンデンサとの間に電流検出部を接続し、この電流検出部の入力側並びに出力側にバッファアンプの入力を接続し、このバッファアンプの出力に、抵抗及びコンデンサを備えたフィルタ回路を接続してあるスイッチング電源であって、この電源回路の出力側に誤差アンプの入力を接続して検出電圧と基準電圧との誤差を増幅するように構成し、この誤差アンプの出力を第一の比較器の一方の入力に接続するととともに、前記誤差アンプの出力を分圧比を自在に変化させる電圧分圧回路を介して、前記誤差アンプの出力を分圧比を第二の比較器の一方の入力に接続してあり、前記フィルタ回路の出力を前記第一の比較器の他方の入力、並びに第二の比較器の他方の入力に接続して、前記フィルタ回路より得られる三角波形の振幅が前記第一の比較器の一方の入力レベルと第二の比較器の一方の入力レベルとの間に収まるように制御する制御手段を設けてあることを特徴とするスイッチング電源。
  11. 前記出力チョークに該出力チョークの電流を検出する電流検出回路を接続し、この電流検出回路に前記フィルタ回路を接続し、このフィルタ回路に前記電流検出回路から流れる電流を加えるように構成してあることを特徴とする請求項1乃至3のいずれかに記載のスイッチング電源。
  12. 前記フィルタ回路は、コンデンサに2つの抵抗を直列に接続して構成し、前記電流検出回路の出力を前記コンデンサに接続し、このフィルタ回路の出力部を前記2つの抵抗の接続部に設けてあるとともに、前記電源回路の出力側に電圧検出部を設け、この電圧検出部を前記誤差アンプの入力に接続してあることを特徴とする請求項10又は11記載のスイッチング電源。
  13. 前記フィルタ回路は、コンデンサと抵抗を直列に接続して構成し、前記電流検出回路の出力を前記コンデンサに接続し、このフィルタ回路の出力部をコンデンサと抵抗との間の接続部に設けてあることを特徴とする請求項10又は11記載のスイッチング電源。
JP2003313441A 2003-09-05 2003-09-05 スイッチング電源 Expired - Fee Related JP4020844B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2003313441A JP4020844B2 (ja) 2003-09-05 2003-09-05 スイッチング電源
TW093103466A TWI231643B (en) 2003-09-05 2004-02-13 Switching power supply
AT04712668T ATE527746T1 (de) 2003-09-05 2004-02-19 Schaltbares netzgerät
CA002500507A CA2500507C (en) 2003-09-05 2004-02-19 Switching power supply
KR1020047019293A KR100607807B1 (ko) 2003-09-05 2004-02-19 스위칭 전원
US10/519,450 US6984966B2 (en) 2003-09-05 2004-02-19 Switching power supply
PCT/JP2004/001890 WO2005025041A1 (ja) 2003-09-05 2004-02-19 スイッチング電源
EP04712668A EP1603220B1 (en) 2003-09-05 2004-02-19 Switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003313441A JP4020844B2 (ja) 2003-09-05 2003-09-05 スイッチング電源

Publications (3)

Publication Number Publication Date
JP2005086854A JP2005086854A (ja) 2005-03-31
JP2005086854A5 JP2005086854A5 (ja) 2005-07-21
JP4020844B2 true JP4020844B2 (ja) 2007-12-12

Family

ID=34414363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003313441A Expired - Fee Related JP4020844B2 (ja) 2003-09-05 2003-09-05 スイッチング電源

Country Status (1)

Country Link
JP (1) JP4020844B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5104284B2 (ja) * 2007-12-18 2012-12-19 富士電機株式会社 スイッチング電源の制御回路および該制御回路を用いるスイッチング電源
JP2011083049A (ja) * 2009-10-02 2011-04-21 Toyota Motor Corp 電圧変換装置
JP5676961B2 (ja) 2010-07-30 2015-02-25 スパンション エルエルシー 電源の制御回路、電子機器及び電源の制御方法

Also Published As

Publication number Publication date
JP2005086854A (ja) 2005-03-31

Similar Documents

Publication Publication Date Title
KR100607807B1 (ko) 스위칭 전원
JP4810775B2 (ja) Dc−dcコンバータ
JP2004214793A (ja) 増幅回路
JP2586495B2 (ja) 高周波検出回路
EP1887830A2 (en) Protection circuit and load current detection circuit
JP4020844B2 (ja) スイッチング電源
JPH1169787A (ja) 力率改善回路
JP4020859B2 (ja) スイッチング電源
JP4020735B2 (ja) スイッチング電源
JP2004312594A (ja) D級増幅回路
JP4362166B2 (ja) 電源装置
JP4364021B2 (ja) スイッチング電源
JP3542022B2 (ja) レギュレータ
JP2009055695A (ja) スイッチング電源
JP2860058B2 (ja) 安定化電源回路
JP4020860B2 (ja) スイッチング電源
JP4342351B2 (ja) スイッチング電源
US6969980B1 (en) Noise-resistant pulse width modulator
JP2001275346A (ja) 電源装置
JP5151966B2 (ja) スイッチング電源
JP4363971B2 (ja) スイッチング電源
JP2555789Y2 (ja) 定電圧電源回路
JPS6223136Y2 (ja)
JP3560100B2 (ja) 共振型dc−dcコンバータ
JP2987458B2 (ja) Pwmパルス復調器

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050131

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070703

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070925

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070925

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees