JP5104284B2

JP5104284B2 - スイッチング電源の制御回路および該制御回路を用いるスイッチング電源

Info

Publication number: JP5104284B2
Application number: JP2007326287A
Authority: JP
Inventors: 聡菅原; 耕平山田
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2007-12-18
Filing date: 2007-12-18
Publication date: 2012-12-19
Anticipated expiration: 2027-12-18
Also published as: JP2009153235A

Description

本発明は、スイッチング電源の制御回路および該制御回路を用いるスイッチング電源に関し、特に、スイッチング電源の出力に発生する低電圧や過電圧を高精度に抑制するためのスイッチング電源の制御回路および該制御回路を用いるスイッチング電源に関する。

図１２は、スイッチング電源の一般的な構成を示すブロック図である。スイッチング電源には、インバータやコンバータなど、さまざまなものがあるが、ここでは代表してスイッチング電源の一例であるＤＣ−ＤＣコンバータを示している。スイッチング電源は、その出力VOUTが制御回路200にフィードバックされ、制御回路200では出力VOUTと目標値を比較しその結果よりパルス信号を生成し出力する(VCONT)。さらにパルス信号(VCONT)は、MOSFET(metal-oxide-semiconductor field effect transistor)やバイポーラトランジスタに代表される半導体スイッチ素子またはリレー回路で代表される機械スイッチ素子をオン／オフすることにより、出力VOUTを制御している。

図１２中のＤＣ−ＤＣコンバータの具体例としては、一般に図１３〜図２０に示されるような各種コンバータが知られている。すなわち、図１３〜図１４は降圧型コンバータの具体例、図１５〜図１６は昇圧型コンバータの具体例、図１７〜図１８は昇降圧型コンバータの具体例、図１９〜図２０はフライバック型コンバータの具体例、をおのおの示すものである。図１４，１６，１８，２０の従スイッチS2(106)は、図１３，１５，１７，１９の逆流阻止ダイオードＤ２(109)をスイッチング素子に置き換えた、同期整流型のコンバータを示すものである。図１３〜図２０中のスイッチS1，S2がパルス信号(VCONT)を受けて駆動回路105から出力されるパルス信号(VC1,VC2)によりオン／オフされる。また、図１３〜図２０において、110はトランス、ＶＬはコイルまたはトランスの巻線に発生する逆起電力、ＩＬはチョークコイルＬ(107)に流れる電流、ＩＬ１，ＩＬ２はトランス(110)の一次巻線および二次巻線に流れる電流、ＩＯＵＴは出力電流である。

次に、図１２中の制御回路200の動作について、さらに説明する。一般に制御回路200は、スイッチング電源の出力VOUTを検出回路210で検出し、これを次段の誤差増幅回路220に入力可能な信号VOに変換して出力する。誤差増幅回路220は信号VOと基準電圧VREF（230）とを比較して誤差信号VEを出力する。比較回路250は誤差信号VEと発振回路240の出力VOSCを比較し、PWMパルス(VCONT)を出力する。ここで、発振回路240の出力波形VOSCは三角波、鋸波、正弦波等があるが、ここでは広く用いられている三角波を用いて説明している。TSをVOSCの周期(スイッチング電源の主スイッチS1(104)をオン／オフする周期(スイッチング周期)と等しい)とし、t1を主スイッチS1(104)がオンの期間、t2を主スイッチS1(104)がオフの期間とすると、TS=t1+t2であり、主スイッチS1(104)のオン時比率ＤはＤ＝t1／TS で表される。なお、従スイッチS2(106)のオン/オフは主スイッチS1(104)のオン/オフと逆になっている。

一般に、図１３〜図２０のＤＣ−ＤＣコンバータでは、損失を無視すると、チョークコイルＬ(107)の電流が連続モードとなっている場合、出力VOUTは以下の式で表される。
降圧型コンバータ(図１３〜図１４) ：VOUT＝VIN・Ｄ
昇圧型コンバータ(図１５〜図１６) ：VOUT＝VIN／(１−Ｄ)
昇降圧及びフライバック型コンバータ(図１７〜図２０)：VOUT＝VIN・Ｄ／(１−Ｄ)
よって、主スイッチS1(104)のオン時比率を調整することにより、出力VOUTを制御できる。

次に、スイッチング電源の負荷や入力電圧が変化した場合の動作について説明する。図２１は、図１２の誤差増幅回路220の動作に関連する回路を含む一般的な誤差増幅器の構成例を示す図である。図２１の構成では、抵抗R3(221)を用いない場合もある。また図２１中のVref(231)は図１２中の基準電圧VREF(230)に相当し、スイッチング電源(ここではコンバータを例に説明する)の出力電圧VOUTの目標値とVrefが等しい場合には抵抗R1(211)を省くことができる。

図２２（ａ）〜（ｃ）は、コンバータの負荷電流が急激に変化した場合の従来例における動作波形を示す図である。図２２（ａ）に示すように、負荷電流が急激に増加すると、出力VOUTに接続されている出力コンデンサＣ（108）の電荷が吐き出され、誤差増幅器の応答遅延によりインダクタ電流の増加が遅れて電荷の供給が間に合わず、波形(イ)に示すようにコンバータの出力電圧Voutに最大値がVusで示されるアンダーシュートが生じる。これに伴い、図２２（ｂ）中の波形(ロ)に示す出力検出電圧Vaは Va＝Vout・R2/(R1＋R2)
で得られる値を示し、図２２（ｂ）中の波形(ロ)に示す最大値がVapで示されるアンダーシュートを生じる。この間、誤差増幅器入力電圧Vbは誤差増幅器の仮想短絡により、Vb＝Vrefに保たれる。また、波形(ハ)に示す帰還電圧Vcは最大値がVcp＝Vap・R4/R3で示されるオーバーシュートを生じる。

図２３は、従来のコンバータの出力電流と誤差増幅器出力電圧およびオン時比率Ｄの関係の概略を示す図である。例えば図１３または図１４に示す降圧型コンバータ回路では、回路損失を無視すると、電流不連続モードでは、PWM制御の場合、オン時比率Ｄ∝出力電流Ｉout１／２、PFM制御の場合、オン時比率Ｄ∝出力電流Ｉoutとなる。一方、インダクタ電流が常に0アンペア(Ａ)より大きい値となる重負荷時の電流連続モードでは、負荷によらずオン時比率Ｄは一定に保たれる。

図２３に示したように電流不連続モードでは、オン時比率Ｄを変化させるために誤差増幅器の出力電圧VEが大きく変化する必要がある。しかし、誤差増幅器は積分回路（図２１の帰還容量C1(225)、帰還抵抗R4(223)及びR3(221)）で帯域制限されていてその出力電圧VEが急変できないため、電流不連続モードでの負荷の急変または、電流不連続モードから電流連続モードへの移行を要する負荷の急変で、アンダーシュートが大きくなる問題があった。

以上、負荷が急激に増加した場合のアンダーシュート（低電圧化）について説明したが、負荷が急激に減少した場合に発生するオーバーシュート（過電圧化）や、入力電圧が急変した場合のアンダーシュート、オーバーシュートについても同様に説明できる。

以上のアンダーシュート（低電圧化）やオーバーシュート（過電圧化）の対策として、一般に、アンダーシュートやオーバーシュートを検出して、その検出結果に基づいてアンダーシュートやオーバーシュートを制限する方法が用いられる。

図２４は、従来の一般的なアンダーシュートの検出方法を示す図である。図２４では、アンダーシュートの制限値を決めるための基準電圧Vlimit(270)と出力検出電圧Va(213)を比較器(260)により比較し、出力検出電圧Va(213)がVlimit(270)に達すると比較器(260)がアンダーシュートを検出して信号Vcompを出力する。例えばアンダーシュートVusを100mV以下にするには、出力検出電圧Va(213)の定常値(=Vref)とVlimit(270)の差を(100mV)・VREF/Vout以下に設定しなくてはならない。さらに比較器(260)の応答遅延、および、アンダーシュートを検出し誤差増幅器出力VEを強制的に増加させるまでの応答遅延を考慮すると、出力検出電圧Va(213)の定常値(=Vref)とVlimit(270)の差を10mV程度に設定しなくてはならなくなる。しかし、一般にMOSFETを用いた比較器(260)の場合、特にオーバーシュートやアンダーシュートに対し高速で反応させる場合にはMOSFETのチャネル長を小さくする
必要があり、このため入力オフセットばらつきは数10mV程度に達する。よってＶａの定常値(=Vref)とVlimit(270)の差を10mV程度に設定することは不可能である。

下記特許文献１には、ＤＣ−ＤＣコンバータの過電圧や低電圧の発生を抑制するための方法が示されている。
また下記特許文献２には、負荷回路から負荷電流の増大を示す信号Sigが出力されると、エラーアンプ(誤差増幅器)に入力されている基準電圧の値を変更してエラーアンプの出力を変える電源システムが開示されている。
特開２００６−０４２５７６号公報特開２００５−１３０６１６号公報

上記特許文献１では、ＤＣ−ＤＣコンバータの過電圧や低電圧の発生を抑制するための方法が示されているが、比較器によってオーバーシュートした出力電圧と基準電圧を比較する方法であり、上記のとおり高速のオーバーシュートやアンダーシュートへの応答が見込まれない。また、オーバーシュートの検出とともに、オーバーシュートを制限した状態を解除する信号も上記比較器の信号を用いているため、比較器の遅延やばたつきによりオーバーシュートとアンダーシュートを繰り返す恐れがある。

また上記特許文献２は、負荷回路から負荷電流の増大を示す信号Sigが出力されると、エラーアンプ(誤差増幅器)に入力されている基準電圧の値を変更してエラーアンプの出力を変える電源システムが開示されている。基準電圧が変わるとエラーアンプ(誤差増幅器)の出力が大きくなり、これに伴い時比率も大きくすることができるが、信号Sig自体は負荷回路中のマイコンなどから出力する必要があるので、電源回路自体は負荷の増減を検知することはできない。

そこで本発明は、上記した問題点を解決するため、スイッチング電源の出力に発生する低電圧や過電圧を高精度に抑制するためのスイッチング電源の制御回路を提供することを目的とするものである。また上記制御回路において、発生した低電圧又は過電圧を制限した後、その制限を安定に解除できるようにするものである。

本発明に係るスイッチング電源の制御回路は、スイッチング素子をオン／オフすることにより入力電圧を出力電圧に変換するスイッチング電源を制御するスイッチング電源の制御回路であって、誤差増幅器を含み、該誤差増幅器を構成するオペアンプの反転入力端子に該オペアンプの帰還用抵抗と、前記スイッチング電源の制御用帰還抵抗を接続し、前記スイッチング電源の制御用帰還抵抗と前記オペアンプの帰還用抵抗の端子のうち前記オペアンプの反転入力と接続してない端子間の電圧により前記出力電圧の低電圧/過電圧を検出する低電圧/過電圧制限回路を備えている。

また本発明に係る低電圧/過電圧制限回路は、前記出力電圧を検出する検出回路を有し、前記スイッチング電源の制御用帰還抵抗を前記検出回路と前記オペアンプの反転入力端子の間に接続するようにしている。

また本発明に係る低電圧/過電圧制限回路は、比較器を有し、該比較器を用いて前記スイッチング電源の出力電圧の低電圧又は過電圧の検出を行うようにしている。
また、前記検出回路が直列接続された第１の抵抗回路および第２の抵抗回路からなる分圧回路であり、本発明に係る低電圧/過電圧制限回路は、低電圧又は過電圧の検出結果により、前記第１の抵抗回路および前記第２の抵抗回路のうち少なくとも一方の抵抗値を変
化させて前記誤差増幅器の誤差量を擬似的に変化させる抵抗値変更手段を有している。

また本発明に係る抵抗値変更手段は、グランド(ＧＮＤ)に接続する前記第２の抵抗回路の抵抗の値を変化させている。
また本発明に係る抵抗値変更手段は、前記スイッチング電源の出力端子側に接続する前記第１の抵抗回路の抵抗の値を変化させている。

また本発明に係る低電圧/過電圧制限回路は、抵抗回路の抵抗値を変化させた後、リセット信号を受信して変化させる前の値に戻すリセット手段を有している。
また本発明に係る低電圧/過電圧制限回路は、過電圧又は低電圧の制限値を前記比較器のオフセット電圧にて設定するようにしている。

また本発明に係る低電圧/過電圧制限回路は、比較器の前段にオフセット発生手段を有し、該オフセット発生手段によりオフセット電圧を設定するようにしている。
また本発明に係る低電圧/過電圧制限回路は、低電圧を検出し、該低電圧を制限した後、その制限を解除するリセット信号を、前記スイッチング電源の動作が電流不連続モードから電流連続モードに切り替わった時に出力し、前記制限を解除するようにしている。

また本発明のスイッチング電源は、上述したスイッチング電源の制御回路を用いてスイッチング素子をオン／オフさせるようにしている。

本発明によれば、スイッチング電源の出力に発生する低電圧や過電圧を高精度に抑制(制限)することができる。
また本発明によれば、発生した低電圧又は過電圧を制限した後、その制限を安定に解除できる。

以下、本発明の実施の形態を、図面を参照しながら説明する。
図１は、本発明の実施形態に係るスイッチング電源の制御回路に関し、アンダーシュートまたはオーバーシュートを精度よく検出し、検出出力を後述する本発明に係る低電圧/過電圧の制限に用いる部分の構成を示すものである。図１では、アンダーシュートを精度よく検出する例について説明する。図２２（ｂ）の波形（ロ），（ハ）で説明したようにスイッチング電源の出力にアンダーシュートが生じると、出力検出電圧Va(213)のみならず帰還電圧Vc(224)も変化する。さらに帰還電圧Vc(224)は出力検出電圧Va(213)の逆相で変化し、出力検出電圧Va(213)の変化量をΔVaとすると、帰還電圧Vc(224)の変化量ΔVcは
ΔVc= −ΔVa・R4/R3で与えられる。

図１の例では、出力検出電圧Va(213)と帰還電圧Vc(224)の変化の差ΔVa-ΔVc = (1+R4/R3)・ΔVa を比較器280の入力にすることにより、比較器280への入力信号振幅を大きくし、比較器280のオフセットばらつきの影響を回避するようにしている。図１の例で、例えば、帰還抵抗R4 = R3に設定すると、ΔVa-ΔVc = (1+R4/R3)・ΔVa = 2ΔVaとできる。また、帰還抵抗 R4 > R3に設定すると、ΔVa-ΔVc = (1+R4/R3)・ΔVa > 2ΔVaとできる。よって、アンダーシュートまたはオーバーシュートの検出信号に検出回路210のVaのみを用いる従来構成（図２４参照）の場合よりも入力信号振幅を大きくすることができる。
［実施例１］
図２は、本発明に係る低電圧/過電圧制限回路の第１実施例を示す図である。図２において、アンダーシュートまたはオーバーシュートが発生すると、比較器280の出力Vcompを入力とするロジック回路290が抵抗R2(212)を変化させる。例えばアンダーシュートの発生を比較器280が検出すると、ロジック回路290は抵抗R2(212)を小さくし、したがい、出力
検出電圧Va(213)を小さくして（Vb(222)からVa(213)に向けて）抵抗R3(221)に流れる電流を増加させる。これにより誤差増幅器220の帰還容量C1(225)の充電電流が増加し、誤差増幅器220の出力電圧VEの上昇が速くなる。誤差増幅器220の出力電圧VEが上昇すると、スイッチング電源の主スイッチのオン時比率Ｄが大きくなって入力電源から供給される電力が増大し、アンダーシュートが解消される。したがい、出力電圧VEの上昇が速いほどアンダーシュートも早期に解消され、アンダーシュートの最大値も小さくなる。

また、オーバーシュートの発生を比較器280が検出した場合には、ロジック回路290は抵抗R2(212)を大きくし、したがい、出力検出電圧Va(213)を大きくして（Va(213)からVb(222)に向けて）抵抗R3(221)に流れる込む電流を増加させる。これにより誤差増幅器220の帰還容量C1(225)の放電電流が増加し、誤差増幅器220の出力電圧VEの低下が速くなる。誤差増幅器220の出力電圧VEが低下すると、スイッチング電源の主スイッチのオン時比率Ｄが小さくなって入力電源から供給される電力が減少し、オーバーシュートが解消される。したがい、出力電圧VEの低下が速いほどオーバーシュートも早期に解消され、オーバーシュートの最大値も小さくなる。

また、抵抗R2(212)の代わりに抵抗R1(211)を変化させても良い。この場合、アンダーシュートが発生するとロジック回路290は抵抗R1(211)を大きくし、オーバーシュートが発生するとロジック回路290は抵抗R1(211)を小さくする。

次に、アンダーシュートまたはオーバーシュートが制限された後、リセット信号Vlsにより抵抗R2(212)または抵抗R1(211)を変化前に戻す。
図３(ａ)〜(ｃ)は、図２中の抵抗R2(212)を変化させるための３つの具体例を示す図である。すなわち図３(ａ)の第１具体例は、図２中の抵抗R2(212)を、R21(2121)，R22(2122)，R23(2123)の抵抗回路で構成する。通常時はR21(2121)とR22(2122)の直列接続で図２中の抵抗R2(212)を構成するが、アンダーシュート検出時には、図２中のロジック回路290により制御されるスイッチS1(2124)をオンしてR22(2122)にR23(2123)を並列接続し、この並列接続したものとR21(2121)との直列接続で図２中の抵抗R2(212)を構成し、図２中の抵抗R2(212)の抵抗値を小さくする。

また図３(ｂ)の第２具体例は、図２中の抵抗R2(212)を、R21(2121)，R22(2122) の抵抗回路で構成する。通常時はR21(2121)とR22(2122)の直列接続で図２中の抵抗R2(212)を構成するが、アンダーシュート検出時には、図２中のロジック回路290により制御されるスイッチS1(2124)をオンしてR22(2122)の両端を短絡してグランドに接続し、抵抗R21(2121)のみで図２中の抵抗R2(212)を構成し、図２中の抵抗R2(212)の抵抗値を小さくする。

さらに図３(ｃ)の第３具体例は、図２中の抵抗R2(212)を、R21(2121)，R22(2122) の抵抗回路で構成する。通常時はR21(2121)のみで図１５中の抵抗R2(212)を構成するが、アンダーシュート検出時には、図２中のロジック回路290により制御されるスイッチS1(2124)をオンしてR21(2121)にR22(2122)を並列接続して図２中の抵抗R2(212)を構成し、図２中の抵抗R2(212)の抵抗値を小さくする。

なお、抵抗値を変化させることができるものであれば、図３(ａ)〜(ｃ)に示すもの以外でもよいことは明白である。また、抵抗R2(212)の代わりに抵抗R1(212)を可変抵抗にする場合にも、図３(ａ)〜(ｃ)と同様の構成で実現できることは明白である。また抵抗R2(212)の場合と同様に、抵抗値を変化させることができるものであれば図３(ａ)〜(ｃ)に示すもの以外でもよいことは明白である。
［実施例２］
図４は、本発明に係る低電圧/過電圧制限回路の第２実施例を示す図である。図４(ａ)はアンダーシュートを検出したときの本発明に係る低電圧/過電圧制限回路の第２実施例
の構成を示すものである。定常状態では、抵抗R22の両端をGNDに短絡する縦続接続された２つのスイッチ291,292からなるスイッチング経路が開放状態となっている。比較器280がアンダーシュートを検出すると、比較器280の出力Vcompによりスイッチ291をオンにすることで抵抗R22(2122) の両端をGNDに短絡し、通常時はR21(2121)とR22(2122)の直列接続からなる抵抗をR21(2121)のみの抵抗とすることによりその抵抗値を小さくする。これにより、擬似的に誤差量を大きくして誤差増幅器220の出力電圧VEの上昇を速めている。

図４(ｂ)はオーバーシュートを検出したときの本発明に係る低電圧/過電圧制限回路の第２実施例の構成を示すものである。定常状態では、抵抗R22の両端をGNDに短絡するスイッチ293によるスイッチング経路が短絡状態となっている。比較器280がオーバーシュートを検出すると、スイッチ293をオフして抵抗R22(2122) の両端をGNDに接続するスイッチング経路を開放し、通常時はR21(2121)のみの抵抗をR21(2121)とR22(2122)の直列抵抗とすることによりその抵抗値を大きくする。これにより、擬似的に誤差量を大きくして誤差増幅器220の出力電圧VEの低下を速めている。

そして図４(ａ)または図４(ｂ)におけるアンダーシュートまたはオーバーシュートが制限された後は、リセット信号Vlsにより抵抗R22とGND間の接続状態を定常状態に戻す。なお図４(ａ)、(ｂ)における同様の構成で抵抗R1(211)を可変するように構成しても良い。

以上に示した図１、図２および図４では、誤差増幅器220の他方の入力端子に入力される基準電圧Vref(231)をコンバータ出力電圧自体の目標値とする場合には、抵抗R1(211)を削除することができる。この場合、定常時の可変抵抗R2(212)を開放状態にしても良い。

図５は、図１、図２および図４中の比較器に使用可能な比較器280の第１具体例を示す図である。図５に示すように入力にオフセット電圧Vos(282)を設けることで、アンダーシュートまたはオーバーシュートの検出値を設定できる。アンダーシュート、オーバーシュートの検出値の絶対値をΔVoに設定する場合、回路遅延や誤差を無視するとオフセット電圧Vos(282)の絶対値は、Vos = (1+R4/R3)・R2/(R1+R2)・ΔVoとなる。

図６は、図１、図２および図４中の比較器に使用可能な比較器の第２具体例を示す図である。トランジスタM1(2811)とM2(2812)のサイズ比（チャネル幅／チャネル長の比）を調節することによりオフセット電圧Vosを設定する。または抵抗R30(2813)と抵抗R40(2814)の比を調節することでオフセット電圧Vosを設定することもできる。

図７は、図１、図２および図４中の比較器に使用可能な比較器280の第３具体例を示す図である。トランジスタM1(2811)とM2(2812)のサイズ比（チャネル幅／チャネル長の比）を調節することによりオフセット電圧Vosを設定する。またトランジスタM3(2815)とM4(2816)のサイズ比（チャネル幅／チャネル長の比）を調節することによりオフセット電圧Vosを設定することもできる。図６，７では、Ｐチャネルトランジスタを入力とする比較器を示しているが、Ｎチャネルトランジスタを入力とする比較器でも良い。またMOSトランジスタで示しているが、バイポーラトランジスタを用いても良い。また、オフセット電圧Vosを調節する構成であれば、図６、図７に示すもの以外の比較器でもよいことは明白である。

図８は、図５〜図７に示した比較器にオフセットを設けず、比較器への入力部でオフセットを設定する本発明に係る入力回路の具体例を示す図である。すなわち比較器280の片方の入力に図８(ａ)，(ｂ)に示すソースフォロワを構成する回路を接続することでオフセットを設けることができる。つまり、トランジスタ2817,2818の閾値電圧分だけ入出力の電圧がシフトするようにする。図８(ａ)，(ｂ)ではMOSトランジスタ2817,2818で構成した具体例を示しているが、バイポーラトランジスタを用いてエミッタフォロワを構成するよ
うにしても良い。

ここで、図２の第１実施例および図４の第２実施例においてアンダーシュートを制限した場合のリセット信号Vlsについて説明する。図９(ａ)〜(ｅ)は、リセット信号Vlsを発生するまでのスイッチング電源における各部の波形を示す図である。図９(ａ)〜(ｅ)に示す波形図を用いてスイッチング電源における動作が不連続モードから連続モードへの切り替わりを検出する２つの方式について説明する。

第１の方式は、図９(ｂ)に示す信号（S2の状態）の立下りにディレイを設け、そのディレイ中に図９(ａ)に示す信号(S1の状態)が立ち上がれば（より具体的には、S1の状態とS2の状態のディレイとでANDをとり、このANDの出力がH(ハイ)になれば）、連続モードであると判断する。ここでディレイを設けるのは、連続モードでは、主スイッチS1と従スイッチS2が同時にオンして貫通電流が流れないよう、従スイッチS2がオフしてから主スイッチS1がオンするまで間をおくためのデッドタイムを設けるのが通常であり、このデッドタイムを考慮したものである。

次に第２の方式は、図９(ｃ)に示す信号（インダクタ両端電圧）が負である期間に、図９(ａ)に示す信号(S1の状態)が立ち上がれば（より具体的には、S1の状態とインダクタ両端電圧が負であることを示す信号とでANDをとり、このANDの出力がH(ハイ)になれば）、連続モードであると判断する。

なお、図９(ａ)に示す信号(S1の状態)と図９(ｂ)に示す信号（S2の状態）が完全な反転関係にないのは、不連続モードでは、図示しない検出回路によりインダクタ電流の逆転を検出すると、強制的に従スイッチS2をオフさせることに起因している。しかしながら連続モードでは、これらの信号は（デッドタイムを除き）完全な反転関係にある。そのため、上述した不連続モードから連続モードへの切り替わりを検出する２つの方式は、インダクタ電流の逆転を検出する検出回路とその出力により従スイッチS2を強制的にオフさせる回路が存在するという前提があってこそ成り立つことに注意を要する。

このようにリセット信号Vlsは図９(ｄ)、(ｅ)に示すように、スイッチング電源の動作が電流不連続モードから連続モードへ変化するときに、ロー(L)レベルからハイ(H)レベルに切り替わる。アンダーシュートを検知しそれを制限した後に、動作モードが不連続から連続に切り替わった瞬間に変化するリセット信号Vls信号（図９(ｅ)参照）により、制限を解除する。

図１０は、図２の第１実施例および図４の第２実施例に示す誤差増幅器の出力電圧VEと図９に示したリセット信号Vlsとの関係を説明する波形図である。図１０(ａ)のように動作が不連続モードから連続モードに切り替わった瞬間に変化するVls信号により制限を解除すると、誤差増幅器の出力電圧VEが滑らかに整定し、制限解除後の出力電圧VEは安定して定常状態（目標の定常値Ve）に移行する。また図１０(ｂ)のように動作が不連続モードにあるときにVls信号を出力すると、誤差増幅器の出力電圧VEは目標の定常値Veに到達していないためその整定にまだ時間を要する状態であり、制限解除後の出力電圧VEはさらに多くの時間を整定に要することになるため、アンダーシュートが悪化する場合もある。また図１０(ｃ)のように動作が連続モードに移行してしばらくした後にVls信号を出力すると、誤差増幅器の出力電圧VEは目標の定常値Veを超えてしまい、出力電圧VEにはオーバーシュートが生じる。以上の観察から、図１０(ａ)のように動作が不連続モードから連続モードに切り替わった瞬間に変化するVls信号により制限を解除する、すなわち図９(ｅ)に示す動作タイミングでリセット信号Vlsを出力することにより安定して制限を解除することができる。

図１１は、上記した低電圧/過電圧制限回路の各実施例によりもたらされるアンダーシュートまたはオーバーシュートの制限に対する効果を説明するための波形図である。図１１では降圧型コンバータで且つ図４(ａ)の構成にした場合のアンダーシュートの制限について示している。すなわち、図１１（イ）は、上記した低電圧/過電圧制限回路の各実施例によりもたらされるアンダーシュートの制限に対する効果を示す波形図であり、アンダーシュートが小さく且つ短い時間で整定されるのがわかる。これに対し、図１１（ロ）に示す一般的なアンダーシュート対策では、（イ）よりもアンダーシュートが大きく且つ整定するまでに時間がかかり、さらに図１１（ハ）に示すアンダーシュート対策を施していない場合では、（ロ）よりもさらにアンダーシュートが大きく且つ整定するまでに時間がかかることが見て取れる。したがって、本発明によれば、従来実施していた図２４に示す一般的なアンダーシュート対策よりもアンダーシュートが改善されるのが明白である。

本発明の実施形態に係るスイッチング電源の制御回路のアンダーシュートまたはオーバーシュートを検出する部分の構成を示す図である。本発明に係る低電圧/過電圧制限回路の第１実施例を示す図である。図２中の抵抗R2を変化させるための具体例を示す図である。本発明に係る低電圧/過電圧制限回路の第２実施例を示す図である。本発明に係る比較器の第１具体例を示す図である。本発明に係る比較器の第２具体例を示す図である。本発明に係る比較器の第３具体例を示す図である。本発明に係る入力回路の具体例を示す図である。本発明に係るリセット信号Vlsを発生するまでのスイッチング電源における各部の波形を示す図である。低電圧/過電圧制限回路の各実施例に示す誤差増幅器の出力電圧VEと図９に示したリセット信号Vlsとの関係を説明する波形図である。本発明に係る低電圧/過電圧制限回路によりもたらされるアンダーシュートまたはオーバーシュートの制限に対する効果を説明するための波形図である。スイッチング電源の一般的な構成を示すブロック図である。従来の降圧型コンバータの第１具体例を示す図である。従来の降圧型コンバータの第２具体例を示す図である。従来の昇圧型コンバータの第１具体例を示す図である。従来の昇圧型コンバータの第２具体例を示す図である。従来の昇降圧型コンバータの第１具体例を示す図である。従来の昇降圧型コンバータの第２具体例を示す図である。従来のフライバック型コンバータの第１具体例を示す図である。従来のフライバック型コンバータの第２具体例を示す図である。従来の一般的な誤差増幅器の構成例を示す図である。コンバータの負荷電流が急激に変化した場合の従来例における動作波形を示す図である。従来のコンバータの出力電流と誤差増幅器出力電圧およびオン時比率Ｄの関係の概略を示す図である。従来の一般的なアンダーシュートの検出方法を示す図である。

符号の説明

104 主スイッチ
105 駆動回路
106 従スイッチ
107 チョークコイル
108 出力コンデンサ
109 逆流阻止ダイオード
110 トランス
200 制御回路
210 検出回路
211 抵抗(コンバータの出力電圧検出用)
212 抵抗(コンバータの出力電圧検出用)
220 誤差増幅回路
221 帰還抵抗(スイッチング電源の制御用)
223 帰還抵抗(オペアンプ用)
225 帰還容量(オペアンプ用)
230,231 基準電圧
240 発振回路
250 比較回路
260 比較回路(従来例)
280 比較回路(本発明)
282 オフセット電圧
290 ロジック回路

Claims

スイッチング素子をオン／オフすることにより入力電圧を出力電圧に変換するスイッチング電源を制御するスイッチング電源の制御回路であって、
誤差増幅器を含み、該誤差増幅器を構成するオペアンプの反転入力端子に該オペアンプの帰還用抵抗と、前記スイッチング電源の制御用帰還抵抗を接続し、前記スイッチング電源の制御用帰還抵抗と前記オペアンプの帰還用抵抗の端子のうち前記オペアンプの反転入力と接続してない端子間の電圧により前記出力電圧の低電圧/過電圧を検出する低電圧/過電圧制限回路を備えることを特徴とするスイッチング電源の制御回路。
前記低電圧/過電圧制限回路は、前記出力電圧を検出する検出回路を有し、前記スイッチング電源の制御用帰還抵抗が前記検出回路と前記オペアンプの反転入力端子の間に接続されたものであることを特徴とする請求項１記載のスイッチング電源の制御回路。
前記低電圧/過電圧制限回路は、比較器を有し、該比較器を用いて前記スイッチング電源の出力電圧の低電圧又は過電圧の検出を行うことを特徴とする請求項２記載のスイッチング電源の制御回路。
前記検出回路が直列接続された第１の抵抗回路および第２の抵抗回路からなる分圧回路であり、前記低電圧/過電圧制限回路は、前記低電圧又は過電圧の検出結果により、前記第１の抵抗回路および前記第２の抵抗回路のうち少なくとも一方の抵抗値を変化させて前記誤差増幅器の誤差量を擬似的に変化させる抵抗値変更手段を有することを特徴とする請求項２又は請求項３記載のスイッチング電源の制御回路。
前記抵抗値変更手段は、グランド(ＧＮＤ)に接続する前記第２の抵抗回路の抵抗の値を変化させることを特徴とする請求項４記載のスイッチング電源の制御回路。
前記抵抗値変更手段は、前記スイッチング電源の出力端子側に接続する前記第１の抵抗回路の抵抗の値を変化させることを特徴とする請求項４記載のスイッチング電源の制御回路。
前記低電圧/過電圧制限回路は、前記抵抗回路の抵抗値を変化させた後、リセット信号を受信して変化させる前の値に戻すリセット手段を有する請求項４ないし６のいずれか１項に記載のスイッチング電源の制御回路。
前記低電圧/過電圧制限回路は、過電圧又は低電圧の制限値を前記比較器のオフセット電圧にて設定することを特徴とする請求項３記載のスイッチング電源の制御回路。
前記低電圧/過電圧制限回路は、前記比較器の前段にオフセット発生手段を有し、該オフセット発生手段によりオフセット電圧を設定することを特徴とする請求項３記載のスイッチング電源の制御回路。
前記低電圧/過電圧制限回路は、低電圧を検出し、該低電圧を制限した後、その制限を解除するリセット信号を、前記スイッチング電源の動作が電流不連続モードから電流連続モードに切り替わった時に出力し、前記制限を解除することを特徴とする請求項１ないし９のいずれか１項に記載のスイッチング電源の制御回路。
前記請求項１ないし１０のいずれか１項に記載のスイッチング電源の制御回路を用いてスイッチング素子をオン／オフさせることを特徴とするスイッチング電源。