JP4162416B2 - 高力率電源の制御回路及びこの制御回路を備えた電源 - Google Patents
高力率電源の制御回路及びこの制御回路を備えた電源 Download PDFInfo
- Publication number
- JP4162416B2 JP4162416B2 JP2002067261A JP2002067261A JP4162416B2 JP 4162416 B2 JP4162416 B2 JP 4162416B2 JP 2002067261 A JP2002067261 A JP 2002067261A JP 2002067261 A JP2002067261 A JP 2002067261A JP 4162416 B2 JP4162416 B2 JP 4162416B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- control circuit
- error
- power supply
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は力率改善のために出力を制御する制御回路とこの制御回路を備えた高力率電源に関するものである。
【０００２】
【従来の技術】
従来の高力率電源の制御回路を備えた電源について図３に示す。また、この回路における電流モード波形を図４に示す。この電源回路は、交流電源１に整流ダイオード２を接続し、整流ダイオード２の出力をチョーク３に接続し、このチョーク３をオン、オフ動作を行うスイッチ素子４のドレインに接続し、このスイッチ素子４のソースと整流ダイオード２との間に電流検出器７を接続してある。一方、このスイッチ素子４のドレイン・ソース間の出力側には整流ダイオード５と平滑コンデンサ６を設け、このコンデンサ６の両端に負荷８を接続し、直流電圧を供給するように構成してある。
【０００３】
この電源には制御回路を設けてあり、電源の出力側に抵抗９，１０からなる電圧検出部を接続し、この電圧検出部で検出した電圧と第一の基準電圧の偏差を増幅する第一の誤差増幅回路１１と、この第一の誤差増幅回路１１の出力と入力検出電圧で形成された基準電流と検出電流の偏差を増幅する第二の誤差増幅回路１３とを備えてある。また、この第二の誤差増幅回路１３の出力にパルス発生器１４を接続し、このパルス発生器１４を電源回路のスイッチ素子４のゲートに接続してある。
【０００４】
この制御回路では、高力率にするために、電流波形を正弦波に近い波形になるようにし、交流電源が５０Ｈｚ若しくは６０Ｈｚであるのに対して、カットオフ周波数を数Ｈｚで設定する必要がある。このために安定系は高周波域で十分なゲインを得ることができないので、入出力条件が急変するような場合には安定化制御の伝達が遅れる。この結果、図４に示すような、出力電圧の過渡的な変動が大きくなるという課題がある。
【０００５】
また、従来の高力率電源の制御回路として、特開昭６４−７２１１号公報に開示してあるものがある。この回路を図５に示す。この回路は、出力電圧が減少した際に、電圧偏差と遅延電圧偏差との差が予め定めた所定値よりも大きい場合に、前記電圧偏差を可変増幅器に増幅率を定める信号として加える回路と、前記出力電圧が増大した際に、前記電圧偏差が所定値以下の場合に、負荷に並列に接続されるスイッチング素子にそれを強制的にオフする信号を加える強制オフ回路３２とを備えてあることを特徴とする。
【０００６】
しかし、この回路は、比較器３３の出力側に接続部を設け、この接続部に抵抗３４とコンデンサ３５を接続し、この抵抗３４の他端にダイオード３７とツェナーダイオード３６とを介して比較器３８の出力側とを接続してあり、前記比較器３３の出力側には可変増幅器３９が接続してあるため、コンデンサ３５は急速に充電できるが、急速に放電することが困難であり、オーバーシュートするおそれがある。
【０００７】
これを回避するために、負荷に並列に接続されるスイッチング素子にそれを強制的にオフする信号を加える強制オフ回路３２を備えてあるが、強制的にオフする信号を加えるている間、急激に負荷がかかった場合、出力電圧が急激に落ち込むおそれがあるという課題がある。
【０００８】
【発明が解決しようとする課題】
本発明は、上記問題に鑑みてなされたものであり、入力電源の急変及び負荷の急変に対する出力電圧の過渡的な変動を抑制することができる新規な高力率電源の制御回路及びこの制御回路を備えた電源を提供する。
【０００９】
【課題を解決しようとする手段】
上記目的を達成するためになされた本発明は、入出力の急変、例えば、負荷電流が急激に変化したとき際に、出力電圧が第二の基準電圧より低下した点で、第三の誤差増幅回路が動作して、その出力を第二の誤差増幅回路が受け、スイッチング素子のオン時間を増加し、出力の落ち込みを抑える事を可能にした。
【００１０】
本発明は、高周波域で十分なゲインを得ることができ、入出力条件が急変するような場合があっても安定化制御の応答が遅れることを防ぎ、この結果、出力電圧の過渡的な変動を小さくする事を可能にした。
【００１１】
【発明の実施の形態】
以下、添付図面を用いて本発明高力率電源の制御回路を備えた電源に係る実施例を説明する。図１はその回路図であって、１は交流電源、２は整流ダイオード、３はチョーク、４はスイッチ素子、５は整流ダイオード、６は平滑コンデンサ、７は電流検出器、８は負荷、９，１０は検出電圧用抵抗、１１は第一の誤差増幅回路、１２は第一の基準電圧源、１３は第二の誤差増幅回路、１４はパルス発生器、１５，１６は比較器、１７は伝達時間制御回路、１８は乗算器、２１は第三の誤差増幅回路、２２は第二の基準電圧源、２３はダイオード、２５は比較器、２７は伝達時間制御回路、Ｖ０は出力電圧、Ｉ０は負荷電流、ａは第一の誤差増幅回路１１の出力、ｂは基準電流、及び、ｃは第三の誤差増幅回路２１の比較器２５の出力である。また、図２には負荷電流急変の波形図を示してある。
【００１２】
図１に示す実施例に係るスイッチング電源回路は、交流電源１に整流ダイオード２を接続し、整流ダイオード２の出力をチョーク３に接続し、このチョーク３をオン、オフ動作を行うスイッチ素子４のドレインに接続し、このスイッチ素子４のソースと整流ダイオード２との間に電流検出器７を接続してある。一方、このスイッチ素子４のドレイン・ソース間の出力側には整流ダイオード５と平滑コンデンサ６を設け、このコンデンサ６の両端に負荷８を接続し、直流電圧を供給するように構成してある。
【００１３】
本発明に係る高力率電源の制御回路は、第一の基準電圧と検出電圧の偏差を増幅する第一の誤差増幅回路１１と、第一の誤差増幅回路１１の出力と入力検出電圧で形成された基準電流と検出電流の偏差を増幅する第二の誤差増幅回路１３とを備えてあり、平滑コンデンサ６と負荷８との間に接続部を設け、この接続部に抵抗９，１０で構成した電圧検出部を接続し、この抵抗９，１０の接続部に前記第一の誤差増幅回路１１を接続し、この第一の誤差増幅回路１１の出力に前記第二の誤差増幅回路１３の入力を接続し、この第二の誤差増幅回路１３の出力にパルス発生器１４を接続し、このパルス発生器１４を電源回路のスイッチ素子４のゲートに接続してある。
【００１４】
第一の誤差増幅回路１１に比較器を設けてあり、この比較器１５の負側の入力に、抵抗を介して、検出電圧用抵抗９，１０の接続部を接続し、正側の入力には、第一の基準電圧源１２を介して、電圧検出部の抵抗１０の端部を接続してある。また、比較器１５の負側の入力と出力との間と並列に抵抗を接続してあるとともに、抵抗とコンデンサとの直列回路を接続し、伝達時間制御回路１７を構成してある。
【００１５】
第二の誤差増幅回路１３に比較器１６を設けてあり、この比較器１６の正側の入力に電流検出器７を接続し、負側の入力に第一の誤差増幅回路１１を接続し、比較器１６の出力にはパルス発生器１４を接続してある。なお、この第一の誤差増幅回路１１と第二の誤差増幅回路１３との間には乗算器１８と抵抗とを設けてある。この乗算器１８は電源回路と接続し、第一の誤差増幅回路１１の出力と入力検出電圧とを掛け合わせ、この乗算器１８に反転回路を設け、乗算信号を反転させて、第一の誤差増幅回路１２の電圧が上昇した際に、第二の誤差増幅回路１３の基準値より下がるように設定してある。
【００１６】
本発明に係る制御回路は第三の誤差増幅回路２１を設けてある。第三の誤差増幅回路２１に比較器２５を設けてあり、この比較器２５の負側の入力に検出電圧用抵抗９，１０の接続部を接続し、正側の入力には、第二の基準電圧源２２と抵抗を介して、電圧検出部の抵抗１０の端部を接続してある。第二の基準電圧源２２の基準電圧を第一の基準電圧源１２の基準電圧より低めに設定してある。本実施例では、図２で示すように、第一の基準電圧源１２の基準電圧をＶ０に設定し、第二の基準電圧源２２の基準電圧をＶ０より低いＶ０’に設定する。また、比較器２５の負側の入力と出力との間と並列に抵抗を接続してあるとともに、抵抗とコンデンサとの直列回路を接続し、伝達時間制御回路２７を構成してある。なお、この伝達時間制御回路２７を構成するコンデンサを第一の誤差増幅回路１１のコンデンサに比べて充放電を早いものに設定してある。
【００１７】
比較器２５の出力に抵抗２４を接続し、この抵抗２４にダイオード２３のカソードを接続し、このダイオード２３のアノードを第二の誤差増幅回路１３の負側の入力に接続してある。さらに、第三の誤差増幅回路２１のカットオフ周波数を第一の誤差増幅回路１１のカットオフ周波数の約１０倍乃至約１００倍で設定してある。以上の構成より、出力側の検出電圧が低下した際に、第二の基準電圧よりも低くなった場合に、第三の誤差増幅回路２１による電圧の偏差を第二の誤差増幅回路１３の基準電流に加えるようにしてある。
【００１８】
以上のように構成してあるスイッチング電源において、以下のように作用する。定常時においては、第一の誤差増幅回路１１及び第二の誤差増幅回路１３の制御により、安定した負荷電流Ｉ０が負荷８に供給され、出力電圧Ｖ０もほぼ一定になる。
【００１９】
負荷電流Ｉ０が急激に増加すると、出力電圧Ｖ０は低下する。出力電圧Ｖ０が低下すると、第一の誤差増幅回路１１の検出電圧が基準電圧より低くなり、第一の誤差増幅回路１１の出力ａが上昇する。同じく、出力電圧Ｖ０が低下すると、第三の誤差増幅回路２１も動作する。但し、第三の誤差増幅回路２１の基準電圧は第一の誤差増幅回路１１の基準電圧より低く設定してあるため、第三の誤差増幅回路２１にはタイムラグがあり、この間における第三の誤差増幅回路２１の電圧は定常時とほぼ同様である。第三の誤差増幅回路２１の検出電圧が第二の基準電圧２２より低くなると、第三の誤差増幅回路２１に設けた伝達時間制御回路２７の応答で比較器２５の出力は低下しようとする。
【００２０】
伝達時間制御回路２７の応答で比較器２５の出力が低下した際、第一の誤差増幅回路１１の伝達時間制御回路１７の動作により、第一の誤差増幅回路１１の電圧が上昇したことについて第二の誤差増幅回路１３では認識しておらず、第三の誤差増幅回路２１に設けたダイオード２３の作用によって、第二の誤差増幅回路１３の基準電流ｂが急速に下がることにより、第二の誤差増幅回路１３の比較器１６は高の状態になり、このとき第二の誤差増幅回路１３は負荷電流Ｉ０が急激に増加していることを認識する。このとき出力電圧はＶ０’となるが、比較器１６が高の状態になるとパルス発生器１４で発するパルスのオン幅が増加して、電源の出力電圧の落ち込みをＶ０’で抑えることができる。
【００２１】
第二の誤差増幅回路１３が第一の誤差増幅回路１１に対する伝達速度が、第三の誤差増幅回路２１に対する伝達速度に比べて遅いため、第一の誤差増幅回路１１の電圧が上昇したことについて第二の誤差増幅回路１３で認識するまでの間、第二の誤差増幅回路１３の基準電流ｂの波形は振幅を繰り返し、パルス発生器１４は増加したオン幅でパルスを発生し続け、電源の出力電圧は第三の誤差増幅回路２１の基準電圧２２で設定した値Ｖ０’で維持し続ける。
【００２２】
第一の誤差増幅回路１１の電圧が上昇したことについて第二の誤差増幅回路１３で認識し、その後、第一の誤差増幅回路１１の出力ａの上昇は止まって一定になり、第二の誤差増幅回路１３の基準電流ｂの波形の振幅は緩やかになる。また、第三の誤差増幅回路２１の比較器２５の出力が上昇しはじめ、元の値に戻る。基準電圧が設定値Ｖ０’からＶ０に上昇するため、パルス発生器１４で発するパルスのオン幅はさらに増加し、電源の出力電圧はＶ０まで上昇する。
【００２３】
【発明の効果】
本発明によれば、入出力の急変、例えば、負荷電流が急激に変化したとき際に、出力電圧が第二の基準電圧より低下した点で、第三の誤差増幅回路が動作して、その出力を第二の誤差増幅回路が受け、スイッチング素子のオン時間を増加し、出力の落ち込みを抑える効果がある。
【００２４】
また、高周波域で十分なゲインを得ることができ、入出力条件が急変するような場合があっても安定化制御の応答が遅れることを防ぎ、この結果、出力電圧の過渡的な変動を小さく効果がある。
【図面の簡単な説明】
【図１】 本発明に係る一実施例を示す回路図である。
【図２】 図１図示実施例の動作波形図である。
【図３】 従来例を示す回路図である。
【図４】 従来例の動作波形図である。
【図５】 図３とは別の従来例を示す回路図である。
【符号の説明】
１ 交流電源
２ 整流ダイオード
３ チョーク
４ スイッチ素子
５ 整流ダイオード
６ 平滑コンデンサ
７ 電流検出器
８ 負荷
９，１０ 検出電圧用抵抗
１１ 第一の誤差増幅回路
１２ 第一の基準電圧源
１３ 第二の誤差増幅回路
１４ パルス発生器
１５ 比較器
１６ 比較器
１７ 伝達時間制御回路
１８ 乗算器
２１ 第三の誤差増幅回路
２２ 第二の基準電圧源
２３ ダイオード
２４ 抵抗
２５ 比較器
２７ 伝達時間制御回路
３２ 強制オフ回路
３３ 比較器
３４ 抵抗
３５ コンデンサ
３６ ツェナーダイオード
３７ ダイオード
３８ 比較器
３９ 可変増幅器
Ｖ０ 出力電圧
Ｉ０ 負荷電流
ａ 第一の誤差増幅回路１１の出力
ｂ 基準電流
ｃ 比較器２５の出力
【発明の属する技術分野】
本発明は力率改善のために出力を制御する制御回路とこの制御回路を備えた高力率電源に関するものである。
【０００２】
【従来の技術】
従来の高力率電源の制御回路を備えた電源について図３に示す。また、この回路における電流モード波形を図４に示す。この電源回路は、交流電源１に整流ダイオード２を接続し、整流ダイオード２の出力をチョーク３に接続し、このチョーク３をオン、オフ動作を行うスイッチ素子４のドレインに接続し、このスイッチ素子４のソースと整流ダイオード２との間に電流検出器７を接続してある。一方、このスイッチ素子４のドレイン・ソース間の出力側には整流ダイオード５と平滑コンデンサ６を設け、このコンデンサ６の両端に負荷８を接続し、直流電圧を供給するように構成してある。
【０００３】
この電源には制御回路を設けてあり、電源の出力側に抵抗９，１０からなる電圧検出部を接続し、この電圧検出部で検出した電圧と第一の基準電圧の偏差を増幅する第一の誤差増幅回路１１と、この第一の誤差増幅回路１１の出力と入力検出電圧で形成された基準電流と検出電流の偏差を増幅する第二の誤差増幅回路１３とを備えてある。また、この第二の誤差増幅回路１３の出力にパルス発生器１４を接続し、このパルス発生器１４を電源回路のスイッチ素子４のゲートに接続してある。
【０００４】
この制御回路では、高力率にするために、電流波形を正弦波に近い波形になるようにし、交流電源が５０Ｈｚ若しくは６０Ｈｚであるのに対して、カットオフ周波数を数Ｈｚで設定する必要がある。このために安定系は高周波域で十分なゲインを得ることができないので、入出力条件が急変するような場合には安定化制御の伝達が遅れる。この結果、図４に示すような、出力電圧の過渡的な変動が大きくなるという課題がある。
【０００５】
また、従来の高力率電源の制御回路として、特開昭６４−７２１１号公報に開示してあるものがある。この回路を図５に示す。この回路は、出力電圧が減少した際に、電圧偏差と遅延電圧偏差との差が予め定めた所定値よりも大きい場合に、前記電圧偏差を可変増幅器に増幅率を定める信号として加える回路と、前記出力電圧が増大した際に、前記電圧偏差が所定値以下の場合に、負荷に並列に接続されるスイッチング素子にそれを強制的にオフする信号を加える強制オフ回路３２とを備えてあることを特徴とする。
【０００６】
しかし、この回路は、比較器３３の出力側に接続部を設け、この接続部に抵抗３４とコンデンサ３５を接続し、この抵抗３４の他端にダイオード３７とツェナーダイオード３６とを介して比較器３８の出力側とを接続してあり、前記比較器３３の出力側には可変増幅器３９が接続してあるため、コンデンサ３５は急速に充電できるが、急速に放電することが困難であり、オーバーシュートするおそれがある。
【０００７】
これを回避するために、負荷に並列に接続されるスイッチング素子にそれを強制的にオフする信号を加える強制オフ回路３２を備えてあるが、強制的にオフする信号を加えるている間、急激に負荷がかかった場合、出力電圧が急激に落ち込むおそれがあるという課題がある。
【０００８】
【発明が解決しようとする課題】
本発明は、上記問題に鑑みてなされたものであり、入力電源の急変及び負荷の急変に対する出力電圧の過渡的な変動を抑制することができる新規な高力率電源の制御回路及びこの制御回路を備えた電源を提供する。
【０００９】
【課題を解決しようとする手段】
上記目的を達成するためになされた本発明は、入出力の急変、例えば、負荷電流が急激に変化したとき際に、出力電圧が第二の基準電圧より低下した点で、第三の誤差増幅回路が動作して、その出力を第二の誤差増幅回路が受け、スイッチング素子のオン時間を増加し、出力の落ち込みを抑える事を可能にした。
【００１０】
本発明は、高周波域で十分なゲインを得ることができ、入出力条件が急変するような場合があっても安定化制御の応答が遅れることを防ぎ、この結果、出力電圧の過渡的な変動を小さくする事を可能にした。
【００１１】
【発明の実施の形態】
以下、添付図面を用いて本発明高力率電源の制御回路を備えた電源に係る実施例を説明する。図１はその回路図であって、１は交流電源、２は整流ダイオード、３はチョーク、４はスイッチ素子、５は整流ダイオード、６は平滑コンデンサ、７は電流検出器、８は負荷、９，１０は検出電圧用抵抗、１１は第一の誤差増幅回路、１２は第一の基準電圧源、１３は第二の誤差増幅回路、１４はパルス発生器、１５，１６は比較器、１７は伝達時間制御回路、１８は乗算器、２１は第三の誤差増幅回路、２２は第二の基準電圧源、２３はダイオード、２５は比較器、２７は伝達時間制御回路、Ｖ０は出力電圧、Ｉ０は負荷電流、ａは第一の誤差増幅回路１１の出力、ｂは基準電流、及び、ｃは第三の誤差増幅回路２１の比較器２５の出力である。また、図２には負荷電流急変の波形図を示してある。
【００１２】
図１に示す実施例に係るスイッチング電源回路は、交流電源１に整流ダイオード２を接続し、整流ダイオード２の出力をチョーク３に接続し、このチョーク３をオン、オフ動作を行うスイッチ素子４のドレインに接続し、このスイッチ素子４のソースと整流ダイオード２との間に電流検出器７を接続してある。一方、このスイッチ素子４のドレイン・ソース間の出力側には整流ダイオード５と平滑コンデンサ６を設け、このコンデンサ６の両端に負荷８を接続し、直流電圧を供給するように構成してある。
【００１３】
本発明に係る高力率電源の制御回路は、第一の基準電圧と検出電圧の偏差を増幅する第一の誤差増幅回路１１と、第一の誤差増幅回路１１の出力と入力検出電圧で形成された基準電流と検出電流の偏差を増幅する第二の誤差増幅回路１３とを備えてあり、平滑コンデンサ６と負荷８との間に接続部を設け、この接続部に抵抗９，１０で構成した電圧検出部を接続し、この抵抗９，１０の接続部に前記第一の誤差増幅回路１１を接続し、この第一の誤差増幅回路１１の出力に前記第二の誤差増幅回路１３の入力を接続し、この第二の誤差増幅回路１３の出力にパルス発生器１４を接続し、このパルス発生器１４を電源回路のスイッチ素子４のゲートに接続してある。
【００１４】
第一の誤差増幅回路１１に比較器を設けてあり、この比較器１５の負側の入力に、抵抗を介して、検出電圧用抵抗９，１０の接続部を接続し、正側の入力には、第一の基準電圧源１２を介して、電圧検出部の抵抗１０の端部を接続してある。また、比較器１５の負側の入力と出力との間と並列に抵抗を接続してあるとともに、抵抗とコンデンサとの直列回路を接続し、伝達時間制御回路１７を構成してある。
【００１５】
第二の誤差増幅回路１３に比較器１６を設けてあり、この比較器１６の正側の入力に電流検出器７を接続し、負側の入力に第一の誤差増幅回路１１を接続し、比較器１６の出力にはパルス発生器１４を接続してある。なお、この第一の誤差増幅回路１１と第二の誤差増幅回路１３との間には乗算器１８と抵抗とを設けてある。この乗算器１８は電源回路と接続し、第一の誤差増幅回路１１の出力と入力検出電圧とを掛け合わせ、この乗算器１８に反転回路を設け、乗算信号を反転させて、第一の誤差増幅回路１２の電圧が上昇した際に、第二の誤差増幅回路１３の基準値より下がるように設定してある。
【００１６】
本発明に係る制御回路は第三の誤差増幅回路２１を設けてある。第三の誤差増幅回路２１に比較器２５を設けてあり、この比較器２５の負側の入力に検出電圧用抵抗９，１０の接続部を接続し、正側の入力には、第二の基準電圧源２２と抵抗を介して、電圧検出部の抵抗１０の端部を接続してある。第二の基準電圧源２２の基準電圧を第一の基準電圧源１２の基準電圧より低めに設定してある。本実施例では、図２で示すように、第一の基準電圧源１２の基準電圧をＶ０に設定し、第二の基準電圧源２２の基準電圧をＶ０より低いＶ０’に設定する。また、比較器２５の負側の入力と出力との間と並列に抵抗を接続してあるとともに、抵抗とコンデンサとの直列回路を接続し、伝達時間制御回路２７を構成してある。なお、この伝達時間制御回路２７を構成するコンデンサを第一の誤差増幅回路１１のコンデンサに比べて充放電を早いものに設定してある。
【００１７】
比較器２５の出力に抵抗２４を接続し、この抵抗２４にダイオード２３のカソードを接続し、このダイオード２３のアノードを第二の誤差増幅回路１３の負側の入力に接続してある。さらに、第三の誤差増幅回路２１のカットオフ周波数を第一の誤差増幅回路１１のカットオフ周波数の約１０倍乃至約１００倍で設定してある。以上の構成より、出力側の検出電圧が低下した際に、第二の基準電圧よりも低くなった場合に、第三の誤差増幅回路２１による電圧の偏差を第二の誤差増幅回路１３の基準電流に加えるようにしてある。
【００１８】
以上のように構成してあるスイッチング電源において、以下のように作用する。定常時においては、第一の誤差増幅回路１１及び第二の誤差増幅回路１３の制御により、安定した負荷電流Ｉ０が負荷８に供給され、出力電圧Ｖ０もほぼ一定になる。
【００１９】
負荷電流Ｉ０が急激に増加すると、出力電圧Ｖ０は低下する。出力電圧Ｖ０が低下すると、第一の誤差増幅回路１１の検出電圧が基準電圧より低くなり、第一の誤差増幅回路１１の出力ａが上昇する。同じく、出力電圧Ｖ０が低下すると、第三の誤差増幅回路２１も動作する。但し、第三の誤差増幅回路２１の基準電圧は第一の誤差増幅回路１１の基準電圧より低く設定してあるため、第三の誤差増幅回路２１にはタイムラグがあり、この間における第三の誤差増幅回路２１の電圧は定常時とほぼ同様である。第三の誤差増幅回路２１の検出電圧が第二の基準電圧２２より低くなると、第三の誤差増幅回路２１に設けた伝達時間制御回路２７の応答で比較器２５の出力は低下しようとする。
【００２０】
伝達時間制御回路２７の応答で比較器２５の出力が低下した際、第一の誤差増幅回路１１の伝達時間制御回路１７の動作により、第一の誤差増幅回路１１の電圧が上昇したことについて第二の誤差増幅回路１３では認識しておらず、第三の誤差増幅回路２１に設けたダイオード２３の作用によって、第二の誤差増幅回路１３の基準電流ｂが急速に下がることにより、第二の誤差増幅回路１３の比較器１６は高の状態になり、このとき第二の誤差増幅回路１３は負荷電流Ｉ０が急激に増加していることを認識する。このとき出力電圧はＶ０’となるが、比較器１６が高の状態になるとパルス発生器１４で発するパルスのオン幅が増加して、電源の出力電圧の落ち込みをＶ０’で抑えることができる。
【００２１】
第二の誤差増幅回路１３が第一の誤差増幅回路１１に対する伝達速度が、第三の誤差増幅回路２１に対する伝達速度に比べて遅いため、第一の誤差増幅回路１１の電圧が上昇したことについて第二の誤差増幅回路１３で認識するまでの間、第二の誤差増幅回路１３の基準電流ｂの波形は振幅を繰り返し、パルス発生器１４は増加したオン幅でパルスを発生し続け、電源の出力電圧は第三の誤差増幅回路２１の基準電圧２２で設定した値Ｖ０’で維持し続ける。
【００２２】
第一の誤差増幅回路１１の電圧が上昇したことについて第二の誤差増幅回路１３で認識し、その後、第一の誤差増幅回路１１の出力ａの上昇は止まって一定になり、第二の誤差増幅回路１３の基準電流ｂの波形の振幅は緩やかになる。また、第三の誤差増幅回路２１の比較器２５の出力が上昇しはじめ、元の値に戻る。基準電圧が設定値Ｖ０’からＶ０に上昇するため、パルス発生器１４で発するパルスのオン幅はさらに増加し、電源の出力電圧はＶ０まで上昇する。
【００２３】
【発明の効果】
本発明によれば、入出力の急変、例えば、負荷電流が急激に変化したとき際に、出力電圧が第二の基準電圧より低下した点で、第三の誤差増幅回路が動作して、その出力を第二の誤差増幅回路が受け、スイッチング素子のオン時間を増加し、出力の落ち込みを抑える効果がある。
【００２４】
また、高周波域で十分なゲインを得ることができ、入出力条件が急変するような場合があっても安定化制御の応答が遅れることを防ぎ、この結果、出力電圧の過渡的な変動を小さく効果がある。
【図面の簡単な説明】
【図１】 本発明に係る一実施例を示す回路図である。
【図２】 図１図示実施例の動作波形図である。
【図３】 従来例を示す回路図である。
【図４】 従来例の動作波形図である。
【図５】 図３とは別の従来例を示す回路図である。
【符号の説明】
１ 交流電源
２ 整流ダイオード
３ チョーク
４ スイッチ素子
５ 整流ダイオード
６ 平滑コンデンサ
７ 電流検出器
８ 負荷
９，１０ 検出電圧用抵抗
１１ 第一の誤差増幅回路
１２ 第一の基準電圧源
１３ 第二の誤差増幅回路
１４ パルス発生器
１５ 比較器
１６ 比較器
１７ 伝達時間制御回路
１８ 乗算器
２１ 第三の誤差増幅回路
２２ 第二の基準電圧源
２３ ダイオード
２４ 抵抗
２５ 比較器
２７ 伝達時間制御回路
３２ 強制オフ回路
３３ 比較器
３４ 抵抗
３５ コンデンサ
３６ ツェナーダイオード
３７ ダイオード
３８ 比較器
３９ 可変増幅器
Ｖ０ 出力電圧
Ｉ０ 負荷電流
ａ 第一の誤差増幅回路１１の出力
ｂ 基準電流
ｃ 比較器２５の出力
Claims (12)
- 交流電源を入力とし、出力に安定化された直流電圧を供給すると共に入力電流を正弦波に近い波形になるようにする高力率電源の制御回路において、第一の基準電圧と検出電圧の偏差を増幅する第一の誤差増幅回路と、前記第一の誤差増幅回路の出力と入力検出電圧で形成された基準電流と検出電流の偏差を増幅する第二の誤差増幅回路と、第二の基準電圧と前記検出電圧の偏差を増幅する第三の誤差増幅回路とを備え、出力側の検出電圧が低下した際に、前記第二の基準電圧よりも低くなった場合に、前記第三の誤差増幅回路による電圧の偏差を第二の誤差増幅回路の基準電流に加えるように構成してあることを特徴とする高力率電源の制御回路。
- 前記第一の誤差増幅回路及び前記第三の誤差増幅回路の夫々に伝達時間制御回路を設け、この伝達時間制御回路は、前記第二の誤差増幅回路に前記基準電圧と検出電圧の偏差を伝達する時間を制御する回路であり、前記第三の誤差増幅回路に設けた伝達時間制御回路の伝達速度を、前記第一の誤差増幅回路に設けた伝達時間制御回路の伝達速度より高速にしてあることを特徴とする請求項１記載の高力率電源の制御回路。
- 前記第三の誤差増幅回路のカットオフ周波数を前記第一の誤差増幅回路のカットオフ周波数のほぼ１０倍乃至ほぼ１００倍で設定してあることを特徴とする請求項１又は２記載の高力率電源の制御回路。
- 前記第一の誤差増幅回路と前記第三の誤差増幅回路とを並列接続してあることを特徴とする請求項１乃至３のいずれかに記載の高力率電源の制御回路。
- 前記第三の誤差増幅回路の出力を前記第二の誤差増幅回路の基準電流に接続してあることを特徴とする請求項１乃至４に記載の高力率電源の制御回路。
- 前記第三の誤差増幅回路の出力部にダイオードを設け、このダイオードのアノードを前記第三の誤差増幅回路の出力側に向けて接続してあることを特徴とする請求項５に記載の高力率電源の制御回路。
- 前記第一の誤差増幅回路に比較器を備え、この比較器の負側で前記検出電圧を入力し、同じく正側で前記第一の基準電圧を入力するように構成してあることを特徴とする請求項１乃至６のいずれかに記載の高力率電源の制御回路。
- 前記第三の誤差増幅回路に比較器を備え、この比較器の負側で前記検出電圧を入力し、同じく正側で前記第二の基準電圧を入力するように構成してあることを特徴とする請求項１乃至７のいずれかに記載の高力率電源の制御回路。
- 前記伝達時間制御回路は、前記比較器の負側に抵抗を接続し、この抵抗と直列且つ前記比較器と並列にコンデンサを接続し、このコンデンサと並列に抵抗を接続して構成してあることを特徴とする請求項８記載の高力率電源の制御回路。
- 前記第二の誤差増幅回路に比較器を備え、この比較器の負側で前記基準電流を入力し、同じく正側で高力率電源の検出電流を入力するように構成してあることを特徴とする請求項１乃至９のいずれかに記載の高力率電源の制御回路。
- 前記第一の誤差増幅回路と前記第二の誤差増幅回路との間に前記第一の誤差増幅回路の出力と入力検出電圧とを乗算する乗算器を設け、この乗算器に反転回路を設け、乗算信号を反転させて前記基準電流を形成することを特徴とする請求項１乃至１０のいずれかに記載の高力率電源の制御回路。
- 請求項１乃至１１のいずれかに記載の制御回路を備えてあることを特徴とする電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002067261A JP4162416B2 (ja) | 2002-03-12 | 2002-03-12 | 高力率電源の制御回路及びこの制御回路を備えた電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002067261A JP4162416B2 (ja) | 2002-03-12 | 2002-03-12 | 高力率電源の制御回路及びこの制御回路を備えた電源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003274645A JP2003274645A (ja) | 2003-09-26 |
| JP4162416B2 true JP4162416B2 (ja) | 2008-10-08 |
Family
ID=29198703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002067261A Expired - Lifetime JP4162416B2 (ja) | 2002-03-12 | 2002-03-12 | 高力率電源の制御回路及びこの制御回路を備えた電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4162416B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5104284B2 (ja) * | 2007-12-18 | 2012-12-19 | 富士電機株式会社 | スイッチング電源の制御回路および該制御回路を用いるスイッチング電源 |
| US7888917B2 (en) * | 2008-04-23 | 2011-02-15 | Honeywell International Inc. | Systems and methods for producing a substantially constant output voltage in a power source boost system |
| KR101677728B1 (ko) * | 2009-10-26 | 2016-11-21 | 페어차일드코리아반도체 주식회사 | 역률 보상 회로 및 역률 보상 회로의 구동 방법 |
| JP2011109892A (ja) * | 2009-11-17 | 2011-06-02 | Sanee Denki Kk | 定電流電源装置 |
| CN103187867A (zh) * | 2011-12-30 | 2013-07-03 | 海洋王照明科技股份有限公司 | 直流升压电路 |
| JP6399761B2 (ja) * | 2014-02-07 | 2018-10-03 | キヤノン株式会社 | 電源装置及び画像形成装置 |
| CN106291065B (zh) * | 2016-10-17 | 2023-05-16 | 成都前锋电子仪器有限责任公司 | 一种电压取样电路 |
| CN106899210B (zh) * | 2017-02-24 | 2019-02-26 | 华为技术有限公司 | 一种buck控制器和输出电压的控制方法 |
-
2002
- 2002-03-12 JP JP2002067261A patent/JP4162416B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003274645A (ja) | 2003-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3574394B2 (ja) | スイッチング電源装置 | |
| US6744241B2 (en) | Method for driving a switch in a switch-mode converter, and a drive circuit for driving a switch | |
| KR100801498B1 (ko) | 스위칭 제어 회로 및 자려형 ｄｃ―ｄｃ 컨버터 | |
| US7298124B2 (en) | PWM regulator with discontinuous mode and method therefor | |
| KR101677728B1 (ko) | 역률 보상 회로 및 역률 보상 회로의 구동 방법 | |
| JP4110926B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| EP1913679B1 (en) | Switching regulator with slope compensation independent of changes in switching frequency | |
| JP2006136190A (ja) | レギュレータ、これを制御するための方法、回路、および負荷端子に印加された電圧を調整するための方法 | |
| JP2002281742A (ja) | カレントモードｄｃ／ｄｃコンバータ | |
| US11018581B2 (en) | Methods and devices for operating converters | |
| JP4630165B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP4162416B2 (ja) | 高力率電源の制御回路及びこの制御回路を備えた電源 | |
| JP2007037297A (ja) | 力率改善回路 | |
| EP4050779B1 (en) | Dc/dc converter and soft start overshoot prevention method thereof | |
| JPH11178329A (ja) | 電流モードスイッチング変換器 | |
| JPH1169787A (ja) | 力率改善回路 | |
| US7123492B1 (en) | Circuit for reducing inrush current generated during startup of a switching power supply | |
| JP2000341957A (ja) | 電源装置 | |
| US9952616B2 (en) | Differential circuit including a current mirror | |
| JP2000139073A (ja) | スイッチング電源回路 | |
| JP4966252B2 (ja) | スイッチング電源装置 | |
| JP2000023355A (ja) | 電源装置 | |
| JP3572601B2 (ja) | 電圧共振型スイッチング電源及び電圧共振型スイッチング電源の制御方法 | |
| JPH1141914A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3471297B2 (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050105 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071102 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080116 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080305 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080722 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080722 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4162416 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130801 Year of fee payment: 5 |
|
| EXPY | Cancellation because of completion of term |