JP4020735B2 - スイッチング電源 - Google Patents
スイッチング電源 Download PDFInfo
- Publication number
- JP4020735B2 JP4020735B2 JP2002270327A JP2002270327A JP4020735B2 JP 4020735 B2 JP4020735 B2 JP 4020735B2 JP 2002270327 A JP2002270327 A JP 2002270327A JP 2002270327 A JP2002270327 A JP 2002270327A JP 4020735 B2 JP4020735 B2 JP 4020735B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- power supply
- input
- comparator
- filter circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、スイッチングの応答速度の高速化を図るための制御手段を備えたスイッチング電源に関するものである。
【０００２】
【従来の技術】
従来のスイッチング電源を図１５乃至図１７に示す。図１５に示すスイッチング電源は電圧ヒステリシス制御手段を備えてある。具体的構成は以下の通りである。この電源回路の出力側に誤差アンプ３１の負の入力を接続して検出電圧と基準電圧Ｖrefとの誤差を増幅するように構成してある。この誤差アンプ３１の出力をドライバ３７の入力に接続し、このドライバ３７の出力を整流スイッチＳ１のゲート並びに転流スイッチＳ２のゲートに接続してある（例として特許文献１参照。）。
【０００３】
図１６に示すスイッチング電源は電圧モード型ＰＷＭ制御手段を備えてある。具体的構成は以下の通りである。この電源回路の出力側に誤差アンプ３１の負の入力を接続して検出電圧と基準電圧Ｖrefとの誤差を増幅するように構成してある。この誤差アンプ３１の出力を比較器３２の正の入力に接続し、この比較器３２の負の入力に発振器３３を接続して、この発振器３３から比較器３２に三角波を送信するように構成してある。この比較器３２の出力をラッチ３５の入力に接続し、このラッチ３５の入力に発振器３３を接続し、この発振器３３からラッチ３５に矩形波を送信するように構成してある。さらに、ラッチ３５の出力をドライバ３７の入力に接続し、このドライバ３７の出力を整流スイッチＳ１のゲート並びに転流スイッチＳ２のゲートに接続してある（例として特許文献１参照。）。
【０００４】
図１７に示すスイッチング電源は電流モード型ＰＷＭ制御手段を備えてある。具体的構成は以下の通りである。この電源回路の出力側に誤差アンプ３１の負の入力を接続して検出電圧と基準電圧Ｖｒｅｆとの誤差を増幅するように構成してある。この誤差アンプ３１の出力を比較器３２の負の入力に接続してある。出力チョークＬ１に電流検出回路３４を接続し、この電流検出回路３４を比較器３２の正の入力に接続してある。この比較器３２の出力にフリップフロップ回路３６のリセット側を接続し、このフリップフロップ回路３６のセット側に発振器３３を接続し、この発振器３３からフリップフロップ回路３６にクロック信号を送信するように構成してある。このフリップフロップ回路３６の出力をドライバ３７の入力に接続し、このドライバ３７の出力を整流スイッチＳ１のゲート並びに転流スイッチＳ２のゲートに接続してある（例として特許文献２参照。）。
【０００５】
【特許文献１】
米国特許第６１４７４７８号公報（第７頁、第１図、第３図）
【特許文献２】
米国特許第４９４３９０２号公報（第５−６頁、第２図）
【０００６】
【発明が解決しようとする課題】
先ず、電圧ヒステリシス制御手段を備えたスイッチング電源では、出力電圧を直接使い、出力電圧が規定のレベルよりも下がったらスイッチがオンしてインダクタ電流を増加させ、出力電圧が規定の別のレベルよりも上がったらスイッチがオフしてインダクタ電流を減少させる動作を繰り返すことにより出力電圧の制御を行うため応答速度は速いが、原理的に安定性に乏しい方式であり、出力コンデンサや負荷の状態に非常に敏感な動作をするため用途を著しく限定するという課題が生じた。
【０００７】
続いて、電圧モード型ＰＷＭ制御では、固定周波数三角波と誤差増幅信号とを使ってデューティ比を決定しているが、この方法では固定周波数三角波の周波数と誤差増幅信号の周波数が近くなると安定性が損なわれるため、誤差増幅信号の周波数帯域を固定周波数三角波に対して１／１０程度まで落とす必要があったという課題が生じた。
【０００８】
また、電流モード型ＰＷＭ制御では、固定周波数三角波の代わりにインダクタ電流信号を用いることで、誤差増幅信号との位相余裕を大きく取れるようになったが、誤差増幅信号の周波数帯域を大きく上げることはできないという課題が生じた。
【０００９】
図１８には、電流モード型ＰＷＭ制御手段を用いたスイッチング電源の負荷電流が急増した場合の動作波形図を示し、図１９には、同じくスイッチング電源の負荷電流が急減した場合の動作波形図を示してある。具体的には、上側は出力電圧波形、中央はインダクタ電流波形、下側は誤差アンプ３１の出力及び三角波を示してある。これらの図で示す通り、負荷電流が急激に増加すると、出力電圧が落ち込み、これに伴い、インダクタ電流が増加する。また、負荷電流が急激に減少すると、出力電圧が跳ね上がり、これに伴い、インダクタ電流が減少する。しかし、出力電圧が安定するまでには数周期以上必要になり、安定した電源動作を得るために、系の応答速度が遅くなるという課題が生じた。
【００１０】
本発明は、上記問題に鑑みてなされたものであり、誤差増幅信号の周波数帯域を下げなくても安定性を確保することができるスイッチング電源を提供する。
【００１１】
【課題を解決しようとする手段】
上記目的を達成するためになされた本発明は、フィルタ回路より得られる三角波形の振幅が第一の比較器の一方の入力レベルと第二の比較器の一方の入力レベルとの間に収まるように制御する制御手段を設けてあることにより、三角波は抵抗とコンデンサで構成したフィルタの手前で接続してある出力スイッチのオン／オフにより生成されるため、出力スイッチの動作状態と誤差増幅信号との位相差が固定され、誤差増幅信号の周波数帯域を下げなくても安定性を確保することができる。
【００１２】
整流スイッチに電流検出回路を接続し、この電流検出回路をフィルタ回路に接続することにより、フィルタ回路には通常流れる電流と電流検出回路を経由して流れる電流とが流れ、出力インピーダンスの調整をすることができる。
【００１３】
【発明の実施の形態】
以下、添付図面を用いて本発明スイッチング電源に係る実施例を説明する。図１は本発明に係るスイッチング電源の一実施例を示す。Ｃはコンデンサ、Ｓはスイッチング素子、Ｒは抵抗、Ｚはインピーダンス、１１は誤差アンプ、１２，１３は比較器、１４は電流検出回路、１５はバッファアンプ、１６はフリップフロップ回路、１７はドライバ、２１，２２，２３，２４，２５はフィルタ回路である。
【００１４】
本実施例に係るスイッチング電源は、整流スイッチＳ１、転流スイッチＳ２、出力チョークＬ１並びに平滑コンデンサＣＯＵＴを備え、出力チョークＬ１と平滑コンデンサＣＯＵＴとを直列に接続した電源回路を備えてある。この電源回路の出力側に制御回路を接続してある。この制御回路の出力は整流スイッチＳ１と転流スイッチＳ２に接続してある。
【００１５】
電源回路の出力側に電圧検出用の抵抗Ｒ１，Ｒ２を備え、これら抵抗Ｒ１，Ｒ２の接続部を誤差アンプ１１の負の入力に接続し、この誤差アンプ１１で検出電圧と基準電圧との誤差を増幅するように構成してある。この誤差アンプ１１の出力に第一の比較器１２の負の入力に接続し、同じくこの誤差アンプ１１の出力を分割抵抗Ｒ３，Ｒ４を介して第二の比較器１３の正の入力に接続してある。
【００１６】
出力チョークＬ１と平滑コンデンサＣＯＵＴとの直列回路と並列に、抵抗ＲＳＡＷ１と２つのコンデンサＣＳＡＷ１，ＣＳＡＷ２とを直列に接続して構成するフィルタ回路２１を接続してある。このフィルタ回路２１の出力を第一の比較器１２の正の入力、並びに第二の比較器１３の負の入力に接続してある。
【００１７】
第一の比較器１２の出力をフリップフロップ回路１６のリセット側の入力に接続するとともに、第二の比較器１３の出力をフリップフロップ回路１６のセット側の入力に接続してある。このフリップフロップ回路１６の出力をドライバ１７の入力に接続し、このドライバ１７の出力を整流スイッチＳ１並びに転流スイッチＳ２に接続し、フィルタ回路２１より得られる三角波形の振幅が第一の比較器１２の一方の入力レベルと第二の比較器１３の一方の入力レベルとの間に収まるように構成してある。
【００１８】
以上のように構成してあるスイッチング電源は以下のような作用をする。先ず、定常時については、従来の制御手段を有するスイッチング電源とほぼ同様の作用をするため、説明を省略する。
【００１９】
続いて、負荷電流が急激に増加した場合について説明する。この動作波形図を図２に示す。なお、図２の上側には出力電圧波形を、中央にはインダクタ電流波形を、下側には誤差アンプ１１の出力、誤差アンプ１１の出力を抵抗分割したもの、並びにフィルタ回路２１により生成された２つのレベル内に収まるように制御される三角波をそれぞれ示してある。負荷電流が急激に増加すると、図２に示す通り、出力電圧が瞬間的に落ち込み、インダクタ電流が急激に増加する。
【００２０】
このとき、電源回路に備えた出力チョークＬ１と平滑コンデンサＣＯＵＴとの直列回路と並列に接続したフィルタ回路２１により得られる三角波と、誤差アンプ１１により出力電圧と基準電圧との誤差を増幅して生成される２つのレベルとを使い、第一の比較器１２で比較して得られた信号をフリップフロップ回路１６のリセット側に入力する。これとともに、電源回路に備えた出力チョークＬ１と平滑コンデンサＣＯＵＴとの直列回路と並列に接続したフィルタ回路２１により得られる三角波と、誤差アンプ１１により出力電圧と基準電圧との誤差を増幅した信号から分割抵抗Ｒ３，Ｒ４により抵抗分割して生成される２つのレベルとを使い、第二の比較器１３で比較して得られた信号をフリップフロップ回路１６のセット側に入力する。このように信号を入力することにより、三角波の振幅が前記２つのレベルの間に収まるように制御を行っている。
【００２１】
この制御によって、フィルタ回路２１により三角波を生成するため、三角波の登り傾斜は出力チョークＬ１を流れる電流が増加する期間であり、三角波の下り傾斜はインダクタ電流が減少する期間である。この方式では、誤差増幅信号が変動したとき、その変動量の大きさに応じて三角波の周波数及びデューティ比が変化する。前記２つのレベルの間に三角波が収まるように制御を行うことで、誤差増幅信号と三角波との波形の位相差は最大９０度で固定される。三角波はまた、出力チョークＬ１と平滑コンデンサＣＯＵＴとの直列回路の手前に接続されている整流スイッチＳ１のオン／オフにより生成されるため、整流スイッチＳ１の動作状態と誤差増幅信号との位相差も固定されることになる。このため、誤差増幅信号の周波数帯域を下げなくても安定性を確保することが可能となり、スイッチング電源として応答速度を飛躍的に改善することができる。
【００２２】
また、誤差増幅アンプの出力信号に応じて、（電源における２つのスイッチの駆動状態を示す）三角波の周波数及び位相が瞬時に変化し、それに応じてインダクタ電流も変化するために高速な応答が実現できており、出力電圧の落ち込みを最小限に抑えることができる。
【００２３】
続いて、負荷電流が急激に減少した場合について説明する。この動作波形図を図３に示す。なお、図２の上側には出力電圧波形を、中央にはインダクタ電流波形を、下側には誤差アンプ１１の出力、誤差アンプ１１の出力を抵抗分割したもの、並びにフィルタ回路２１により生成された２つのレベル内に収まるように制御される三角波をそれぞれ示してある。負荷電流が急激に減少すると、図３に示す通り、出力電圧が瞬間的に跳ね上がり、インダクタ電流が急激に減少する。
【００２４】
このとき、負荷電流が急激に増加した場合と同様に、三角波の振幅が前記２つのレベルの間に収まるように制御を行っているため、三角波の下り傾斜はインダクタ電流が減少する期間であり、三角波の登り傾斜は出力チョークＬ１を流れる電流が増加する期間である。この方式では、誤差増幅信号が変動したとき、その変動量の大きさに応じて三角波の周波数及びデューティ比が変化する。前記２つのレベルの間に三角波が収まるように制御を行うことで、誤差増幅信号と三角波との波形の位相差は最大９０度で固定される。三角波はまた、出力チョークＬ１と平滑コンデンサＣＯＵＴとの直列回路の手前に接続されている整流スイッチＳ１のオン／オフにより生成されるため、整流スイッチＳ１の動作状態と誤差増幅信号との位相差も固定されることになる。このため、誤差増幅信号の周波数帯域を下げなくても安定性を確保することが可能となり、スイッチング電源として応答速度を飛躍的に改善することができる。
【００２５】
また、誤差増幅アンプの出力信号に応じて、（電源における２つのスイッチの駆動状態を示す）三角波の周波数及び位相が瞬時に変化し、それに応じてインダクタ電流も変化するために高速な応答が実現できており、出力電圧の跳ね上がりを最大限に抑えることができる。
【００２６】
なお、この実施例は電圧検出用の抵抗Ｒ１，Ｒ２を備えてあるとともに、出力チョークＬ１と平滑コンデンサＣＯＵＴとの直列回路と並列に、抵抗ＲＳＡＷ１と２つのコンデンサＣＳＡＷ１，ＣＳＡＷ２とを直列に接続して構成するフィルタ回路２１を接続してあることにより、誤差アンプ出力信号の直流成分と三角波の直流成分とをほぼ同じレベルにしている。
【００２７】
図４は、図１図示実施例とは異なるスイッチング電源を示す。このスイッチング電源は、電源回路の出力側に誤差アンプ１１の負の入力に接続し、この誤差アンプ１１で検出電圧と基準電圧との誤差を増幅するように構成してある。この誤差アンプ１１の出力に第一の比較器１２の負の入力に接続し、同じくこの誤差アンプ１１の出力を分割抵抗Ｒ３，Ｒ４を介して第二の比較器１３の正の入力に接続してある。
【００２８】
出力チョークＬ１と平滑コンデンサＣＯＵＴとの直列回路と並列に、抵抗ＲＳＡＷ１とコンデンサＣＳＡＷ１とを直列に接続して構成するフィルタ回路２２を接続してある。このフィルタ回路２２の出力を第一の比較器１２の正の入力、並びに第二の比較器１３の負の入力に接続してある。
【００２９】
第一の比較器１２の出力をフリップフロップ回路１６のリセット側の入力に接続するとともに、第二の比較器１３の出力をフリップフロップ回路１６のセット側の入力に接続してある。このフリップフロップ回路１６の出力をドライバ１７の入力に接続し、このドライバ１７の出力を整流スイッチＳ１並びに転流スイッチＳ２に接続し、フィルタ回路２２より得られる三角波形の振幅が第一の比較器１２の一方の入力レベルと第二の比較器１３の一方の入力レベルとの間に収まるように構成してある。
【００３０】
以上のように構成してあるスイッチング電源は図１図示の実施例とほぼ同様の作用をし、誤差増幅信号の周波数帯域を下げなくても安定性を確保することが可能となり、スイッチング電源として応答速度を飛躍的に改善することができる。但し、本実施例では、電源回路の出力側に電圧検出用の抵抗を設けておらず、また、フィルタ回路２２は図１図示実施例のフィルタ回路２１と構成が異なる。
【００３１】
図５は、前記実施例とは異なるスイッチング電源を示す。このスイッチング電源は、電源回路の出力側に電圧検出用の抵抗Ｒ１，Ｒ２を備え、これら抵抗Ｒ１，Ｒ２の接続部を誤差アンプ１１の負の入力に接続し、この誤差アンプ１１で検出電圧と基準電圧との誤差を増幅するように構成してある。この誤差アンプ１１の出力に第一の比較器１２の負の入力に接続し、同じくこの誤差アンプ１１の出力を分割抵抗Ｒ３，Ｒ４を介して第二の比較器１３の正の入力に接続してある。
【００３２】
この実施例では、出力チョークＬ１の入出力端間にフィルタ回路２３を設けてある。このフィルタ回路２３は以下のように構成してある。出力チョークＬ１の入力端に転流スイッチＳ２と並列に２つの抵抗ＲＳＡＷ１，ＲＳＡＷ２を直列に接続し、同じく出力チョークＬ１の出力端と負電極線との間に転流スイッチＳ２と並列に２つのコンデンサＣＳＡＷ１，ＣＳＡＷ２を直列に接続してある。直列に接続した抵抗ＲＳＡＷ１，ＲＳＡＷ２の間、並びに直列に接続したコンデンサＣＳＡＷ１，ＣＳＡＷ２の間に接続部を設け、これら接続部を接続してフィルタ回路２３を構成してある。前記接続部はフィルタ回路２３の出力部であり、出力を第一の比較器１２の正の入力、並びに第二の比較器１３の負の入力に接続してある。
【００３３】
第一の比較器１２の出力をフリップフロップ回路１６のリセット側の入力に接続するとともに、第二の比較器１３の出力をフリップフロップ回路１６のセット側の入力に接続してある。このフリップフロップ回路１６の出力をドライバ１７の入力に接続し、このドライバ１７の出力を整流スイッチＳ１並びに転流スイッチＳ２に接続し、フィルタ回路２５より得られる三角波形の振幅が第一の比較器１２の一方の入力レベルと第二の比較器１３の一方の入力レベルとの間に収まるように構成してある。
【００３４】
以上のように構成してあるスイッチング電源は図１図示実施例とほぼ同様の作用をし、誤差増幅信号の周波数帯域を下げなくても安定性を確保することが可能となり、スイッチング電源として応答速度を飛躍的に改善することができる。
【００３５】
図６は、図５図示実施例とはほぼ同様のスイッチング電源であり、このスイッチング電源は、電源回路の出力側に誤差アンプ１１の負の入力に接続し、この誤差アンプ１１で検出電圧と基準電圧との誤差を増幅するように構成してある。このスイッチング電源は図４図示実施例とほぼ同様の作用をし、誤差増幅信号の周波数帯域を下げなくても安定性を確保することが可能となり、スイッチング電源として応答速度を飛躍的に改善することができる。
【００３６】
図７は、前記実施例とは異なるスイッチング電源を示す。このスイッチング電源は、電源回路の出力側に電圧検出用の抵抗Ｒ１，Ｒ２を備え、これら抵抗Ｒ１，Ｒ２の接続部を誤差アンプ１１の負の入力に接続し、この誤差アンプ１１で検出電圧と基準電圧との誤差を増幅するように構成してある。この誤差アンプ１１の出力に第一の比較器１２の負の入力に接続し、同じくこの誤差アンプ１１の出力を分割抵抗Ｒ３，Ｒ４を介して第二の比較器１３の正の入力に接続してある。
【００３７】
この実施例では、出力チョークＬ１と平滑コンデンサＣＯＵＴとの間に電流検出用の抵抗Ｒ５を接続してあり、この抵抗Ｒ５の入力側をバッファアンプ１５の正の入力に、出力側を同じくバッファアンプ１５の負の入力にそれぞれ接続してある。このバッファアンプ１５の出力にコンデンサＣＳＡＷ１と２つの抵抗ＲＳＡＷ１，ＲＳＡＷ２とを直列に接続して構成するフィルタ回路２４を接続してある。このフィルタ回路２４の出力を第一の比較器１２の正の入力、並びに第二の比較器１３の負の入力に接続してある。
【００３８】
第一の比較器１２の出力をフリップフロップ回路１６のリセット側の入力に接続するとともに、第二の比較器１３の出力をフリップフロップ回路１６のセット側の入力に接続してある。このフリップフロップ回路１６の出力をドライバ１７の入力に接続し、このドライバ１７の出力を整流スイッチＳ１並びに転流スイッチＳ２に接続し、フィルタ回路２４より得られる三角波形の振幅が第一の比較器１２の一方の入力レベルと第二の比較器１３の一方の入力レベルとの間に収まるように構成してある。
【００３９】
以上のように構成してあるスイッチング電源は図１図示実施例とほぼ同様の作用をし、誤差増幅信号の周波数帯域を下げなくても安定性を確保することが可能となり、スイッチング電源として応答速度を飛躍的に改善することができる。また、この実施例は電圧検出用の抵抗Ｒ１，Ｒ２を備えてあるとともに、フィルタ回路２４をコンデンサＣＳＡＷ１と２つの抵抗ＲＳＡＷ１，ＲＳＡＷ２とを直列に接続して構成してあることにより、高周波成分のみを取り出すことができる。
【００４０】
図８は、前記実施例とは異なるスイッチング電源を示す。このスイッチング電源は、電源回路の出力側に誤差アンプ１１の負の入力に接続し、この誤差アンプ１１で検出電圧と基準電圧との誤差を増幅するように構成してある。この誤差アンプ１１の出力に第一の比較器１２の負の入力に接続し、同じくこの誤差アンプ１１の出力を分割抵抗Ｒ３，Ｒ４を介して第二の比較器１３の正の入力に接続してある。
【００４１】
この実施例では、出力チョークＬ１と平滑コンデンサＣＯＵＴとの間に電流検出用の抵抗Ｒ５を接続してあり、この抵抗Ｒ５の入力側をバッファアンプ１５の正の入力に、出力側を同じくバッファアンプ１５の負の入力にそれぞれ接続してある。このバッファアンプ１５の出力をコンデンサＣＳＡＷと抵抗ＲＳＡＷ１とを直列に接続して構成するフィルタ回路２５を接続してある。このフィルタ回路２５の出力を第一の比較器１２の正の入力、並びに第二の比較器１３の負の入力に接続してある。
【００４２】
第一の比較器１２の出力をフリップフロップ回路１６のリセット側の入力に接続するとともに、第二の比較器１３の出力をフリップフロップ回路１６のセット側の入力に接続してある。このフリップフロップ回路１６の出力をドライバ１７の入力に接続し、このドライバ１７の出力を整流スイッチＳ１並びに転流スイッチＳ２に接続し、フィルタ回路２５より得られる三角波形の振幅が第一の比較器１２の一方の入力レベルと第二の比較器１３の一方の入力レベルとの間に収まるように構成してある。
【００４３】
以上のように構成してあるスイッチング電源は図４図示実施例とほぼ同様の作用をし、誤差増幅信号の周波数帯域を下げなくても安定性を確保することが可能となり、スイッチング電源として応答速度を飛躍的に改善することができる。
【００４４】
図９図示の実施例は、出力チョークＬ１に電流検出回路１４を接続し、この電流検出回路１４の出力にコンデンサＣＳＡＷ１と２つの抵抗ＲＳＡＷ１，ＲＳＡＷ２とを直列に接続して構成するフィルタ回路２４を接続してある。これ以外については図７図示実施例とほぼ同様の構成である。また、図１０図示の実施例も出力チョークＬ１に電流検出回路１４を接続し、この電流検出回路１４の出力をコンデンサＣＳＡＷと抵抗ＲＳＡＷ１とを直列に接続して構成するフィルタ回路２５を接続してある。これ以外については図８図示実施例とほぼ同様の構成である。
【００４５】
以上のように構成してある図９図示のスイッチング電源は図７図示のスイッチング電源とほぼ同様の作用をし、図１０図示のスイッチング電源は図８図示のスイッチング電源とほぼ同様の作用をする。
【００４６】
図１１図示実施例は図１図示実施例に、図１２図示実施例は図４図示実施例に、図１３図示実施例は、図５図示実施例に、図１４図示実施例は図６図示実施例に対応するもので、これらの実施例は、整流スイッチＳ１に電流検出回路１４を接続し、この電流検出回路の出力を出力チョークＬ１の出力端に接続した抵抗ＲＳＡＷ１の他端に接続してある。
【００４７】
以上のように構成してある図１１乃至図１４に示すスイッチング電源は、それぞれ対応する図１、図４、図５並びに図６図示のスイッチング電源とほぼ同様の作用をするが、これらに加え、これらのスイッチング電源は、フィルタ回路２１，２２，２３，２４で電流検出回路１４から流れた電流を加えるため、出力インピーダンスを調整することができる。
【００４８】
【発明の効果】
本発明によれば、フィルタ回路より得られる三角波形の振幅が第一の比較器の一方の入力レベルと第二の比較器の一方の入力レベルとの間に収まるように制御する制御手段を設けてあることにより、三角波は抵抗とコンデンサで構成したフィルタの手前で接続してある出力スイッチのオン／オフにより生成されるため、出力スイッチの動作状態と誤差増幅信号との位相差が固定され、誤差増幅信号の周波数帯域を下げなくても安定性を確保できる効果がある。
【００４９】
整流スイッチに電流検出回路を接続し、この電流検出回路をフィルタ回路に接続することにより、フィルタ回路には通常流れる電流と電流検出回路を経由して流れる電流とが流れ、出力インピーダンスの調整できる効果がある。
【図面の簡単な説明】
【図１】 本発明に係る一実施例の回路図である。
【図２】 図１図示実施例の動作波形図である。
【図３】 同じく動作波形図である。
【図４】 図１とは別の実施例の回路図である。
【図５】 同じく別の実施例の回路図である。
【図６】 同じく別の実施例の回路図である。
【図７】 同じく別の実施例の回路図である。
【図８】 同じく別の実施例の回路図である。
【図９】 同じく別の実施例の回路図である。
【図１０】 同じく別の実施例の回路図である。
【図１１】 同じく別の実施例の回路図である。
【図１２】 同じく別の実施例の回路図である。
【図１３】 同じく別の実施例の回路図である。
【図１４】 同じく別の実施例の回路図である。
【図１５】 従来例の回路図である。
【図１６】 図１６とは別の従来例の回路図である。
【図１７】 同じく別の従来例の回路図である。
【図１８】 図１７図示従来例の動作波形図である。
【図１９】 同じく動作波形図である。
【符号の説明】
Ｓ１ 整流スイッチ
Ｓ２ 転流スイッチ
Ｌ１ 出力チョーク
ＣＯＵＴ 平滑コンデンサ
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５ 抵抗
ＣＳＡＷ１，ＣＳＡＷ２ コンデンサ
１１ 誤差アンプ
１２ 第一の比較器
１３ 第二の比較器
１４ 電流検出回路
１５ バッファアンプ
１６ フリップフロップ回路
１７ ドライバ
２１，２２，２３，２４，２５ フィルタ回路
３１ 誤差アンプ
３２ 比較器
３３ 発振器
３４ 電流検出回路
３５ ラッチ
３６ フリップフロップ回路
３７ ドライバ
【発明の属する技術分野】
本発明は、スイッチングの応答速度の高速化を図るための制御手段を備えたスイッチング電源に関するものである。
【０００２】
【従来の技術】
従来のスイッチング電源を図１５乃至図１７に示す。図１５に示すスイッチング電源は電圧ヒステリシス制御手段を備えてある。具体的構成は以下の通りである。この電源回路の出力側に誤差アンプ３１の負の入力を接続して検出電圧と基準電圧Ｖrefとの誤差を増幅するように構成してある。この誤差アンプ３１の出力をドライバ３７の入力に接続し、このドライバ３７の出力を整流スイッチＳ１のゲート並びに転流スイッチＳ２のゲートに接続してある（例として特許文献１参照。）。
【０００３】
図１６に示すスイッチング電源は電圧モード型ＰＷＭ制御手段を備えてある。具体的構成は以下の通りである。この電源回路の出力側に誤差アンプ３１の負の入力を接続して検出電圧と基準電圧Ｖrefとの誤差を増幅するように構成してある。この誤差アンプ３１の出力を比較器３２の正の入力に接続し、この比較器３２の負の入力に発振器３３を接続して、この発振器３３から比較器３２に三角波を送信するように構成してある。この比較器３２の出力をラッチ３５の入力に接続し、このラッチ３５の入力に発振器３３を接続し、この発振器３３からラッチ３５に矩形波を送信するように構成してある。さらに、ラッチ３５の出力をドライバ３７の入力に接続し、このドライバ３７の出力を整流スイッチＳ１のゲート並びに転流スイッチＳ２のゲートに接続してある（例として特許文献１参照。）。
【０００４】
図１７に示すスイッチング電源は電流モード型ＰＷＭ制御手段を備えてある。具体的構成は以下の通りである。この電源回路の出力側に誤差アンプ３１の負の入力を接続して検出電圧と基準電圧Ｖｒｅｆとの誤差を増幅するように構成してある。この誤差アンプ３１の出力を比較器３２の負の入力に接続してある。出力チョークＬ１に電流検出回路３４を接続し、この電流検出回路３４を比較器３２の正の入力に接続してある。この比較器３２の出力にフリップフロップ回路３６のリセット側を接続し、このフリップフロップ回路３６のセット側に発振器３３を接続し、この発振器３３からフリップフロップ回路３６にクロック信号を送信するように構成してある。このフリップフロップ回路３６の出力をドライバ３７の入力に接続し、このドライバ３７の出力を整流スイッチＳ１のゲート並びに転流スイッチＳ２のゲートに接続してある（例として特許文献２参照。）。
【０００５】
【特許文献１】
米国特許第６１４７４７８号公報（第７頁、第１図、第３図）
【特許文献２】
米国特許第４９４３９０２号公報（第５−６頁、第２図）
【０００６】
【発明が解決しようとする課題】
先ず、電圧ヒステリシス制御手段を備えたスイッチング電源では、出力電圧を直接使い、出力電圧が規定のレベルよりも下がったらスイッチがオンしてインダクタ電流を増加させ、出力電圧が規定の別のレベルよりも上がったらスイッチがオフしてインダクタ電流を減少させる動作を繰り返すことにより出力電圧の制御を行うため応答速度は速いが、原理的に安定性に乏しい方式であり、出力コンデンサや負荷の状態に非常に敏感な動作をするため用途を著しく限定するという課題が生じた。
【０００７】
続いて、電圧モード型ＰＷＭ制御では、固定周波数三角波と誤差増幅信号とを使ってデューティ比を決定しているが、この方法では固定周波数三角波の周波数と誤差増幅信号の周波数が近くなると安定性が損なわれるため、誤差増幅信号の周波数帯域を固定周波数三角波に対して１／１０程度まで落とす必要があったという課題が生じた。
【０００８】
また、電流モード型ＰＷＭ制御では、固定周波数三角波の代わりにインダクタ電流信号を用いることで、誤差増幅信号との位相余裕を大きく取れるようになったが、誤差増幅信号の周波数帯域を大きく上げることはできないという課題が生じた。
【０００９】
図１８には、電流モード型ＰＷＭ制御手段を用いたスイッチング電源の負荷電流が急増した場合の動作波形図を示し、図１９には、同じくスイッチング電源の負荷電流が急減した場合の動作波形図を示してある。具体的には、上側は出力電圧波形、中央はインダクタ電流波形、下側は誤差アンプ３１の出力及び三角波を示してある。これらの図で示す通り、負荷電流が急激に増加すると、出力電圧が落ち込み、これに伴い、インダクタ電流が増加する。また、負荷電流が急激に減少すると、出力電圧が跳ね上がり、これに伴い、インダクタ電流が減少する。しかし、出力電圧が安定するまでには数周期以上必要になり、安定した電源動作を得るために、系の応答速度が遅くなるという課題が生じた。
【００１０】
本発明は、上記問題に鑑みてなされたものであり、誤差増幅信号の周波数帯域を下げなくても安定性を確保することができるスイッチング電源を提供する。
【００１１】
【課題を解決しようとする手段】
上記目的を達成するためになされた本発明は、フィルタ回路より得られる三角波形の振幅が第一の比較器の一方の入力レベルと第二の比較器の一方の入力レベルとの間に収まるように制御する制御手段を設けてあることにより、三角波は抵抗とコンデンサで構成したフィルタの手前で接続してある出力スイッチのオン／オフにより生成されるため、出力スイッチの動作状態と誤差増幅信号との位相差が固定され、誤差増幅信号の周波数帯域を下げなくても安定性を確保することができる。
【００１２】
整流スイッチに電流検出回路を接続し、この電流検出回路をフィルタ回路に接続することにより、フィルタ回路には通常流れる電流と電流検出回路を経由して流れる電流とが流れ、出力インピーダンスの調整をすることができる。
【００１３】
【発明の実施の形態】
以下、添付図面を用いて本発明スイッチング電源に係る実施例を説明する。図１は本発明に係るスイッチング電源の一実施例を示す。Ｃはコンデンサ、Ｓはスイッチング素子、Ｒは抵抗、Ｚはインピーダンス、１１は誤差アンプ、１２，１３は比較器、１４は電流検出回路、１５はバッファアンプ、１６はフリップフロップ回路、１７はドライバ、２１，２２，２３，２４，２５はフィルタ回路である。
【００１４】
本実施例に係るスイッチング電源は、整流スイッチＳ１、転流スイッチＳ２、出力チョークＬ１並びに平滑コンデンサＣＯＵＴを備え、出力チョークＬ１と平滑コンデンサＣＯＵＴとを直列に接続した電源回路を備えてある。この電源回路の出力側に制御回路を接続してある。この制御回路の出力は整流スイッチＳ１と転流スイッチＳ２に接続してある。
【００１５】
電源回路の出力側に電圧検出用の抵抗Ｒ１，Ｒ２を備え、これら抵抗Ｒ１，Ｒ２の接続部を誤差アンプ１１の負の入力に接続し、この誤差アンプ１１で検出電圧と基準電圧との誤差を増幅するように構成してある。この誤差アンプ１１の出力に第一の比較器１２の負の入力に接続し、同じくこの誤差アンプ１１の出力を分割抵抗Ｒ３，Ｒ４を介して第二の比較器１３の正の入力に接続してある。
【００１６】
出力チョークＬ１と平滑コンデンサＣＯＵＴとの直列回路と並列に、抵抗ＲＳＡＷ１と２つのコンデンサＣＳＡＷ１，ＣＳＡＷ２とを直列に接続して構成するフィルタ回路２１を接続してある。このフィルタ回路２１の出力を第一の比較器１２の正の入力、並びに第二の比較器１３の負の入力に接続してある。
【００１７】
第一の比較器１２の出力をフリップフロップ回路１６のリセット側の入力に接続するとともに、第二の比較器１３の出力をフリップフロップ回路１６のセット側の入力に接続してある。このフリップフロップ回路１６の出力をドライバ１７の入力に接続し、このドライバ１７の出力を整流スイッチＳ１並びに転流スイッチＳ２に接続し、フィルタ回路２１より得られる三角波形の振幅が第一の比較器１２の一方の入力レベルと第二の比較器１３の一方の入力レベルとの間に収まるように構成してある。
【００１８】
以上のように構成してあるスイッチング電源は以下のような作用をする。先ず、定常時については、従来の制御手段を有するスイッチング電源とほぼ同様の作用をするため、説明を省略する。
【００１９】
続いて、負荷電流が急激に増加した場合について説明する。この動作波形図を図２に示す。なお、図２の上側には出力電圧波形を、中央にはインダクタ電流波形を、下側には誤差アンプ１１の出力、誤差アンプ１１の出力を抵抗分割したもの、並びにフィルタ回路２１により生成された２つのレベル内に収まるように制御される三角波をそれぞれ示してある。負荷電流が急激に増加すると、図２に示す通り、出力電圧が瞬間的に落ち込み、インダクタ電流が急激に増加する。
【００２０】
このとき、電源回路に備えた出力チョークＬ１と平滑コンデンサＣＯＵＴとの直列回路と並列に接続したフィルタ回路２１により得られる三角波と、誤差アンプ１１により出力電圧と基準電圧との誤差を増幅して生成される２つのレベルとを使い、第一の比較器１２で比較して得られた信号をフリップフロップ回路１６のリセット側に入力する。これとともに、電源回路に備えた出力チョークＬ１と平滑コンデンサＣＯＵＴとの直列回路と並列に接続したフィルタ回路２１により得られる三角波と、誤差アンプ１１により出力電圧と基準電圧との誤差を増幅した信号から分割抵抗Ｒ３，Ｒ４により抵抗分割して生成される２つのレベルとを使い、第二の比較器１３で比較して得られた信号をフリップフロップ回路１６のセット側に入力する。このように信号を入力することにより、三角波の振幅が前記２つのレベルの間に収まるように制御を行っている。
【００２１】
この制御によって、フィルタ回路２１により三角波を生成するため、三角波の登り傾斜は出力チョークＬ１を流れる電流が増加する期間であり、三角波の下り傾斜はインダクタ電流が減少する期間である。この方式では、誤差増幅信号が変動したとき、その変動量の大きさに応じて三角波の周波数及びデューティ比が変化する。前記２つのレベルの間に三角波が収まるように制御を行うことで、誤差増幅信号と三角波との波形の位相差は最大９０度で固定される。三角波はまた、出力チョークＬ１と平滑コンデンサＣＯＵＴとの直列回路の手前に接続されている整流スイッチＳ１のオン／オフにより生成されるため、整流スイッチＳ１の動作状態と誤差増幅信号との位相差も固定されることになる。このため、誤差増幅信号の周波数帯域を下げなくても安定性を確保することが可能となり、スイッチング電源として応答速度を飛躍的に改善することができる。
【００２２】
また、誤差増幅アンプの出力信号に応じて、（電源における２つのスイッチの駆動状態を示す）三角波の周波数及び位相が瞬時に変化し、それに応じてインダクタ電流も変化するために高速な応答が実現できており、出力電圧の落ち込みを最小限に抑えることができる。
【００２３】
続いて、負荷電流が急激に減少した場合について説明する。この動作波形図を図３に示す。なお、図２の上側には出力電圧波形を、中央にはインダクタ電流波形を、下側には誤差アンプ１１の出力、誤差アンプ１１の出力を抵抗分割したもの、並びにフィルタ回路２１により生成された２つのレベル内に収まるように制御される三角波をそれぞれ示してある。負荷電流が急激に減少すると、図３に示す通り、出力電圧が瞬間的に跳ね上がり、インダクタ電流が急激に減少する。
【００２４】
このとき、負荷電流が急激に増加した場合と同様に、三角波の振幅が前記２つのレベルの間に収まるように制御を行っているため、三角波の下り傾斜はインダクタ電流が減少する期間であり、三角波の登り傾斜は出力チョークＬ１を流れる電流が増加する期間である。この方式では、誤差増幅信号が変動したとき、その変動量の大きさに応じて三角波の周波数及びデューティ比が変化する。前記２つのレベルの間に三角波が収まるように制御を行うことで、誤差増幅信号と三角波との波形の位相差は最大９０度で固定される。三角波はまた、出力チョークＬ１と平滑コンデンサＣＯＵＴとの直列回路の手前に接続されている整流スイッチＳ１のオン／オフにより生成されるため、整流スイッチＳ１の動作状態と誤差増幅信号との位相差も固定されることになる。このため、誤差増幅信号の周波数帯域を下げなくても安定性を確保することが可能となり、スイッチング電源として応答速度を飛躍的に改善することができる。
【００２５】
また、誤差増幅アンプの出力信号に応じて、（電源における２つのスイッチの駆動状態を示す）三角波の周波数及び位相が瞬時に変化し、それに応じてインダクタ電流も変化するために高速な応答が実現できており、出力電圧の跳ね上がりを最大限に抑えることができる。
【００２６】
なお、この実施例は電圧検出用の抵抗Ｒ１，Ｒ２を備えてあるとともに、出力チョークＬ１と平滑コンデンサＣＯＵＴとの直列回路と並列に、抵抗ＲＳＡＷ１と２つのコンデンサＣＳＡＷ１，ＣＳＡＷ２とを直列に接続して構成するフィルタ回路２１を接続してあることにより、誤差アンプ出力信号の直流成分と三角波の直流成分とをほぼ同じレベルにしている。
【００２７】
図４は、図１図示実施例とは異なるスイッチング電源を示す。このスイッチング電源は、電源回路の出力側に誤差アンプ１１の負の入力に接続し、この誤差アンプ１１で検出電圧と基準電圧との誤差を増幅するように構成してある。この誤差アンプ１１の出力に第一の比較器１２の負の入力に接続し、同じくこの誤差アンプ１１の出力を分割抵抗Ｒ３，Ｒ４を介して第二の比較器１３の正の入力に接続してある。
【００２８】
出力チョークＬ１と平滑コンデンサＣＯＵＴとの直列回路と並列に、抵抗ＲＳＡＷ１とコンデンサＣＳＡＷ１とを直列に接続して構成するフィルタ回路２２を接続してある。このフィルタ回路２２の出力を第一の比較器１２の正の入力、並びに第二の比較器１３の負の入力に接続してある。
【００２９】
第一の比較器１２の出力をフリップフロップ回路１６のリセット側の入力に接続するとともに、第二の比較器１３の出力をフリップフロップ回路１６のセット側の入力に接続してある。このフリップフロップ回路１６の出力をドライバ１７の入力に接続し、このドライバ１７の出力を整流スイッチＳ１並びに転流スイッチＳ２に接続し、フィルタ回路２２より得られる三角波形の振幅が第一の比較器１２の一方の入力レベルと第二の比較器１３の一方の入力レベルとの間に収まるように構成してある。
【００３０】
以上のように構成してあるスイッチング電源は図１図示の実施例とほぼ同様の作用をし、誤差増幅信号の周波数帯域を下げなくても安定性を確保することが可能となり、スイッチング電源として応答速度を飛躍的に改善することができる。但し、本実施例では、電源回路の出力側に電圧検出用の抵抗を設けておらず、また、フィルタ回路２２は図１図示実施例のフィルタ回路２１と構成が異なる。
【００３１】
図５は、前記実施例とは異なるスイッチング電源を示す。このスイッチング電源は、電源回路の出力側に電圧検出用の抵抗Ｒ１，Ｒ２を備え、これら抵抗Ｒ１，Ｒ２の接続部を誤差アンプ１１の負の入力に接続し、この誤差アンプ１１で検出電圧と基準電圧との誤差を増幅するように構成してある。この誤差アンプ１１の出力に第一の比較器１２の負の入力に接続し、同じくこの誤差アンプ１１の出力を分割抵抗Ｒ３，Ｒ４を介して第二の比較器１３の正の入力に接続してある。
【００３２】
この実施例では、出力チョークＬ１の入出力端間にフィルタ回路２３を設けてある。このフィルタ回路２３は以下のように構成してある。出力チョークＬ１の入力端に転流スイッチＳ２と並列に２つの抵抗ＲＳＡＷ１，ＲＳＡＷ２を直列に接続し、同じく出力チョークＬ１の出力端と負電極線との間に転流スイッチＳ２と並列に２つのコンデンサＣＳＡＷ１，ＣＳＡＷ２を直列に接続してある。直列に接続した抵抗ＲＳＡＷ１，ＲＳＡＷ２の間、並びに直列に接続したコンデンサＣＳＡＷ１，ＣＳＡＷ２の間に接続部を設け、これら接続部を接続してフィルタ回路２３を構成してある。前記接続部はフィルタ回路２３の出力部であり、出力を第一の比較器１２の正の入力、並びに第二の比較器１３の負の入力に接続してある。
【００３３】
第一の比較器１２の出力をフリップフロップ回路１６のリセット側の入力に接続するとともに、第二の比較器１３の出力をフリップフロップ回路１６のセット側の入力に接続してある。このフリップフロップ回路１６の出力をドライバ１７の入力に接続し、このドライバ１７の出力を整流スイッチＳ１並びに転流スイッチＳ２に接続し、フィルタ回路２５より得られる三角波形の振幅が第一の比較器１２の一方の入力レベルと第二の比較器１３の一方の入力レベルとの間に収まるように構成してある。
【００３４】
以上のように構成してあるスイッチング電源は図１図示実施例とほぼ同様の作用をし、誤差増幅信号の周波数帯域を下げなくても安定性を確保することが可能となり、スイッチング電源として応答速度を飛躍的に改善することができる。
【００３５】
図６は、図５図示実施例とはほぼ同様のスイッチング電源であり、このスイッチング電源は、電源回路の出力側に誤差アンプ１１の負の入力に接続し、この誤差アンプ１１で検出電圧と基準電圧との誤差を増幅するように構成してある。このスイッチング電源は図４図示実施例とほぼ同様の作用をし、誤差増幅信号の周波数帯域を下げなくても安定性を確保することが可能となり、スイッチング電源として応答速度を飛躍的に改善することができる。
【００３６】
図７は、前記実施例とは異なるスイッチング電源を示す。このスイッチング電源は、電源回路の出力側に電圧検出用の抵抗Ｒ１，Ｒ２を備え、これら抵抗Ｒ１，Ｒ２の接続部を誤差アンプ１１の負の入力に接続し、この誤差アンプ１１で検出電圧と基準電圧との誤差を増幅するように構成してある。この誤差アンプ１１の出力に第一の比較器１２の負の入力に接続し、同じくこの誤差アンプ１１の出力を分割抵抗Ｒ３，Ｒ４を介して第二の比較器１３の正の入力に接続してある。
【００３７】
この実施例では、出力チョークＬ１と平滑コンデンサＣＯＵＴとの間に電流検出用の抵抗Ｒ５を接続してあり、この抵抗Ｒ５の入力側をバッファアンプ１５の正の入力に、出力側を同じくバッファアンプ１５の負の入力にそれぞれ接続してある。このバッファアンプ１５の出力にコンデンサＣＳＡＷ１と２つの抵抗ＲＳＡＷ１，ＲＳＡＷ２とを直列に接続して構成するフィルタ回路２４を接続してある。このフィルタ回路２４の出力を第一の比較器１２の正の入力、並びに第二の比較器１３の負の入力に接続してある。
【００３８】
第一の比較器１２の出力をフリップフロップ回路１６のリセット側の入力に接続するとともに、第二の比較器１３の出力をフリップフロップ回路１６のセット側の入力に接続してある。このフリップフロップ回路１６の出力をドライバ１７の入力に接続し、このドライバ１７の出力を整流スイッチＳ１並びに転流スイッチＳ２に接続し、フィルタ回路２４より得られる三角波形の振幅が第一の比較器１２の一方の入力レベルと第二の比較器１３の一方の入力レベルとの間に収まるように構成してある。
【００３９】
以上のように構成してあるスイッチング電源は図１図示実施例とほぼ同様の作用をし、誤差増幅信号の周波数帯域を下げなくても安定性を確保することが可能となり、スイッチング電源として応答速度を飛躍的に改善することができる。また、この実施例は電圧検出用の抵抗Ｒ１，Ｒ２を備えてあるとともに、フィルタ回路２４をコンデンサＣＳＡＷ１と２つの抵抗ＲＳＡＷ１，ＲＳＡＷ２とを直列に接続して構成してあることにより、高周波成分のみを取り出すことができる。
【００４０】
図８は、前記実施例とは異なるスイッチング電源を示す。このスイッチング電源は、電源回路の出力側に誤差アンプ１１の負の入力に接続し、この誤差アンプ１１で検出電圧と基準電圧との誤差を増幅するように構成してある。この誤差アンプ１１の出力に第一の比較器１２の負の入力に接続し、同じくこの誤差アンプ１１の出力を分割抵抗Ｒ３，Ｒ４を介して第二の比較器１３の正の入力に接続してある。
【００４１】
この実施例では、出力チョークＬ１と平滑コンデンサＣＯＵＴとの間に電流検出用の抵抗Ｒ５を接続してあり、この抵抗Ｒ５の入力側をバッファアンプ１５の正の入力に、出力側を同じくバッファアンプ１５の負の入力にそれぞれ接続してある。このバッファアンプ１５の出力をコンデンサＣＳＡＷと抵抗ＲＳＡＷ１とを直列に接続して構成するフィルタ回路２５を接続してある。このフィルタ回路２５の出力を第一の比較器１２の正の入力、並びに第二の比較器１３の負の入力に接続してある。
【００４２】
第一の比較器１２の出力をフリップフロップ回路１６のリセット側の入力に接続するとともに、第二の比較器１３の出力をフリップフロップ回路１６のセット側の入力に接続してある。このフリップフロップ回路１６の出力をドライバ１７の入力に接続し、このドライバ１７の出力を整流スイッチＳ１並びに転流スイッチＳ２に接続し、フィルタ回路２５より得られる三角波形の振幅が第一の比較器１２の一方の入力レベルと第二の比較器１３の一方の入力レベルとの間に収まるように構成してある。
【００４３】
以上のように構成してあるスイッチング電源は図４図示実施例とほぼ同様の作用をし、誤差増幅信号の周波数帯域を下げなくても安定性を確保することが可能となり、スイッチング電源として応答速度を飛躍的に改善することができる。
【００４４】
図９図示の実施例は、出力チョークＬ１に電流検出回路１４を接続し、この電流検出回路１４の出力にコンデンサＣＳＡＷ１と２つの抵抗ＲＳＡＷ１，ＲＳＡＷ２とを直列に接続して構成するフィルタ回路２４を接続してある。これ以外については図７図示実施例とほぼ同様の構成である。また、図１０図示の実施例も出力チョークＬ１に電流検出回路１４を接続し、この電流検出回路１４の出力をコンデンサＣＳＡＷと抵抗ＲＳＡＷ１とを直列に接続して構成するフィルタ回路２５を接続してある。これ以外については図８図示実施例とほぼ同様の構成である。
【００４５】
以上のように構成してある図９図示のスイッチング電源は図７図示のスイッチング電源とほぼ同様の作用をし、図１０図示のスイッチング電源は図８図示のスイッチング電源とほぼ同様の作用をする。
【００４６】
図１１図示実施例は図１図示実施例に、図１２図示実施例は図４図示実施例に、図１３図示実施例は、図５図示実施例に、図１４図示実施例は図６図示実施例に対応するもので、これらの実施例は、整流スイッチＳ１に電流検出回路１４を接続し、この電流検出回路の出力を出力チョークＬ１の出力端に接続した抵抗ＲＳＡＷ１の他端に接続してある。
【００４７】
以上のように構成してある図１１乃至図１４に示すスイッチング電源は、それぞれ対応する図１、図４、図５並びに図６図示のスイッチング電源とほぼ同様の作用をするが、これらに加え、これらのスイッチング電源は、フィルタ回路２１，２２，２３，２４で電流検出回路１４から流れた電流を加えるため、出力インピーダンスを調整することができる。
【００４８】
【発明の効果】
本発明によれば、フィルタ回路より得られる三角波形の振幅が第一の比較器の一方の入力レベルと第二の比較器の一方の入力レベルとの間に収まるように制御する制御手段を設けてあることにより、三角波は抵抗とコンデンサで構成したフィルタの手前で接続してある出力スイッチのオン／オフにより生成されるため、出力スイッチの動作状態と誤差増幅信号との位相差が固定され、誤差増幅信号の周波数帯域を下げなくても安定性を確保できる効果がある。
【００４９】
整流スイッチに電流検出回路を接続し、この電流検出回路をフィルタ回路に接続することにより、フィルタ回路には通常流れる電流と電流検出回路を経由して流れる電流とが流れ、出力インピーダンスの調整できる効果がある。
【図面の簡単な説明】
【図１】 本発明に係る一実施例の回路図である。
【図２】 図１図示実施例の動作波形図である。
【図３】 同じく動作波形図である。
【図４】 図１とは別の実施例の回路図である。
【図５】 同じく別の実施例の回路図である。
【図６】 同じく別の実施例の回路図である。
【図７】 同じく別の実施例の回路図である。
【図８】 同じく別の実施例の回路図である。
【図９】 同じく別の実施例の回路図である。
【図１０】 同じく別の実施例の回路図である。
【図１１】 同じく別の実施例の回路図である。
【図１２】 同じく別の実施例の回路図である。
【図１３】 同じく別の実施例の回路図である。
【図１４】 同じく別の実施例の回路図である。
【図１５】 従来例の回路図である。
【図１６】 図１６とは別の従来例の回路図である。
【図１７】 同じく別の従来例の回路図である。
【図１８】 図１７図示従来例の動作波形図である。
【図１９】 同じく動作波形図である。
【符号の説明】
Ｓ１ 整流スイッチ
Ｓ２ 転流スイッチ
Ｌ１ 出力チョーク
ＣＯＵＴ 平滑コンデンサ
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５ 抵抗
ＣＳＡＷ１，ＣＳＡＷ２ コンデンサ
１１ 誤差アンプ
１２ 第一の比較器
１３ 第二の比較器
１４ 電流検出回路
１５ バッファアンプ
１６ フリップフロップ回路
１７ ドライバ
２１，２２，２３，２４，２５ フィルタ回路
３１ 誤差アンプ
３２ 比較器
３３ 発振器
３４ 電流検出回路
３５ ラッチ
３６ フリップフロップ回路
３７ ドライバ
Claims (14)
- 整流スイッチ、転流スイッチ、出力チョーク並びに平滑コンデンサを備え、前記出力チョークと平滑コンデンサを直列に接続したスイッチング電源であって、この電源回路の出力側に誤差アンプの入力を接続して検出電圧と基準電圧との誤差を増幅するように構成し、この誤差アンプの出力を第一の比較器の一方の入力に接続し、同じくこの誤差アンプの出力を分割抵抗を介して第二の比較器の一方の入力に接続してあり、前記転流スイッチと並列に、抵抗及びコンデンサを備えたフィルタ回路を接続し、このフィルタ回路の出力を前記第一の比較器の他方の入力、並びに第二の比較器の他方の入力に接続して、前記フィルタ回路より得られる三角波形の振幅が前記第一の比較器の一方の入力レベルと第二の比較器の一方の入力レベルとの間に収まるように制御する制御手段を設けてあることを特徴とするスイッチング電源。
- 前記第一の比較器の出力をフリップフロップ回路のセット側の入力に接続するとともに、前記第二の比較器の出力を前記フリップフロップ回路のリセット側の入力に接続し、このフリップフロップ回路の出力をドライバの入力に接続し、このドライバの出力を前記整流スイッチ並びに前記転流スイッチに接続してあることを特徴とする請求項１記載のスイッチング電源。
- 前記整流スイッチと前記出力チョークとの間に、前記フィルタ回路を構成し、このフィルタ回路は、抵抗及びコンデンサを各々少なくとも一つずつ設けて構成してあることを特徴とする請求項１又は２記載のスイッチング電源。
- 前記フィルタ回路は抵抗と二つのコンデンサを直列に接続して構成し、前記抵抗を前記整流スイッチと前記出力チョークとの間に接続し、前記二つのコンデンサ間に前記フィルタ回路の出力部を設けてあるとともに、前記電源回路の出力側に電圧検出部を設け、この電圧検出部を前記誤差アンプの入力に接続してあることを特徴とする請求項３記載のスイッチング電源。
- 前記フィルタ回路は抵抗とコンデンサを直列に接続して構成し、この抵抗とコンデンサとの接続部に前記フィルタ回路の出力部を設けてあることを特徴とする請求項３記載のスイッチング電源。
- 整流スイッチ、転流スイッチ、出力チョーク並びに平滑コンデンサを備え、前記出力チョークと平滑コンデンサを直列に接続したスイッチング電源であって、この電源回路の出力側に誤差アンプの入力を接続して検出電圧と基準電圧との誤差を増幅するように構成し、この誤差アンプの出力を第一の比較器の一方の入力に接続し、同じくこの誤差アンプの出力を分割抵抗を介して第二の比較器の一方の入力に接続してあり、前記出力チョークの入力端に前記転流スイッチと並列に抵抗を複数個直列に、前記出力チョークの出力端と負電極との間にコンデンサを複数個直列にそれぞれ接続し、抵抗間及びコンデンサ間に接続部を設け、これら接続部を接続してフィルタ回路を構成し、このフィルタ回路の出力を前記第一の比較器の他方の入力、並びに第二の比較器の他方の入力に接続して、前記フィルタ回路より得られる三角波形の振幅が前記第一の比較器の一方の入力レベルと第二の比較器の一方の入力レベルとの間に収まるように制御する制御手段を設けてあることを特徴とするスイッチング電源。
- 前記電源回路の出力側に電圧検出部を設け、この電圧検出部を前記誤差アンプの入力に接続してあることを特徴とする請求項６記載のスイッチング電源。
- 前記整流スイッチに該整流スイッチの電流を検出する電流検出回路を接続し、この電流検出回路を前記フィルタ回路に接続し、このフィルタ回路に前記電流検出回路から流れる電流を加えるように構成してあることを特徴とする請求項１乃至７のいずれかに記載のスイッチング電源。
- 整流スイッチ、転流スイッチ、出力チョーク並びに平滑コンデンサを備え、前記出力チョークと平滑コンデンサを直列に接続したスイッチング電源であって、この電源回路の出力側に誤差アンプの入力を接続して検出電圧と基準電圧との誤差を増幅するように構成し、この誤差アンプの出力を第一の比較器の一方の入力に接続し、同じくこの誤差アンプの出力を分割抵抗を介して第二の比較器の一方の入力に接続してあり、前記出力チョークと前記平滑コンデンサとの間に電流検出部を接続し、この電流検出部の入力側並びに出力側にバッファアンプの入力を接続し、このバッファアンプの出力に、抵抗及びコンデンサを備えたフィルタ回路を接続し、このフィルタ回路の出力を前記第一の比較器の他方の入力、並びに第二の比較器の他方の入力に接続して、前記フィルタ回路より得られる三角波形の振幅が前記第一の比較器の一方の入力レベルと第二の比較器の一方の入力レベルとの間に収まるように制御する制御手段を設けてあることを特徴とするスイッチング電源。
- 前記フィルタ回路はコンデンサと抵抗を直列に接続して構成し、前記バッファアンプの出力を前記コンデンサに接続し、このフィルタ回路の出力部をコンデンサと抵抗との間の接続部に設けてあることを特徴とする請求項９記載のスイッチング電源。
- 前記フィルタ回路はコンデンサに２つの抵抗を直列に接続して構成し、前記バッファアンプの出力を前記コンデンサに接続し、このフィルタ回路の出力部を前記２つの抵抗の接続部に設けてあるとともに、前記電源回路の出力側に電圧検出部を設け、この電圧検出部を前記誤差アンプの入力に接続してあることを特徴とする請求項９記載のスイッチング電源。
- 前記出力チョークに該出力チョークの電流を検出する電流検出回路を接続し、この電流検出回路に前記フィルタ回路を接続し、このフィルタ回路に前記電流検出回路から流れる電流を加えるように構成してあることを特徴とする請求項１又は２記載のスイッチング電源。
- 前記フィルタ回路はコンデンサと抵抗を直列に接続して構成し、前記電流検出回路の出力を前記コンデンサに接続し、このフィルタ回路の出力部をコンデンサと抵抗との間の接続部に設けてあることを特徴とする請求項１２記載のスイッチング電源。
- 前記フィルタ回路はコンデンサに２つの抵抗を直列に接続して構成し、前記電流検出回路の出力を前記コンデンサに接続し、このフィルタ回路の出力部を前記２つの抵抗の接続部に設けてあるとともに、前記電源回路の出力側に電圧検出部を設け、この電圧検出部を前記誤差アンプの入力に接続してあることを特徴とする請求項１２記載のスイッチング電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002270327A JP4020735B2 (ja) | 2002-09-17 | 2002-09-17 | スイッチング電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002270327A JP4020735B2 (ja) | 2002-09-17 | 2002-09-17 | スイッチング電源 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004110282A JP2004110282A (ja) | 2004-04-08 |
| JP2004110282A5 JP2004110282A5 (ja) | 2005-08-18 |
| JP4020735B2 true JP4020735B2 (ja) | 2007-12-12 |
Family
ID=32267992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002270327A Expired - Lifetime JP4020735B2 (ja) | 2002-09-17 | 2002-09-17 | スイッチング電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4020735B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5130664B2 (ja) * | 2006-05-19 | 2013-01-30 | 吉宏 関野 | スイッチング電源 |
| US9252661B2 (en) | 2011-04-01 | 2016-02-02 | Qualcomm Inc. | Methods and devices for power supply control |
| JP5979955B2 (ja) * | 2012-04-20 | 2016-08-31 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置、電源装置及び電源装置の制御方法 |
| DE102015007696B3 (de) * | 2015-06-18 | 2016-12-15 | Iie Gmbh & Co. Kg | Spannungsquelle für modulierte Gleichspannungen |
-
2002
- 2002-09-17 JP JP2002270327A patent/JP4020735B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004110282A (ja) | 2004-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100607807B1 (ko) | 스위칭 전원 | |
| JP4493045B2 (ja) | スイッチングレギュレータ回路 | |
| JP4107209B2 (ja) | リップルコンバータ | |
| TWI328920B (en) | Dc-dc converter control circuit and dc-dc converter control method | |
| JP2586495B2 (ja) | 高周波検出回路 | |
| US6683798B2 (en) | Switching power supply with transfer function control circuit | |
| JP4020735B2 (ja) | スイッチング電源 | |
| JP2005039925A (ja) | スイッチング電源 | |
| JP4020844B2 (ja) | スイッチング電源 | |
| JP4020859B2 (ja) | スイッチング電源 | |
| JPH08149804A (ja) | スイッチングレギュレータ方式の電源回路 | |
| JP4364021B2 (ja) | スイッチング電源 | |
| JP4020860B2 (ja) | スイッチング電源 | |
| JP4342351B2 (ja) | スイッチング電源 | |
| JP2009055695A (ja) | スイッチング電源 | |
| JPH10215569A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH04295222A (ja) | 安定化電源回路 | |
| JP4488751B2 (ja) | スイッチング電源 | |
| JP2001275346A (ja) | 電源装置 | |
| JP4363971B2 (ja) | スイッチング電源 | |
| US6969980B1 (en) | Noise-resistant pulse width modulator | |
| JP5151966B2 (ja) | スイッチング電源 | |
| JP2001175341A (ja) | 電圧レギュレータ | |
| JP2555789Y2 (ja) | 定電圧電源回路 | |
| JP2005006391A (ja) | Ｄｃ−ｄｃコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050131 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070828 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070925 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070925 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |