JP4488751B2 - スイッチング電源 - Google Patents

スイッチング電源 Download PDF

Info

Publication number
JP4488751B2
JP4488751B2 JP2004014222A JP2004014222A JP4488751B2 JP 4488751 B2 JP4488751 B2 JP 4488751B2 JP 2004014222 A JP2004014222 A JP 2004014222A JP 2004014222 A JP2004014222 A JP 2004014222A JP 4488751 B2 JP4488751 B2 JP 4488751B2
Authority
JP
Japan
Prior art keywords
switch
circuit
overcurrent
current
commutation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004014222A
Other languages
English (en)
Other versions
JP2005210822A (ja
Inventor
健一 久保田
賢知 林
晴夫 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2004014222A priority Critical patent/JP4488751B2/ja
Publication of JP2005210822A publication Critical patent/JP2005210822A/ja
Application granted granted Critical
Publication of JP4488751B2 publication Critical patent/JP4488751B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、負荷が過電流若しくは短絡状態になってもインダクタ電流の平均値をほぼ一定にし、発振周波数の変化を最小限に抑えることができるスイッチング電源に関するものである。
従来、スイッチング波形の制御手段の代表例として、図3で示すような、電流モード型PWM制御がある(例えば、特許文献1参照。)。この電流モード型PWM制御とは、電源回路の出力側に誤差アンプ51を接続して検出電圧と基準電圧との誤差を増幅するように構成し、誤差アンプ51の出力を比較器52の一方の入力に接続し、他方の入力に電流検出回路53を接続して、電源回路のインダクタ電流を制御するものである。
米国特許第4943902号公報
しかし、この電流モード型PWM制御では、固定周波数三角波の代わりにインダクタ電流信号を用いることで、誤差増幅信号との位相余裕を大きく取れるようになったが、誤差増幅信号の周波数帯域を大きく上げることはできない。
以上のような課題が生じたことより、図4に示すように、検出電圧と基準電圧との誤差を増幅する誤差アンプ51の出力を2つの比較器52,53に接続し、一方の比較器52には直接、他方の比較器53には分割抵抗R,Rを介して接続してあり、電源回路に設けた転流スイッチS2と並列に、抵抗RSAW1及びコンデンサCSAW1,CSAW2を備えたRC回路62を接続し、このRC回路62の出力を2つの比較器52,53の他方の入力に接続して、RC回路62より得られる三角波形の振幅が第一の比較器52の一方の入力レベルと第二の比較器53の一方の入力レベルとの間に収まるように制御する制御手段を備えたスイッチング電源を発明した(特許文献2参照。)。
特願2002−270327
また、図3及び図4図示のスイッチング電源において、各周期に過電流制限機能が割り込み処理を行うようにするため、整流スイッチS1を流れる電流を検出する手段を設けていた。具体例として、図5に示すように、整流スイッチS1の両端に整流スイッチ用電流検出回路10を接続し、整流スイッチ用電流検出回路10の出力に制御回路30を接続してある。制御回路30の出力にドライバ41を接続し、このドライバ41は整流スイッチS1の制御端子並びに転流スイッチS2の制御端子にそれぞれ接続してある。
整流スイッチ用電流検出回路10はハイサイド電流センサ11を設けてあり、この出力に比較器12の一方の入力端子を接続してある。この比較器12は制御回路30に設けたOR回路32の一方の入力端子に接続してある。このOR回路32の他方の入力端子にはリセット信号が入力するようにしてあるとともに、OR回路32の出力端子はフリップフロップ回路34のリセット端子に接続し、各周期に整流スイッチS1の過電流の制限を行う機能を有する。
しかしながら、図5に示すような各周期に過電流制限機能が割り込み処理を行うように構成された可変周波数型のスイッチング電源において、過電流制限機能が働く動作状態になると、出力電圧は設定電圧を下回り、電圧制御ループは、出力電圧を上昇させるように動く。特に可変周波数型のスイッチング電源の場合、過電流制限機能が働いた後、すぐに整流スイッチをオンさせようとするため、過電流制限機能により整流スイッチS1がオフした直後に再び整流スイッチS1がオンすると、インダクタを流れる電流レベルが十分に下がっていないため、またすぐに過電流制限機能が働いて整流スイッチS1をオフしてしまう。
この動作を繰り返すと、図6の上段に図示する様に動作周波数が非常に高くなってしまう。対策として過電流制限機能が働いた後、任意に設定した固定時間の間、整流スイッチS1がオンすることを禁止すれば、インダクタを流れる電流レベルが下がり、周波数が高くなりすぎることは防止できるが、インダクタ電流の下り傾斜は出力電圧に依存して変化するため、整流スイッチがオンに転ずるタイミングでのインダクタ電流値は、出力電圧によって変わってしまう。
過電流制限機能が働いた後、任意に設定した固定時間の間、整流スイッチS1がオンすることを禁止する方法では、以上の理由により、過電流制限機能が働く状態でのインダクタ電流の平均値すなわち出力電流値が出力電圧によって変化する。負荷が短絡状態の時には、出力電圧が非常に低く、インダクタ電流レベルは下がりにくいため、電流の平均値が大きくなってしまうという問題がある。
本発明は、上記問題に鑑みてなされたものであり、負荷が過電流若しくは短絡状態になってもインダクタ電流の平均値をほぼ一定にし、発振周波数の変化を最小限に抑えることができる新規のスイッチング電源を提供する。
上記課題を解決するために、本発明スイッチング電源は、整流スイッチと、転流スイッチと、前記整流スイッチを流れる電流を検出する整流スイッチ電流検出手段と、前記転流スイッチを流れる電流を検出する転流スイッチ電流検出手段とを設けてあるとともに、各周期に前記整流スイッチの過電流制限を行う機能と、過電流制限機能が動作した周期において前記転流スイッチを流れる電流が設定したレベル以下に下がるまで前記転流スイッチの導通状態を持続させるようにする機能とを備えた制御手段を設けてある。
前記制御手段にフリップフロップ回路を設けてあり、このフリップフロップ回路は、前記整流スイッチ電流検出手段並びに前記転流スイッチ電流検出手段から出力される信号を反転させて、各周期に前記整流スイッチの過電流制限を行うとともに、過電流制限を行う周期において前記転流スイッチを流れる電流が設定したレベル以下に下がるまで前記転流スイッチの導通状態を持続させるように構成してある。
前記制御手段はAND回路を設けてあり、一方の入力端子を前記フリップフロップ回路の反転出力端子に接続し、他方の入力端子にセット信号を出力するように構成して、各周期に前記整流スイッチの過電流制限を行うようにしてある。
本発明によれば、上記構成により、インダクタを流れる平均電流及び発振周波数は出力電圧に依存しなくなり、負荷が過電流若しくは短絡状態になってもインダクタ電流の平均値をほぼ一定にし、発振周波数の変化を最小限に抑えることができる効果がある。
以下、添付図面を用いて本発明スイッチング電源に係る実施例を説明する。図1は本発明に係るスイッチング電源の一実施例を示す。S1は整流スイッチ、S2は転流スイッチ、10は整流スイッチ用電流検出回路、20は転流スイッチ用電流検出回路、30は制御回路、41はドライバである。
本実施例に係るスイッチング電源は、整流スイッチS1及び転流スイッチS2を備えた電源回路を備えてある。整流スイッチS1の両端に整流スイッチ用電流検出回路10を接続し、転流スイッチS2の両端に転流スイッチ用電流検出回路20を接続してある。整流スイッチ用電流検出回路10並びに転流スイッチ用電流検出回路20の出力に制御回路30を接続してある。制御回路30の出力にドライバ41を接続し、このドライバ41は整流スイッチS1の制御端子並びに転流スイッチS2の制御端子にそれぞれ接続してある。
整流スイッチ用電流検出回路10はハイサイド電流センサ11を設けてあり、この出力に比較器12の一方の入力端子を接続してある。この比較器12は制御回路30に設けたフリップフロップ回路33のセット端子に接続してある。
この比較器12は制御回路30に設けたOR回路32の一方の入力端子に接続してある。このOR回路32の他方の入力端子にはセット信号が入力するようにしてあるとともに、OR回路32の出力端子は第二のフリップフロップ回路34のリセット端子に接続し、各周期に整流スイッチS1の過電流の制限を行う機能を有する。
転流スイッチ用電流検出回路20はローサイド電流センサ21を設けてあり、この出力に比較器22の一方の入力端子を接続してある。この比較器22は制御回路30に設けたフリップフロップ回路33のリセット端子に接続してある。
このフリップフロップ回路33は転流スイッチ用電流検出回路20より信号を入力した際にのみ出力するように構成してある。また、フリップフロップ回路33の出力端子はAND回路31の一方の入力端子に接続してあり、過電流制限機能が動作した周知において転流スイッチS2を流れる電流が設定したレベル以下に下がるまで転流スイッチS2の導通状態を持続させるようにする機能を有する。
AND回路31の他方の入力端子にはリセット信号が入力するようにしてあるとともに、AND回路31の出力端子は第二のフリップフロップ回路34のセット端子に接続してある。この第二のフリップフロップ回路34の出力をドライバ41の入力端子に接続し、このドライバ41の出力端子を整流スイッチS1並びに転流スイッチS2の制御端子に接続してある。
以上のように構成してあるスイッチング電源は以下のような作用をする。まず、過電流状態について説明する。整流スイッチS1がオンするとハイサイド電流センサ11により整流スイッチS1に流れる電流が電圧に変換される。変換された電圧は比較器12に入力され基準電圧13を上回るとOR回路32へHiを入力しOR回路32の出力もHiとなる。同時にこの信号はフリップフロップ回路33のセット端子にも入力され、AND回路31の一方の入力端子へLoが入力される。OR回路32の出力はフリップフロップ回路34のリセット端子へ接続しておりフリップフロップ回路34の出力はLoとなる。これにより整流スイッチS1はドライバ回路41によりオフし、転流スイッチS2がオンしインダクタ電流は上り傾斜から下り傾斜へ切り替わる。
電源が過電流状態であると電圧ループは出力電圧を上昇させようと働くためセット信号はHiをAND回路31へ入力するが、フリップフロップ回路33と接続している他方の入力端子がLoになっているため整流スイッチS1はオフを、転流スイッチS2はオンを継続し続ける。転流スイッチS2がオンするとローサイド電流センサ21により転流スイッチS2に流れる電流が電圧に変換される。変換された電圧は比較器22に入力され基準電圧23を下回るとフリップフロップ回路33のリセット端子へHiを入力する。この時フリップフロップ回路33はHiをAND回路31へ入力し、フリップフロップ回路34のセット端子がHiとなり転流スイッチS2がオフし、整流スイッチS1がオンする。
以上を繰り返し動作をするが、基準電圧13を過電流設定ピーク電流値、基準電圧23を転流スイッチオフ電流値とすることでインダクタ電流は過電流設定ピーク電流値と転流スイッチオフ電流値の間でスイッチングを行い、出力電圧によらず一定の発振周波数及びインダクタ電流平均値を得る事ができる。
負荷短絡時についても過電流状態と同様な動作をするため説明を省略する。
本発明のスイッチング電源は、インダクタを流れる平均電流及び発振周波数は出力電圧に依存しなくなり、負荷が過電流若しくは短絡状態になってもインダクタ電流の平均値をほぼ一定にし、発振周波数の変化を最小限に抑えることができる効果がある。
本発明に係るスイッチング電源における発明を実施するための最良の形態の回路図である。 図1図示実施形態の動作波形図である。 従来例を示した回路図である。 同じく従来例を示した回路図である。 同じく従来例を示した回路図である。 図5図示従来例の動作波形図である。
符号の説明
S1 整流スイッチ
S2 転流スイッチ
10 整流スイッチ用電流検出回路
11 ハイサイド電流センサ
12 比較器
13 基準電圧
20 転流スイッチ用電流検出回路
21 ローサイド電流センサ
22 比較器
23 基準電圧
30 制御回路
31 AND回路
32 OR回路
33 フリップフロップ回路
34 第二のフリップフロップ回路
41 ドライバ

Claims (2)

  1. 整流スイッチと、転流スイッチと、前記整流スイッチを流れる電流を検出する整流スイッチ電流検出手段と、前記転流スイッチを流れる電流を検出する転流スイッチ電流検出手段とを設けてあるとともに、各周期に前記整流スイッチの過電流制限を行う機能と、過電流制限機能が動作した周期において前記転流スイッチを流れる電流が設定したレベル以下に下がるまで前記転流スイッチの導通状態を持続させるようにする機能とを備えた制御手段を設けてあり、前記制御手段にフリップフロップ回路と、このフリップフロップ回路にセット信号及びリセット信号を供給する電圧制御ループの制御手段とを設けてあり、前記フリップフロップ回路は、前記整流スイッチ電流検出手段並びに前記転流スイッチ電流検出手段から出力される信号を用い、各周期に前記整流スイッチの過電流制限を行うとともに、過電流制限を行う周期において前記転流スイッチを流れる電流が設定したレベル以下に下がるまで前記転流スイッチの導通状態を持続させるように構成してあることを特徴とするスイッチング電源。
  2. 前記制御手段はAND回路を設けてあり、一方の入力端子を前記フリップフロップ回路の反転出力端子に接続し、他方の入力端子にセット信号を出力するように構成して、各周期に前記整流スイッチの過電流制限を行うようにしてあることを特徴とする請求項1記載のスイッチング電源。
JP2004014222A 2004-01-22 2004-01-22 スイッチング電源 Expired - Fee Related JP4488751B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004014222A JP4488751B2 (ja) 2004-01-22 2004-01-22 スイッチング電源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004014222A JP4488751B2 (ja) 2004-01-22 2004-01-22 スイッチング電源

Publications (2)

Publication Number Publication Date
JP2005210822A JP2005210822A (ja) 2005-08-04
JP4488751B2 true JP4488751B2 (ja) 2010-06-23

Family

ID=34900076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004014222A Expired - Fee Related JP4488751B2 (ja) 2004-01-22 2004-01-22 スイッチング電源

Country Status (1)

Country Link
JP (1) JP4488751B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7557644B2 (en) * 2005-10-07 2009-07-07 International Rectifier Corporation Fully integrated floating power supply for high voltage technologies including N-EPI biasing

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6389914A (ja) * 1986-10-02 1988-04-20 Sawafuji Electric Co Ltd 安定化電源装置
JPH11220875A (ja) * 1997-11-14 1999-08-10 Toko Inc 断続伝導モードにおいて動作するステップダウンスイッチングレギュレータを制御するためのコントローラ回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6389914A (ja) * 1986-10-02 1988-04-20 Sawafuji Electric Co Ltd 安定化電源装置
JPH11220875A (ja) * 1997-11-14 1999-08-10 Toko Inc 断続伝導モードにおいて動作するステップダウンスイッチングレギュレータを制御するためのコントローラ回路

Also Published As

Publication number Publication date
JP2005210822A (ja) 2005-08-04

Similar Documents

Publication Publication Date Title
JP4841329B2 (ja) Dc−dcコンバータ
JP4748356B2 (ja) 誘導加熱装置
JP3571012B2 (ja) スイッチング電源装置
JP4864463B2 (ja) コンバータ回路およびレギュレータを制御するための方法
EP1603220B1 (en) Switching power supply
JP4848786B2 (ja) スイッチング電源装置
JP2005110224A5 (ja)
JP2003134811A5 (ja)
JP5022668B2 (ja) Dc/dcコンバータ
JP5831528B2 (ja) 半導体装置
JP2005137084A (ja) スイッチング電源装置
US20030035307A1 (en) Switching power supply
JP4488751B2 (ja) スイッチング電源
JP2007129853A (ja) 電源装置
JP4020735B2 (ja) スイッチング電源
JP5144292B2 (ja) スイッチング電源回路及びそれを備えた車両
JP4749184B2 (ja) 可変定電流回路
JPH08149804A (ja) スイッチングレギュレータ方式の電源回路
JP2001023819A (ja) リニアソレノイド制御装置
CN110034677B (zh) 具有充电电流缩减的功率级电路
JP2004282959A (ja) 電圧制御型駆動素子の駆動装置
JPH0479784A (ja) Pwm増幅器の電流制限回路
JP4364021B2 (ja) スイッチング電源
TWI650629B (zh) 用於電壓調節器之以頻率調變的過電流保護方法及其電路
JP3575168B2 (ja) Mosfet駆動回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090721

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090723

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100330

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees