JP2005006391A - Dc−dcコンバータ - Google Patents
Dc−dcコンバータ Download PDFInfo
- Publication number
- JP2005006391A JP2005006391A JP2003166272A JP2003166272A JP2005006391A JP 2005006391 A JP2005006391 A JP 2005006391A JP 2003166272 A JP2003166272 A JP 2003166272A JP 2003166272 A JP2003166272 A JP 2003166272A JP 2005006391 A JP2005006391 A JP 2005006391A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- duty
- terminal
- comparator
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】本発明は、デューティの値に関係なく常に安定した動作を行うDC−DCコンバータを提供する。
【解決手段】出力電圧Voutを検出して、入力側に設けたメインスイッチQ1に制御信号を出力する制御回路を備えたDC−DCコンバータであって、制御回路は、出力電圧と基準電圧とを比較増幅する誤差増幅器12と、デューティにより制御系の動作が不安定になると電圧レベルが異なったスイッチS1,S2が切り替わりオンする第一のスイッチ切替手段13と、インダクタ電流検出信号と誤差増幅出力信号とを比較する比較器15と、デューティにより制御系の動作が不安定になると比較器15が接続するフリップフロップ回路の端子をリセット端子からセット端子に、若しくは、セット端子からリセット端子に切り替える第二のスイッチ切替手段18とを備えてあることを特徴とするDC−DCコンバータ。
【選択図】図1
【解決手段】出力電圧Voutを検出して、入力側に設けたメインスイッチQ1に制御信号を出力する制御回路を備えたDC−DCコンバータであって、制御回路は、出力電圧と基準電圧とを比較増幅する誤差増幅器12と、デューティにより制御系の動作が不安定になると電圧レベルが異なったスイッチS1,S2が切り替わりオンする第一のスイッチ切替手段13と、インダクタ電流検出信号と誤差増幅出力信号とを比較する比較器15と、デューティにより制御系の動作が不安定になると比較器15が接続するフリップフロップ回路の端子をリセット端子からセット端子に、若しくは、セット端子からリセット端子に切り替える第二のスイッチ切替手段18とを備えてあることを特徴とするDC−DCコンバータ。
【選択図】図1
Description
【0001】
【発明の属する技術分野】
本発明は、DC−DCコンバータに関するものであり、特にデューティを制御して安定した動作をさせる制御回路を備えたDC−DCコンバータに関するものである。
【0002】
【従来の技術】
従来、DC−DCコンバータを安定した動作させる制御方式の代表例として、ピークカレント制御方式(例えば、非特許文献1参照)とバレー制御方式(例えば、非特許文献2参照)とがある。
【0003】
【非特許文献1】
Bruce Carsten, ” High Performance Feedback and Filtering for Switch Mode Converters”, APEC2001 SEMINAR12, 5 March 2001, P.10
【非特許文献2】
Bruce Carsten, ” High Performance Feedback and Filtering for Switch Mode Converters”, APEC2001 SEMINAR12, 5 March 2001, P.12
【0004】
ピークカレント制御方式は以下の通りである。図4に示すように、DC−DCコンバータの出力側に電圧検出部11を設け、この電圧検出部11を誤差増幅器12の入力に接続して検出電圧と基準電圧Vrefとを比較増幅する。この誤差増幅器12の出力に比較器15の基準端子に接続し、この比較器15でDC−DCコンバータの電流検出部16から検出して得たインダクタ電流検出信号と誤差増幅出力信号とを比較する。この比較器15の出力をフリップフロップ回路19のリセット端子に接続し、このフリップフロップ回路19のセット端子にクロック回路17を接続して、このフリップフロップ回路19からDC−DCコンバータのメインスイッチQ1のゲート端子に接続し、制御信号をゲート端子に出力する。
【0005】
バレー制御方式は以下の通りである。図7に示すように、DC−DCコンバータの出力側に電圧検出部11を設け、この電圧検出部11を誤差増幅器12の入力に接続して検出電圧と基準電圧Vrefとを比較増幅する。この誤差増幅器12の出力に比較器15の基準端子に接続し、この比較器15でインダクタ電流検出信号と誤差増幅出力信号とを比較する。この比較器15の出力をフリップフロップ回路19のセット端子に接続し、このフリップフロップ回路19のリセット端子にクロック回路17を接続して、このフリップフロップ回路19からDC−DCコンバータのメインスイッチQ1のゲート端子に接続し、制御信号をゲート端子に出力する。
【0006】
しかし、ピークカレント制御方式においては図5に示すように、インダクタ電流検出信号が上昇して誤差増幅出力信号とほぼ等しくなるとオフし、インダクタ電流検出信号が下降して次のクロック信号でセットされるが、デューティが概ね50%以上になると、図6に示すように、制御系の動作が不安定になるという課題があった。
【0007】
一方、バレー制御方式においては図8に示すように、インダクタ電流検出信号が下降して誤差増幅出力信号とほぼ等しくなるとオンし、インダクタ電流検出信号が上昇して次のクロック信号でリセットされるが、デューティが概ね50%以下になると、制御系の動作が不安定になるという課題があった。
【0008】
【発明が解決しようとする課題】
この課題を解決するために、制御回路に補償波形を加える手段を設けることがある(例えば、非特許文献3参照)。
【0009】
【非特許文献3】
Robert W. Erickson & Dragan Maksimovic, ”Fundamentals of Power Electronics”, KLUWER ACADEMIC PUBLISHERS P.442−449
【0010】
この制御回路に補償波形を加える手段は、誤差増幅出力信号と三角波波形とを加算してランプ波形を作ることで、比較器でインダクタ電流検出信号と比較することにより、図9に示すような補正波形を構成する。そのため、部品点数が増える。よって、回路規模が大きくなるとともに、回路構成が複雑になるという課題が生じる。
【0011】
また、ピークカレント制御方式に、リセットパルスの周期を固定して50%以上のデューティに対応する手段を設けることもあるが、この手段のみではデューティが50%以下の場合に制御系の動作が不安定になるという課題がある。
【0012】
本発明は、上記問題に鑑みてなされたものであり、デューティの値に関係なく常に安定した動作を行うDC−DCコンバータを提供する。
【0013】
【課題を解決するための手段】
本発明のDC−DCコンバータは、スイッチ切替手段により、デューティが大きくなることにより動作が不安定になるとピークカレント制御方式からバレー制御方式に、逆にデューティが小さくなることにより動作が不安定になるとバレー制御方式からピークカレント制御方式にモードを切り替えるため、回路規模をできる限り小さくし、回路構成を容易にすることができ、しかもデューティの値に関係なく常に安定した動作を行うことができる。
【0014】
第一のスイッチ切替手段並びに第二のスイッチ切替手段において、デューティのヒステリシス幅を設けたことにより、頻繁にモードが切り替わるおそれがなくなり、制御回路が安定した動作を行うことができる。
【0015】
【発明の実施の形態】
以下、添付図面を用いて本発明DC−DCコンバータに係る実施例を説明する。図1は本発明に係るDC−DCコンバータの回路図を示す。図1に示すDC−DCコンバータは、整流素子Dと出力チョークLと平滑コンデンサCを備え、出力電圧Voutを検出して、入力側に設けたメインスイッチQ1に制御信号を出力する制御回路を備えてある。
【0016】
制御回路は、DC−DCコンバータの出力側に電圧検出部11を設けてある。本実施例では抵抗R1を設け、この抵抗R1で電圧を検出するようにしてある。この電圧検出部11は誤差増幅器12の検出側に接続してある。この誤差増幅器12の基準側には基準電圧部Vrefが接続し、この誤差増幅器12によりDC−DCコンバータの出力側から検出した検出電圧と基準電圧とを比較増幅するようにしてある。
【0017】
本発明DC−DCコンバータは制御回路に第一のスイッチ切替手段13を備えてある。この第一のスイッチ切替手段13は、デューティが略50%以下若しくは略50%以上になった場合に電圧レベルが異なったスイッチが切り替わりオンするものである。本実施例における具体的構成は以下のとおりである。この第一のスイッチ切替手段13は、二つのスイッチS1,S2とレベルシフト回路を備えてある。このレベルシフト回路は抵抗R3,R4で構成し、これら抵抗R3,R4で電圧を分圧してレベルをシフトするように構成してある。一方のスイッチS1は誤差増幅器12の出力に接続してあり、他方のスイッチS2はレベルシフト回路を介して誤差増幅器12の出力に接続してある。
【0018】
2つのスイッチS1,S2はデューティ検出手段14に接続し、デューティ検出手段14で検出し、この検出したデューティにより一方のスイッチS1がオンし、又は他方のスイッチS2がオンするようにしてある。
【0019】
第一のスイッチ切替手段13の各々のスイッチS1,S2は比較器15の基準側に接続してある。この比較器15の検出側はDC−DCコンバータの電流検出部16に接続し、インダクタ電流検出信号を検出するようにしてある。この比較器15によりDC−DCコンバータの検出電流信号と第一のスイッチ切替手段13から出力された信号とを比較するようにしてある。
【0020】
本発明DC−DCコンバータは制御回路に第二のスイッチ切替手段18を備えてある。デューティ検出回路14に接続し、デューティに応じて、比較器15に接続するフリップフロップ回路19の端子をリセット端子からセット端子に、若しくはセット端子からリセット端子に接続するようにスイッチを切り替えるものである。
【0021】
本実施例における具体的構成は以下のとおりである。この第二のスイッチ切替手段18は、デューティが大きくなることにより制御系の動作が不安定になると、比較器15がフリップフロップ回路19のリセット端子からセット端子に切り替わり接続するとともに、クロック回路17がフリップフロップ回路19のセット端子からリセット端子に切り替わり接続する。一方、デューティが小さくなることにより制御系の動作が不安定になると、比較器15がフリップフロップ回路19のセット端子からリセット端子に切り替わり接続するとともに、クロック回路17がフリップフロップ回路19のリセット端子からセット端子に切り替わり接続する。
【0022】
以上のように構成されたDC−DCコンバータは以下のように作用する。デューティが概ね小さい値で安定し、徐々にデューティが大きくなる場合、先ず、電圧検出部11で出力電圧を検出して、誤差増幅器12の検出端子に入力する。この誤差増幅器12で出力電圧と基準電圧Vrefとを比較増幅する。この場合デューティが概ね小さいため、第一のスイッチ切替手段13では一方のスイッチS1がオンし、誤差増幅出力信号は、電圧レベルが調整されずに比較器15に入力される。
【0023】
誤差増幅出力信号は比較器15でインダクタ電流検出信号と比較される。デューティが概ね小さいため、第二のスイッチ切替手段18において、比較器15の出力端子はフリップフロップ回路19のリセット端子に接続し、クロック回路17はフリップフロップ回路19のセット端子に接続する。従って、比較器15で比較して得た比較信号はフリップフロップ回路19のリセット端子に入力し、クロック信号はセット端子に入力する。このとき図2の上段の波形を示すように、インダクタ電流検出信号が上昇して誤差増幅出力信号とほぼ等しくなるとオフし、インダクタ電流検出信号が下降し、次のクロックの立ち上がりエッジでフリップフロップ回路17がセットされる。即ち、ピークカレント制御方式で制御系の動作を安定させる。
【0024】
ピークカレント制御方式だと、デューティが大きくなりすぎることにより、制御系の動作が不安定になる。そのためこの場合以下の作用をする。先ず、電圧検出部11で出力電圧を検出して、誤差増幅器12の検出端子に入力する。この誤差増幅器12で出力電圧と基準電圧Vrefとを比較増幅する。この場合デューティ検出回路14でデューティが大きくなりすぎることを検出し、第一のスイッチ切替手段13では一方のスイッチS1がオフするとともに、他方のスイッチS2がオンする。これにより、誤差増幅器12はレベルシフト回路R3,R4を介して比較器15に接続するため、誤差増幅出力信号は、電圧レベルが調整されて比較器15に入力される。
【0025】
誤差増幅出力信号は比較器15でインダクタ電流検出信号と比較される。第二のスイッチ切替手段18においても、デューティ検出回路14でデューティが大きくなりすぎることを検出することにより、比較器15の出力端子はフリップフロップ回路19のリセット端子からセット端子に切り替わり接続し、クロック回路17はフリップフロップ回路19のセット端子からリセット端子に切り替わり接続する。従って、比較器15で比較して得た比較信号はフリップフロップ回路19のセット端子に入力し、クロック信号はリセット端子に入力する。このとき図2の下段の波形を示すように、インダクタ電流検出信号が下降して誤差増幅出力信号とほぼ等しくなるとオンし、インダクタ電流検出信号が上昇し、次のクロックの立ち下がりエッジでフリップフロップ回路17がリセットされる。即ち、バレー制御方式で制御系の動作を安定させる。
【0026】
バレー制御方式だと、逆にデューティが小さくなりすぎることにより、制御系の動作が不安定になる。そのためこの場合以下の作用をする。先ず、電圧検出部11で出力電圧を検出して、誤差増幅器12の検出端子に入力する。この誤差増幅器12で出力電圧と基準電圧Vrefとを比較増幅する。この場合デューティ検出回路14でデューティが小さくなりすぎることを検出し、第一のスイッチ切替手段13では他方のスイッチS2がオフするとともに、一方のスイッチS1がオンする。これにより、誤差増幅器12は比較器15に直接接続するため、誤差増幅出力信号は、電圧レベルが調整されずに比較器15に入力される。
【0027】
誤差増幅出力信号は比較器15でインダクタ電流検出信号と比較される。第二のスイッチ切替手段18においても、デューティ検出回路14でデューティが小さくなりすぎることを検出することにより、比較器15の出力端子はフリップフロップ回路19のセット端子からリセット端子に切り替わり接続し、クロック回路17はフリップフロップ回路19のリセット端子からセット端子に切り替わり接続する。従って、比較器15で比較して得た比較信号はフリップフロップ回路19のリセット端子に入力し、クロック信号はセット端子に入力する。即ち、バレー制御方式からピークカレント制御方式に切り替わり、制御系の動作を安定させる。
【0028】
本発明では、図3に示すように、デューティにヒステリシス幅を設けてある。具体的にはデューティ検出回路14で検出したデューティを基に制御系の動作が不安定になる値を検出し、その前後例えば2%の範囲をヒステリシス幅として設定する。例えば、デューティが大きくなって、デューティが50%で制御系の動作が不安定になり、ピークカレント制御方式からバレー制御方式に切り替わった場合、その後デューティが49%に下がっても、ヒステリシス幅は48%まであるため、この時点では、バレー制御方式からピークカレント制御方式には切り替わらない。このように、ヒステリシス幅を設けることにより、頻繁にモードが切り替わるおそれがなくなり、制御回路が安定した動作を行うことができる。
【0029】
【発明の効果】
本発明のDC−DCコンバータは、スイッチ切替手段により、デューティが大きくなることにより動作が不安定になるとピークカレント制御方式からバレー制御方式に、逆にデューティが小さくなることにより動作が不安定になるとバレー制御方式からピークカレント制御方式にモードを切り替えるため、回路規模をできる限り小さくし、回路構成を容易にすることができ、しかもデューティの値に関係なく常に安定した動作を行うことができる効果がある。
【0030】
第一のスイッチ切替手段並びに第二のスイッチ切替手段において、デューティのヒステリシス幅を設けたことにより、頻繁にモードが切り替わるおそれがなくなり、制御回路が安定した動作を行うことができる効果がある。
【図面の簡単な説明】
【図1】本発明に係るDC−DCコンバータの一実施例を示す回路図である。
【図2】図1図示実施例の動作波形図である。
【図3】図1図示実施例の動作波形図である。
【図4】ピークカレント制御方式の回路図である。
【図5】ピークカレント制御方式の動作波形図である。
【図6】従来のピークカレント制御方式における実際の動作波形と理想の動作波形とを比較した波形図である。
【図7】バレー制御方式の回路図である。
【図8】バレー制御方式の動作波形図である。
【図9】従来のピークカレント制御方式における補償回路を設けた場合の実際の動作波形と理想の動作波形とを比較した波形図である。
【符号の説明】
11 電圧検出部
12 誤差増幅器
13,18 スイッチ切替手段
14 デューティ検出手段
15 比較器
16 電流検出部
17 クロック回路
19 フリップフロップ回路
Q1 メインスイッチ
D 整流素子
L 出力チョーク
C 平滑コンデンサ
R1 抵抗
R3,R4 分圧抵抗
S1,S2 スイッチ
【発明の属する技術分野】
本発明は、DC−DCコンバータに関するものであり、特にデューティを制御して安定した動作をさせる制御回路を備えたDC−DCコンバータに関するものである。
【0002】
【従来の技術】
従来、DC−DCコンバータを安定した動作させる制御方式の代表例として、ピークカレント制御方式(例えば、非特許文献1参照)とバレー制御方式(例えば、非特許文献2参照)とがある。
【0003】
【非特許文献1】
Bruce Carsten, ” High Performance Feedback and Filtering for Switch Mode Converters”, APEC2001 SEMINAR12, 5 March 2001, P.10
【非特許文献2】
Bruce Carsten, ” High Performance Feedback and Filtering for Switch Mode Converters”, APEC2001 SEMINAR12, 5 March 2001, P.12
【0004】
ピークカレント制御方式は以下の通りである。図4に示すように、DC−DCコンバータの出力側に電圧検出部11を設け、この電圧検出部11を誤差増幅器12の入力に接続して検出電圧と基準電圧Vrefとを比較増幅する。この誤差増幅器12の出力に比較器15の基準端子に接続し、この比較器15でDC−DCコンバータの電流検出部16から検出して得たインダクタ電流検出信号と誤差増幅出力信号とを比較する。この比較器15の出力をフリップフロップ回路19のリセット端子に接続し、このフリップフロップ回路19のセット端子にクロック回路17を接続して、このフリップフロップ回路19からDC−DCコンバータのメインスイッチQ1のゲート端子に接続し、制御信号をゲート端子に出力する。
【0005】
バレー制御方式は以下の通りである。図7に示すように、DC−DCコンバータの出力側に電圧検出部11を設け、この電圧検出部11を誤差増幅器12の入力に接続して検出電圧と基準電圧Vrefとを比較増幅する。この誤差増幅器12の出力に比較器15の基準端子に接続し、この比較器15でインダクタ電流検出信号と誤差増幅出力信号とを比較する。この比較器15の出力をフリップフロップ回路19のセット端子に接続し、このフリップフロップ回路19のリセット端子にクロック回路17を接続して、このフリップフロップ回路19からDC−DCコンバータのメインスイッチQ1のゲート端子に接続し、制御信号をゲート端子に出力する。
【0006】
しかし、ピークカレント制御方式においては図5に示すように、インダクタ電流検出信号が上昇して誤差増幅出力信号とほぼ等しくなるとオフし、インダクタ電流検出信号が下降して次のクロック信号でセットされるが、デューティが概ね50%以上になると、図6に示すように、制御系の動作が不安定になるという課題があった。
【0007】
一方、バレー制御方式においては図8に示すように、インダクタ電流検出信号が下降して誤差増幅出力信号とほぼ等しくなるとオンし、インダクタ電流検出信号が上昇して次のクロック信号でリセットされるが、デューティが概ね50%以下になると、制御系の動作が不安定になるという課題があった。
【0008】
【発明が解決しようとする課題】
この課題を解決するために、制御回路に補償波形を加える手段を設けることがある(例えば、非特許文献3参照)。
【0009】
【非特許文献3】
Robert W. Erickson & Dragan Maksimovic, ”Fundamentals of Power Electronics”, KLUWER ACADEMIC PUBLISHERS P.442−449
【0010】
この制御回路に補償波形を加える手段は、誤差増幅出力信号と三角波波形とを加算してランプ波形を作ることで、比較器でインダクタ電流検出信号と比較することにより、図9に示すような補正波形を構成する。そのため、部品点数が増える。よって、回路規模が大きくなるとともに、回路構成が複雑になるという課題が生じる。
【0011】
また、ピークカレント制御方式に、リセットパルスの周期を固定して50%以上のデューティに対応する手段を設けることもあるが、この手段のみではデューティが50%以下の場合に制御系の動作が不安定になるという課題がある。
【0012】
本発明は、上記問題に鑑みてなされたものであり、デューティの値に関係なく常に安定した動作を行うDC−DCコンバータを提供する。
【0013】
【課題を解決するための手段】
本発明のDC−DCコンバータは、スイッチ切替手段により、デューティが大きくなることにより動作が不安定になるとピークカレント制御方式からバレー制御方式に、逆にデューティが小さくなることにより動作が不安定になるとバレー制御方式からピークカレント制御方式にモードを切り替えるため、回路規模をできる限り小さくし、回路構成を容易にすることができ、しかもデューティの値に関係なく常に安定した動作を行うことができる。
【0014】
第一のスイッチ切替手段並びに第二のスイッチ切替手段において、デューティのヒステリシス幅を設けたことにより、頻繁にモードが切り替わるおそれがなくなり、制御回路が安定した動作を行うことができる。
【0015】
【発明の実施の形態】
以下、添付図面を用いて本発明DC−DCコンバータに係る実施例を説明する。図1は本発明に係るDC−DCコンバータの回路図を示す。図1に示すDC−DCコンバータは、整流素子Dと出力チョークLと平滑コンデンサCを備え、出力電圧Voutを検出して、入力側に設けたメインスイッチQ1に制御信号を出力する制御回路を備えてある。
【0016】
制御回路は、DC−DCコンバータの出力側に電圧検出部11を設けてある。本実施例では抵抗R1を設け、この抵抗R1で電圧を検出するようにしてある。この電圧検出部11は誤差増幅器12の検出側に接続してある。この誤差増幅器12の基準側には基準電圧部Vrefが接続し、この誤差増幅器12によりDC−DCコンバータの出力側から検出した検出電圧と基準電圧とを比較増幅するようにしてある。
【0017】
本発明DC−DCコンバータは制御回路に第一のスイッチ切替手段13を備えてある。この第一のスイッチ切替手段13は、デューティが略50%以下若しくは略50%以上になった場合に電圧レベルが異なったスイッチが切り替わりオンするものである。本実施例における具体的構成は以下のとおりである。この第一のスイッチ切替手段13は、二つのスイッチS1,S2とレベルシフト回路を備えてある。このレベルシフト回路は抵抗R3,R4で構成し、これら抵抗R3,R4で電圧を分圧してレベルをシフトするように構成してある。一方のスイッチS1は誤差増幅器12の出力に接続してあり、他方のスイッチS2はレベルシフト回路を介して誤差増幅器12の出力に接続してある。
【0018】
2つのスイッチS1,S2はデューティ検出手段14に接続し、デューティ検出手段14で検出し、この検出したデューティにより一方のスイッチS1がオンし、又は他方のスイッチS2がオンするようにしてある。
【0019】
第一のスイッチ切替手段13の各々のスイッチS1,S2は比較器15の基準側に接続してある。この比較器15の検出側はDC−DCコンバータの電流検出部16に接続し、インダクタ電流検出信号を検出するようにしてある。この比較器15によりDC−DCコンバータの検出電流信号と第一のスイッチ切替手段13から出力された信号とを比較するようにしてある。
【0020】
本発明DC−DCコンバータは制御回路に第二のスイッチ切替手段18を備えてある。デューティ検出回路14に接続し、デューティに応じて、比較器15に接続するフリップフロップ回路19の端子をリセット端子からセット端子に、若しくはセット端子からリセット端子に接続するようにスイッチを切り替えるものである。
【0021】
本実施例における具体的構成は以下のとおりである。この第二のスイッチ切替手段18は、デューティが大きくなることにより制御系の動作が不安定になると、比較器15がフリップフロップ回路19のリセット端子からセット端子に切り替わり接続するとともに、クロック回路17がフリップフロップ回路19のセット端子からリセット端子に切り替わり接続する。一方、デューティが小さくなることにより制御系の動作が不安定になると、比較器15がフリップフロップ回路19のセット端子からリセット端子に切り替わり接続するとともに、クロック回路17がフリップフロップ回路19のリセット端子からセット端子に切り替わり接続する。
【0022】
以上のように構成されたDC−DCコンバータは以下のように作用する。デューティが概ね小さい値で安定し、徐々にデューティが大きくなる場合、先ず、電圧検出部11で出力電圧を検出して、誤差増幅器12の検出端子に入力する。この誤差増幅器12で出力電圧と基準電圧Vrefとを比較増幅する。この場合デューティが概ね小さいため、第一のスイッチ切替手段13では一方のスイッチS1がオンし、誤差増幅出力信号は、電圧レベルが調整されずに比較器15に入力される。
【0023】
誤差増幅出力信号は比較器15でインダクタ電流検出信号と比較される。デューティが概ね小さいため、第二のスイッチ切替手段18において、比較器15の出力端子はフリップフロップ回路19のリセット端子に接続し、クロック回路17はフリップフロップ回路19のセット端子に接続する。従って、比較器15で比較して得た比較信号はフリップフロップ回路19のリセット端子に入力し、クロック信号はセット端子に入力する。このとき図2の上段の波形を示すように、インダクタ電流検出信号が上昇して誤差増幅出力信号とほぼ等しくなるとオフし、インダクタ電流検出信号が下降し、次のクロックの立ち上がりエッジでフリップフロップ回路17がセットされる。即ち、ピークカレント制御方式で制御系の動作を安定させる。
【0024】
ピークカレント制御方式だと、デューティが大きくなりすぎることにより、制御系の動作が不安定になる。そのためこの場合以下の作用をする。先ず、電圧検出部11で出力電圧を検出して、誤差増幅器12の検出端子に入力する。この誤差増幅器12で出力電圧と基準電圧Vrefとを比較増幅する。この場合デューティ検出回路14でデューティが大きくなりすぎることを検出し、第一のスイッチ切替手段13では一方のスイッチS1がオフするとともに、他方のスイッチS2がオンする。これにより、誤差増幅器12はレベルシフト回路R3,R4を介して比較器15に接続するため、誤差増幅出力信号は、電圧レベルが調整されて比較器15に入力される。
【0025】
誤差増幅出力信号は比較器15でインダクタ電流検出信号と比較される。第二のスイッチ切替手段18においても、デューティ検出回路14でデューティが大きくなりすぎることを検出することにより、比較器15の出力端子はフリップフロップ回路19のリセット端子からセット端子に切り替わり接続し、クロック回路17はフリップフロップ回路19のセット端子からリセット端子に切り替わり接続する。従って、比較器15で比較して得た比較信号はフリップフロップ回路19のセット端子に入力し、クロック信号はリセット端子に入力する。このとき図2の下段の波形を示すように、インダクタ電流検出信号が下降して誤差増幅出力信号とほぼ等しくなるとオンし、インダクタ電流検出信号が上昇し、次のクロックの立ち下がりエッジでフリップフロップ回路17がリセットされる。即ち、バレー制御方式で制御系の動作を安定させる。
【0026】
バレー制御方式だと、逆にデューティが小さくなりすぎることにより、制御系の動作が不安定になる。そのためこの場合以下の作用をする。先ず、電圧検出部11で出力電圧を検出して、誤差増幅器12の検出端子に入力する。この誤差増幅器12で出力電圧と基準電圧Vrefとを比較増幅する。この場合デューティ検出回路14でデューティが小さくなりすぎることを検出し、第一のスイッチ切替手段13では他方のスイッチS2がオフするとともに、一方のスイッチS1がオンする。これにより、誤差増幅器12は比較器15に直接接続するため、誤差増幅出力信号は、電圧レベルが調整されずに比較器15に入力される。
【0027】
誤差増幅出力信号は比較器15でインダクタ電流検出信号と比較される。第二のスイッチ切替手段18においても、デューティ検出回路14でデューティが小さくなりすぎることを検出することにより、比較器15の出力端子はフリップフロップ回路19のセット端子からリセット端子に切り替わり接続し、クロック回路17はフリップフロップ回路19のリセット端子からセット端子に切り替わり接続する。従って、比較器15で比較して得た比較信号はフリップフロップ回路19のリセット端子に入力し、クロック信号はセット端子に入力する。即ち、バレー制御方式からピークカレント制御方式に切り替わり、制御系の動作を安定させる。
【0028】
本発明では、図3に示すように、デューティにヒステリシス幅を設けてある。具体的にはデューティ検出回路14で検出したデューティを基に制御系の動作が不安定になる値を検出し、その前後例えば2%の範囲をヒステリシス幅として設定する。例えば、デューティが大きくなって、デューティが50%で制御系の動作が不安定になり、ピークカレント制御方式からバレー制御方式に切り替わった場合、その後デューティが49%に下がっても、ヒステリシス幅は48%まであるため、この時点では、バレー制御方式からピークカレント制御方式には切り替わらない。このように、ヒステリシス幅を設けることにより、頻繁にモードが切り替わるおそれがなくなり、制御回路が安定した動作を行うことができる。
【0029】
【発明の効果】
本発明のDC−DCコンバータは、スイッチ切替手段により、デューティが大きくなることにより動作が不安定になるとピークカレント制御方式からバレー制御方式に、逆にデューティが小さくなることにより動作が不安定になるとバレー制御方式からピークカレント制御方式にモードを切り替えるため、回路規模をできる限り小さくし、回路構成を容易にすることができ、しかもデューティの値に関係なく常に安定した動作を行うことができる効果がある。
【0030】
第一のスイッチ切替手段並びに第二のスイッチ切替手段において、デューティのヒステリシス幅を設けたことにより、頻繁にモードが切り替わるおそれがなくなり、制御回路が安定した動作を行うことができる効果がある。
【図面の簡単な説明】
【図1】本発明に係るDC−DCコンバータの一実施例を示す回路図である。
【図2】図1図示実施例の動作波形図である。
【図3】図1図示実施例の動作波形図である。
【図4】ピークカレント制御方式の回路図である。
【図5】ピークカレント制御方式の動作波形図である。
【図6】従来のピークカレント制御方式における実際の動作波形と理想の動作波形とを比較した波形図である。
【図7】バレー制御方式の回路図である。
【図8】バレー制御方式の動作波形図である。
【図9】従来のピークカレント制御方式における補償回路を設けた場合の実際の動作波形と理想の動作波形とを比較した波形図である。
【符号の説明】
11 電圧検出部
12 誤差増幅器
13,18 スイッチ切替手段
14 デューティ検出手段
15 比較器
16 電流検出部
17 クロック回路
19 フリップフロップ回路
Q1 メインスイッチ
D 整流素子
L 出力チョーク
C 平滑コンデンサ
R1 抵抗
R3,R4 分圧抵抗
S1,S2 スイッチ
Claims (7)
- 出力電圧を検出して、入力側に設けたメインスイッチに制御信号を出力する制御回路を備えたDC−DCコンバータであって、前記制御回路は、出力電圧と基準電圧とを比較増幅する誤差増幅器と、デューティにより制御系の動作が不安定になると電圧レベルが異なったスイッチが切り替わりオンする第一のスイッチ切替手段と、インダクタ電流検出信号と誤差増幅出力信号とを比較する比較器と、デューティにより制御系の動作が不安定になると前記比較器が接続するフリップフロップ回路の端子をリセット端子からセット端子に、若しくは、セット端子からリセット端子に切り替える第二のスイッチ切替手段とを備えてあることを特徴とするDC−DCコンバータ。
- 前記制御回路は、前記DC−DCコンバータの出力側に電圧検出部を設けてあることを特徴とする請求項1記載のDC−DCコンバータ。
- 前記第一のスイッチ切替手段は、二つのスイッチとレベルシフト回路を備え、一方のスイッチには前記誤差増幅器の出力を接続し、他方のスイッチには前記レベルシフト回路を介して前記誤差増幅器の出力を接続し、デューティが大きくなることにより動作波形が不安定になると前記一方のスイッチから前記他方のスイッチに切り替わってオンし、デューティが小さくなることにより動作波形が不安定になると他方のスイッチから一方のスイッチに切り替わってオンするように構成してあることを特徴とする請求項1又は2記載のDC−DCコンバータ。
- 前記制御回路は比較器を備え、この比較器の基準端子は前記第一のスイッチ切替手段の出力に接続し、この比較器の検出端子からインダクタ電流検出信号を入力して、インダクタ電流検出信号と誤差増幅出力信号とを比較して、前記第二のスイッチ切替手段に出力するように構成してあることを特徴とする請求項1乃至3のいずれかに記載のDC−DCコンバータ。
- 前記第二のスイッチ切替手段は、デューティが大きくなることにより制御系の動作が不安定になる場合には前記比較器がフリップフロップ回路のリセット端子からセット端子に接続するように、デューティが小さくなることにより制御系の動作が不安定になる場合には前記比較器がフリップフロップ回路のセット端子からリセット端子に接続するようにスイッチを切り替えるように構成してあることを特徴とする請求項1乃至4のいずれかに記載のDC−DCコンバータ。
- 前記第二のスイッチ切替手段は、前記比較器がフリップフロップ回路のリセット端子からセット端子に接続した際には、クロック回路が前記フリップフロップ回路のセット端子からリセット端子に接続するようにし、前記比較器がフリップフロップ回路のセット端子からリセット端子に接続した際には、前記クロック回路が前記フリップフロップ回路のリセット端子からセット端子に接続するようにスイッチを切り替える構成にしてあることを特徴とする請求項5記載のDC−DCコンバータ。
- 前記第一のスイッチ切替手段並びに第二のスイッチ切替手段において、デューティのヒステリシス幅を設け、制御方式が切り替わった直後にデューティが変化しても前記ヒステリシス幅の範囲内に収まっている場合にはスイッチが切り替わらないようにしてあることを特徴とする請求項1乃至6のいずれかに記載のDC−DCコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003166272A JP2005006391A (ja) | 2003-06-11 | 2003-06-11 | Dc−dcコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003166272A JP2005006391A (ja) | 2003-06-11 | 2003-06-11 | Dc−dcコンバータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005006391A true JP2005006391A (ja) | 2005-01-06 |
Family
ID=34092479
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003166272A Pending JP2005006391A (ja) | 2003-06-11 | 2003-06-11 | Dc−dcコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005006391A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007097465A1 (ja) * | 2006-02-21 | 2007-08-30 | Nagasaki University, National University Corporation | 信号比較回路および電力変換装置 |
WO2016003923A1 (en) * | 2014-06-30 | 2016-01-07 | Skyworks Solutions, Inc. | Circuits, devices and methods for bypassing voltage regulation in voltage regulators |
-
2003
- 2003-06-11 JP JP2003166272A patent/JP2005006391A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007097465A1 (ja) * | 2006-02-21 | 2007-08-30 | Nagasaki University, National University Corporation | 信号比較回路および電力変換装置 |
US8089257B2 (en) | 2006-02-21 | 2012-01-03 | Nagasaki University, National University Corporation | Signal comparison circuit and power conversion device |
JP5039977B2 (ja) * | 2006-02-21 | 2012-10-03 | 国立大学法人 長崎大学 | 電力変換装置 |
KR101388127B1 (ko) | 2006-02-21 | 2014-04-23 | 신덴겐코교 가부시키가이샤 | 신호 비교 회로 및 전력 변환 장치 |
WO2016003923A1 (en) * | 2014-06-30 | 2016-01-07 | Skyworks Solutions, Inc. | Circuits, devices and methods for bypassing voltage regulation in voltage regulators |
US10038373B2 (en) | 2014-06-30 | 2018-07-31 | Skyworks Solutions, Inc. | Circuits, devices and methods for bypassing voltage regulation in voltage regulators |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI594558B (zh) | 升壓降壓開關功率變換器、控制電路及模式切換控制單元 | |
US9735680B2 (en) | Constant on-time pulse width control-based scheme including capabilities of fast transient response and adaptively adjusting on-time pulse width | |
JP4981799B2 (ja) | 位相シフトを用いたスイッチング電源の制御 | |
JP4691404B2 (ja) | スイッチング制御回路、自励型dc−dcコンバータ | |
JP4690784B2 (ja) | Dc−dcコンバータ | |
JP5163283B2 (ja) | 力率改善回路 | |
JP4926625B2 (ja) | スイッチングレギュレータ及びそのスイッチングレギュレータを有する半導体装置 | |
JP5507980B2 (ja) | スイッチング電源の制御回路、電子機器、及びスイッチング電源の制御方法 | |
JP5091028B2 (ja) | スイッチングレギュレータ及びそのスイッチングレギュレータを備えた半導体装置 | |
US8018217B2 (en) | PWM power converter using a multi-slope ramp signal to improve the transient response thereof | |
JP4541358B2 (ja) | 電源装置 | |
JP4266012B2 (ja) | Dc−dcコンバータ及びdc−dcコンバータの制御回路 | |
JP2007124748A (ja) | Dc−dcコンバータ、dc−dcコンバータの制御回路及びdc−dcコンバータの制御方法 | |
KR20070094486A (ko) | 비절연 강압형 dc-dc 컨버터 | |
JP2009207242A (ja) | 電源装置 | |
JP2007053892A (ja) | Dc−dcコンバータ | |
JP2008193298A (ja) | 電力増幅システム | |
JP2010051053A (ja) | 昇圧dc−dcコンバータ用制御回路及び昇圧dc−dcコンバータ | |
JP2005160224A (ja) | 電力変換装置 | |
JP2011097732A (ja) | 昇降圧回路 | |
JP5994740B2 (ja) | スイッチング電源装置 | |
CN113098267B (zh) | 一种开关变换器、开关集成电路及其控制电路 | |
US9236727B2 (en) | Current mode step-down switching regulator | |
JPH11178329A (ja) | 電流モードスイッチング変換器 | |
JP2005039925A (ja) | スイッチング電源 |