JPH0452655B2 - - Google Patents
Info
- Publication number
- JPH0452655B2 JPH0452655B2 JP58018514A JP1851483A JPH0452655B2 JP H0452655 B2 JPH0452655 B2 JP H0452655B2 JP 58018514 A JP58018514 A JP 58018514A JP 1851483 A JP1851483 A JP 1851483A JP H0452655 B2 JPH0452655 B2 JP H0452655B2
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- transistor
- constant current
- current source
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000001052 transient effect Effects 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009499 grossing Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/603—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors with coupled emitters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
この発明は信号切換回路に係り、特に過渡ピー
ク電圧等の急峻な信号成分を含む信号の選択切換
えに適する信号選択増幅回路に関する。
ク電圧等の急峻な信号成分を含む信号の選択切換
えに適する信号選択増幅回路に関する。
第１図は外部から出力電圧が設定できるスイツ
チングレギユレータの構成を示している。スイツ
チングトランジスタ２のエミツタには入力端子４
Ａが形成され、この入力端子４Ａと基準電位点側
に形成された入力端子４Ｂとの間には直流電圧が
与えられる。この入力端子４Ａ，４Ｂ間にはリツ
プル吸収用コンデンサ６が挿入され、トランジス
タ２のベース・エミツタ間にはベース蓄積電荷放
電用の抵抗８が挿入され、ベースには抵抗１０を
介してスイツチング制御回路１２の出力端子１４
からスイツチングパルスが与えられる。スイツチ
ングトランジスタ２のコレクタと基準電位点との
間には、整流用のダイオード１６とともに、交流
成分を平滑する平滑回路１８が接続されている。
平滑回路１８はチヨークコイル２０及びコンデン
サ２２から成り、コンデンサ２２の両端子間には
出力端子２４Ａ，２４Ｂが形成されているととも
に、抵抗２６，２８が接続されている。抵抗２
６，２８の中点には、出力電圧の分圧出力が発生
し、この分圧出力は前記スイツチング制御回路１
２の入力端子３０Ａに与えられる。
チングレギユレータの構成を示している。スイツ
チングトランジスタ２のエミツタには入力端子４
Ａが形成され、この入力端子４Ａと基準電位点側
に形成された入力端子４Ｂとの間には直流電圧が
与えられる。この入力端子４Ａ，４Ｂ間にはリツ
プル吸収用コンデンサ６が挿入され、トランジス
タ２のベース・エミツタ間にはベース蓄積電荷放
電用の抵抗８が挿入され、ベースには抵抗１０を
介してスイツチング制御回路１２の出力端子１４
からスイツチングパルスが与えられる。スイツチ
ングトランジスタ２のコレクタと基準電位点との
間には、整流用のダイオード１６とともに、交流
成分を平滑する平滑回路１８が接続されている。
平滑回路１８はチヨークコイル２０及びコンデン
サ２２から成り、コンデンサ２２の両端子間には
出力端子２４Ａ，２４Ｂが形成されているととも
に、抵抗２６，２８が接続されている。抵抗２
６，２８の中点には、出力電圧の分圧出力が発生
し、この分圧出力は前記スイツチング制御回路１
２の入力端子３０Ａに与えられる。
スイツチング制御回路１２には２入力信号を切
換えて出力する信号切換回路３１が設置され、こ
の信号切換回路３１には前記出力電圧が与えられ
る差動増幅器３２と、入力端子３０Ｂから電圧が
設定される差動増幅器３６とが設置され、これら
一対の差動増幅器３２，３６はスイツチング回路
３８で制御入力端子４０に与えられる制御入力に
より動作が選択されるように成つている。各差動
増幅器３２，３６の反転入力端子（−）には抵抗
４１を介して共通に電圧源４２が接続され、各出
力端子と反転入力端子（−）との間には、個別に
抵抗４４，４６が挿入され、帰還回路が形成され
ている。
換えて出力する信号切換回路３１が設置され、こ
の信号切換回路３１には前記出力電圧が与えられ
る差動増幅器３２と、入力端子３０Ｂから電圧が
設定される差動増幅器３６とが設置され、これら
一対の差動増幅器３２，３６はスイツチング回路
３８で制御入力端子４０に与えられる制御入力に
より動作が選択されるように成つている。各差動
増幅器３２，３６の反転入力端子（−）には抵抗
４１を介して共通に電圧源４２が接続され、各出
力端子と反転入力端子（−）との間には、個別に
抵抗４４，４６が挿入され、帰還回路が形成され
ている。
各差動幅器３２，３６の出力は比較器４８の非
反転入力端子（＋）に与えられ、比較器４８の反
転入力端子（−）には基準波形発生回路５０から
鋸歯状波電圧等の基準波形電圧が与えられる。即
ち、比較器４８はパルス幅変調回路を構成し、こ
の比較器４８の出力はスイツチングトランジスタ
２をドライブするために設置されたトランジスタ
５２のベースに与えられている。
反転入力端子（＋）に与えられ、比較器４８の反
転入力端子（−）には基準波形発生回路５０から
鋸歯状波電圧等の基準波形電圧が与えられる。即
ち、比較器４８はパルス幅変調回路を構成し、こ
の比較器４８の出力はスイツチングトランジスタ
２をドライブするために設置されたトランジスタ
５２のベースに与えられている。
このスイツチングレギユレータでは、この差動
増幅器３６に対して入力端子３０Ｂから所望の電
圧設定を行うことができるとともに、差動増幅器
３２から差動増幅器３６にスイツチング回路３８
で動作を切換え、出力端子２４Ａ，２４Ｂに発生
する電圧値を変更することができる。
増幅器３６に対して入力端子３０Ｂから所望の電
圧設定を行うことができるとともに、差動増幅器
３２から差動増幅器３６にスイツチング回路３８
で動作を切換え、出力端子２４Ａ，２４Ｂに発生
する電圧値を変更することができる。
第２図は信号切換回路３１の具体的回路を示し
ている。即ち、差動増幅器３２はエミツタを共通
にした一対のNPN形トランジスタ５４，５６か
ら構成され、差動増幅器３６も同様にエミツタを
共通にした一対のNPN形トランジスタ５８，６
０から構成されている。各トランジスタ５４，５
６，５８，６０のエミツタと、定電流源６２，６
４との間にはスイツチング回路３８が挿入され、
スイツチング素子３８Ａ，３８Ｂは例えばスイツ
チング用トランジスタで構成され、制御入力端子
４０に与えられるスイツチング入力に基づき選択
的に動作が切換えられる。
ている。即ち、差動増幅器３２はエミツタを共通
にした一対のNPN形トランジスタ５４，５６か
ら構成され、差動増幅器３６も同様にエミツタを
共通にした一対のNPN形トランジスタ５８，６
０から構成されている。各トランジスタ５４，５
６，５８，６０のエミツタと、定電流源６２，６
４との間にはスイツチング回路３８が挿入され、
スイツチング素子３８Ａ，３８Ｂは例えばスイツ
チング用トランジスタで構成され、制御入力端子
４０に与えられるスイツチング入力に基づき選択
的に動作が切換えられる。
また、電源端子６６には一定の駆動用電圧Vcc
が印加され、各トランジスタ５４，５６，５８，
６０のコレクタにはダイオード６８及びトランジ
スタ７０からなる定電流回路から定電流が与えれ
る。そして、各差動増幅器３２，３６の出力は、
トラジスタ５６又はトランジスタ５８のコレクタ
から選択的に取出され、各トランジスタ５６，５
８のコレクタにはトランジスタ７２のベースが共
通に接続されている。トランジスタ７２のエミツ
タには定電流源７４が接続されているとともに、
出力端子７６が形成されている。即ち、この出力
端子７６から差動増幅器３２，３６の出力が選択
的に取出される。この場合、トランジスタ７２の
エミツタには各トランジスタ５６，５８のベース
が接続され出力が入力側に全帰還されており、各
差動増幅器３２，３６は全帰還増幅器を構成して
いる。
が印加され、各トランジスタ５４，５６，５８，
６０のコレクタにはダイオード６８及びトランジ
スタ７０からなる定電流回路から定電流が与えれ
る。そして、各差動増幅器３２，３６の出力は、
トラジスタ５６又はトランジスタ５８のコレクタ
から選択的に取出され、各トランジスタ５６，５
８のコレクタにはトランジスタ７２のベースが共
通に接続されている。トランジスタ７２のエミツ
タには定電流源７４が接続されているとともに、
出力端子７６が形成されている。即ち、この出力
端子７６から差動増幅器３２，３６の出力が選択
的に取出される。この場合、トランジスタ７２の
エミツタには各トランジスタ５６，５８のベース
が接続され出力が入力側に全帰還されており、各
差動増幅器３２，３６は全帰還増幅器を構成して
いる。
ところで、このような信号切換回路３１を前記
スイツチングレギユレータのスイツチング制御回
路１２に設置した場合、スイツチングレギユレー
タのスイツチング動作に伴つて発生する急峻な信
号電圧等が差動増幅器３２，３６を構成するトラ
ンジスタに特性劣化やラツチアツプを生じさせる
おそれがある。
スイツチングレギユレータのスイツチング制御回
路１２に設置した場合、スイツチングレギユレー
タのスイツチング動作に伴つて発生する急峻な信
号電圧等が差動増幅器３２，３６を構成するトラ
ンジスタに特性劣化やラツチアツプを生じさせる
おそれがある。
仮に、差作増幅器３２が作動状態、差動増幅器
３６が不作動状態にある場合において、不差動状
態にある差動増幅器３６の入力端子３０Ｂに急峻
で高いピーク値を持つ電圧が与えられると、スイ
ツチ３８Ｂは不導通状態にあるために、トランジ
スタ６０のベースからエミツタ、トランジスタ５
８のエミツタからベース及び定電流源７４に至る
経路で信号電流が流れる。このような信号電流が
通過すると、信号に対してトランジスタ５８，６
０特に逆方向になるトランジスタ５８には特性劣
化やラツチアツプ等の異常現象を生じる。入力端
子３０Ｂに与えられる信号成分のピーク値をVp
−ｐ、トランジスタ６０のベース・エミツタ間の
順方向電圧をVF、トランジスタ５８のベース・
エミツタ間の逆方向電圧をVZ、出力端子７６に
発生している電圧をVOとすると、Vp−ｐの値が
電圧値（VO＋VF＋VZ）を越えるとき、前記信号
電流が流れる。なお、このような現象は差動増幅
器３６が作動状態、差動増幅器３２が不作動状態
に制御され、スイツチングトランジスタ２が動作
している場合にも同様に発生する。
３６が不作動状態にある場合において、不差動状
態にある差動増幅器３６の入力端子３０Ｂに急峻
で高いピーク値を持つ電圧が与えられると、スイ
ツチ３８Ｂは不導通状態にあるために、トランジ
スタ６０のベースからエミツタ、トランジスタ５
８のエミツタからベース及び定電流源７４に至る
経路で信号電流が流れる。このような信号電流が
通過すると、信号に対してトランジスタ５８，６
０特に逆方向になるトランジスタ５８には特性劣
化やラツチアツプ等の異常現象を生じる。入力端
子３０Ｂに与えられる信号成分のピーク値をVp
−ｐ、トランジスタ６０のベース・エミツタ間の
順方向電圧をVF、トランジスタ５８のベース・
エミツタ間の逆方向電圧をVZ、出力端子７６に
発生している電圧をVOとすると、Vp−ｐの値が
電圧値（VO＋VF＋VZ）を越えるとき、前記信号
電流が流れる。なお、このような現象は差動増幅
器３６が作動状態、差動増幅器３２が不作動状態
に制御され、スイツチングトランジスタ２が動作
している場合にも同様に発生する。
このような信号電流が流れると、出力端子７６
に発生する出力には、正規の出力に加えて不要な
変動分が重畳されることになり、このような変動
分を伴うと、スイツチングレギユレータでは出力
電圧の安定を図ることができない。そこで、この
ように構成される信号切換回路では、許容される
急峻な電圧成分のピーク値Vp−ｐがVp−ｐ＜VO
＋VF＋VZに制限され、ダイナミツクレンジが狭
くなる欠点がある。
に発生する出力には、正規の出力に加えて不要な
変動分が重畳されることになり、このような変動
分を伴うと、スイツチングレギユレータでは出力
電圧の安定を図ることができない。そこで、この
ように構成される信号切換回路では、許容される
急峻な電圧成分のピーク値Vp−ｐがVp−ｐ＜VO
＋VF＋VZに制限され、ダイナミツクレンジが狭
くなる欠点がある。
そこで、この発明は、過渡的ピーク電圧に対す
る特性劣化が防止でき、ダイナミツクレンジを拡
大した信号切換回路の提供を目的とする。
る特性劣化が防止でき、ダイナミツクレンジを拡
大した信号切換回路の提供を目的とする。
即ち、この発明の信号切換回路は、第１の入力
信号対応して設置され、共通にエミツタが接続さ
れたトランジスタ対（トランジスタ８８，９０）
を備えてこのトランジスタ対に第１の定電流源１
０４から動作電流が供給されるとともにカレント
ミラー回路１０８から成る能動負荷が接続され、
前記第１の入力信号が正相入力側に加えられる第
１の差動増幅器８０と、第２の入力信号に対応し
て設置され、共通にエミツタが接続されたトラン
ジスタ対（トランジスタ９６，９８）を備えてそ
のトランジスタ対に第２の定電流源１０６から動
作電流が供給されるとともに前記第１の差動増幅
器の前記能動負荷が共通に接続され、前記第１の
入力信号が正相入力側に加えられる第２の差動増
幅器８２と、定電流を発生する第３の定電流源１
２８に直列に接続されるとともに、そのベースに
加えられる切換信号のレベルに応じて導通する第
１のトランジスタ１２２と、この第１のトランジ
スタと前記第３の定電流源との接続点にベースが
接続されるとともに、前記第１の差動増幅器に側
路を成して前記第１の定電流源に接続され、前記
第１のトランジスタの非導通時、前記第３の定電
流源からベース電流を受けて導通して前記第１の
差動増幅器に供給すべき定電流を分流させ、前記
第１の差動増幅器の動作を解除し、非導通時、前
記第１の差動増幅器を動作状態にして前記第１の
入力信号を選択する第２のトランジスタ１２４
と、前記第２の差動増幅器に側路を成して前記第
２の定電流源に接続され、ベースに加えられる前
記切換信号のレベルに応じて導通し、その導通
時、前記第２の差動増幅器に供給すべき定電流を
分流させて前記第２の差動増幅器の動作を解除
し、非導通時、前記第２の差動増幅器を動作状態
にして前記第２の入力信号を選択する第３のトラ
ンジスタ１２６と、前記第１又は第２の差動増幅
器の出力を前記能動負荷側から受けて増幅して取
り出すとともに、前記第１及び第２の差動増幅器
に付加された共通の帰還回路を通して前記出力を
前記第１及び第２の差動増幅器の逆相入力側に帰
還させる出力回路１２０とを備えたことを特徴と
するものである。
信号対応して設置され、共通にエミツタが接続さ
れたトランジスタ対（トランジスタ８８，９０）
を備えてこのトランジスタ対に第１の定電流源１
０４から動作電流が供給されるとともにカレント
ミラー回路１０８から成る能動負荷が接続され、
前記第１の入力信号が正相入力側に加えられる第
１の差動増幅器８０と、第２の入力信号に対応し
て設置され、共通にエミツタが接続されたトラン
ジスタ対（トランジスタ９６，９８）を備えてそ
のトランジスタ対に第２の定電流源１０６から動
作電流が供給されるとともに前記第１の差動増幅
器の前記能動負荷が共通に接続され、前記第１の
入力信号が正相入力側に加えられる第２の差動増
幅器８２と、定電流を発生する第３の定電流源１
２８に直列に接続されるとともに、そのベースに
加えられる切換信号のレベルに応じて導通する第
１のトランジスタ１２２と、この第１のトランジ
スタと前記第３の定電流源との接続点にベースが
接続されるとともに、前記第１の差動増幅器に側
路を成して前記第１の定電流源に接続され、前記
第１のトランジスタの非導通時、前記第３の定電
流源からベース電流を受けて導通して前記第１の
差動増幅器に供給すべき定電流を分流させ、前記
第１の差動増幅器の動作を解除し、非導通時、前
記第１の差動増幅器を動作状態にして前記第１の
入力信号を選択する第２のトランジスタ１２４
と、前記第２の差動増幅器に側路を成して前記第
２の定電流源に接続され、ベースに加えられる前
記切換信号のレベルに応じて導通し、その導通
時、前記第２の差動増幅器に供給すべき定電流を
分流させて前記第２の差動増幅器の動作を解除
し、非導通時、前記第２の差動増幅器を動作状態
にして前記第２の入力信号を選択する第３のトラ
ンジスタ１２６と、前記第１又は第２の差動増幅
器の出力を前記能動負荷側から受けて増幅して取
り出すとともに、前記第１及び第２の差動増幅器
に付加された共通の帰還回路を通して前記出力を
前記第１及び第２の差動増幅器の逆相入力側に帰
還させる出力回路１２０とを備えたことを特徴と
するものである。
以下、この発明の実施例を図面を参照して詳細
に説明する。
に説明する。
第３図はこの発明の信号切換回路の実施例を示
している。この信号切換回路には第１及び第２の
差動増幅器８０，８２設けられ、この差動増幅器
８０，８２の動作を切換えて所望の信号を取出す
ためにスイツチング回路８４が設置されている。
差動増幅器８０はPNP形トランジスタ（以下、
単にトランジスタという）８６，８８，９０，９
２で構成され、他方の差動増幅器８２はPNP形
トランジスタ（以下、単にトランジスタという）
９４，９６，９８，１００で構成されている。差
動増幅器８０においてトランジスタ８６，８８又
はトランジスタ９０，９２は共にダーリントン構
成とされ、他方の差動増幅器８２においてもトラ
ンジスタ９４，９６又はトランジスタ９８，１０
０は同様の構成と成つている。そして、トランジ
スタ８８，９０のエミツタは共通化され、このエ
ミツタと電源端子１０２との間には第１の定電流
源１０４が挿入され、共通化されたトランジスタ
９６，９８のエミツタと電源端子１０２との間に
も第２の定電流源１０６が挿入されている。ま
た、トランジスタ８８，９６のコレクタ又はトラ
ンジスタ９０，９８のコレクタは共通化されて能
動負荷としてのカレントミラー回路１０８に接続
されている。カレントミラー回路１０８はダイオ
ード１１０及びトラジスタ１１２から構成されて
いる。
している。この信号切換回路には第１及び第２の
差動増幅器８０，８２設けられ、この差動増幅器
８０，８２の動作を切換えて所望の信号を取出す
ためにスイツチング回路８４が設置されている。
差動増幅器８０はPNP形トランジスタ（以下、
単にトランジスタという）８６，８８，９０，９
２で構成され、他方の差動増幅器８２はPNP形
トランジスタ（以下、単にトランジスタという）
９４，９６，９８，１００で構成されている。差
動増幅器８０においてトランジスタ８６，８８又
はトランジスタ９０，９２は共にダーリントン構
成とされ、他方の差動増幅器８２においてもトラ
ンジスタ９４，９６又はトランジスタ９８，１０
０は同様の構成と成つている。そして、トランジ
スタ８８，９０のエミツタは共通化され、このエ
ミツタと電源端子１０２との間には第１の定電流
源１０４が挿入され、共通化されたトランジスタ
９６，９８のエミツタと電源端子１０２との間に
も第２の定電流源１０６が挿入されている。ま
た、トランジスタ８８，９６のコレクタ又はトラ
ンジスタ９０，９８のコレクタは共通化されて能
動負荷としてのカレントミラー回路１０８に接続
されている。カレントミラー回路１０８はダイオ
ード１１０及びトラジスタ１１２から構成されて
いる。
トランジスタ８６，９４のベース、即ち、差動
増幅器８０の正相入力側には入力信号端子１１４
Ａを通して第１の入力信号、差動増幅器８２の正
相入力側には入力信号端子１１４Ｂを通して第２
の入力信号が加えられる。また、差動増幅器８
０，８２の逆相入力側に設置されたトランジスタ
９２，１００のベースは共通に接続されるととも
に、抵抗１１６を介してバイアス用電源１１８に
接続されている。また、各トランジスタ９２，１
００のベースには、出力回路１２０の出力点から
抵抗１２１，１１６から成る帰還回路を通してそ
の出力が与えられている。
増幅器８０の正相入力側には入力信号端子１１４
Ａを通して第１の入力信号、差動増幅器８２の正
相入力側には入力信号端子１１４Ｂを通して第２
の入力信号が加えられる。また、差動増幅器８
０，８２の逆相入力側に設置されたトランジスタ
９２，１００のベースは共通に接続されるととも
に、抵抗１１６を介してバイアス用電源１１８に
接続されている。また、各トランジスタ９２，１
００のベースには、出力回路１２０の出力点から
抵抗１２１，１１６から成る帰還回路を通してそ
の出力が与えられている。
また、スイツチング回路８４にはスイツチング
素子としての第１のトランジスタ１２２、第２の
トランジスタ１２４、第３のトランジスタ１２６
及び第３の定電流源１２８が設けられ、トランジ
スタ８８、９０のエミツタと基準電位点との間に
はトランジスタ１２４が挿入され、トランジスタ
９６，９８のエミツタと基準電位点との間にはト
ランジスタ１２６が挿入されている。トランジス
タ１２２，１２６のベースは共通に接続されて制
御入力端子１３０が形成され、トランジスタ１２
２のコレクタと前記電源端子１０２との間には定
電流源１２８が挿入されている。
素子としての第１のトランジスタ１２２、第２の
トランジスタ１２４、第３のトランジスタ１２６
及び第３の定電流源１２８が設けられ、トランジ
スタ８８、９０のエミツタと基準電位点との間に
はトランジスタ１２４が挿入され、トランジスタ
９６，９８のエミツタと基準電位点との間にはト
ランジスタ１２６が挿入されている。トランジス
タ１２２，１２６のベースは共通に接続されて制
御入力端子１３０が形成され、トランジスタ１２
２のコレクタと前記電源端子１０２との間には定
電流源１２８が挿入されている。
そして、各差動増幅器８０，８２の出力はトラ
ンジスタ８８又はトランジスタ９６のコレクタか
ら取出され、各コレクタには出力回路１２０のト
ランジスタ１３２のベースが接続されている。こ
のトランジスタ１３２のコレクタと電源端子１０
２との間には定電流源１３４が挿入され、また、
トランジスタ１３２のコレクタには出力トランジ
スタ１３６のベースが接続され、この出力トラン
ジスタ１３６は前記電源端子１０２と基準電位点
との間にエミツタ側に定電流源１３８を介して接
続され、この出力トランジスタ１３６のエミツタ
には出力端子１４０が形成されている。
ンジスタ８８又はトランジスタ９６のコレクタか
ら取出され、各コレクタには出力回路１２０のト
ランジスタ１３２のベースが接続されている。こ
のトランジスタ１３２のコレクタと電源端子１０
２との間には定電流源１３４が挿入され、また、
トランジスタ１３２のコレクタには出力トランジ
スタ１３６のベースが接続され、この出力トラン
ジスタ１３６は前記電源端子１０２と基準電位点
との間にエミツタ側に定電流源１３８を介して接
続され、この出力トランジスタ１３６のエミツタ
には出力端子１４０が形成されている。
以上の構成に基づき、その動作を説明する。制
御入力端子１３０が高(H)レベルになると、トラン
ジスタ１２６は導通状態に置かれ、トランジスタ
９６，９８のエミツタはトランジスタ１２６を介
して基準電位点側に接続され、この結果、差動増
幅器８２は不作動状態になる。このとき、トラン
ジスタ１２２は導通状態に制御されるため、トラ
ンジスタ１２４は不導通状態となり、差動増幅器
８０は作動状態に制御される。従つて、入力信号
端子１１４Ａ，１１４Ｂにそれぞれ入力信号が与
えられる場合、入力信号端子１１４Ａに与えられ
た信号のみが差動増幅器８０で増幅された後、出
力回路１２０を経て出力端子１４０から取出され
る。
御入力端子１３０が高(H)レベルになると、トラン
ジスタ１２６は導通状態に置かれ、トランジスタ
９６，９８のエミツタはトランジスタ１２６を介
して基準電位点側に接続され、この結果、差動増
幅器８２は不作動状態になる。このとき、トラン
ジスタ１２２は導通状態に制御されるため、トラ
ンジスタ１２４は不導通状態となり、差動増幅器
８０は作動状態に制御される。従つて、入力信号
端子１１４Ａ，１１４Ｂにそれぞれ入力信号が与
えられる場合、入力信号端子１１４Ａに与えられ
た信号のみが差動増幅器８０で増幅された後、出
力回路１２０を経て出力端子１４０から取出され
る。
また、制御入力端子１３０が低(L)レベルになる
と、トランジスタ１２２，１２６は不導通状態と
なり、トランジスタ１２４は導通状態になるた
め、差動増幅器８０は不作動状態、差動増幅器８
２が作動状態に制御される。この結果、信号入力
端子１１４Ｂに与えられた信号のみが差動増幅器
８２で増幅され、この増幅出力は出力回路１２０
を介して出力端子１４０から取出されることにな
る。
と、トランジスタ１２２，１２６は不導通状態と
なり、トランジスタ１２４は導通状態になるた
め、差動増幅器８０は不作動状態、差動増幅器８
２が作動状態に制御される。この結果、信号入力
端子１１４Ｂに与えられた信号のみが差動増幅器
８２で増幅され、この増幅出力は出力回路１２０
を介して出力端子１４０から取出されることにな
る。
このような信号切換回路において、各差動増幅
器８０，８２は共にPNP形トランジスタ８６な
いし１００で構成されることにより、従来回路の
ようにNPN形トランジスタで構成される場合の
不都合は確実に除去される。周知のように、
PNP形トランジスタのBVCBOはNPN形トランジ
スタに比べて極めて高く、不作動状態にある差動
増幅器８０，８２のトランジスタ８６，８８又は
９４，９６に過渡的ピーク電圧が印加される場合
でも、そのVp−ｐを上回る十分な耐圧を持つて
いる。即ち、Ｏ〔Ｖ〕（GND）＜Vp−ｐ（off）＜
BVCBOの範囲まで過渡的ピーク電圧Vp−ｐ（off）
が与えられる。このため、過渡的ピーク電圧にる
特性劣化やラツチアツプ等の不都合は確実に防止
される。この結果、各差動増幅器８０，８２の入
力電圧に対する制限が解除されダイナミツクレン
ジを大きく取ることができる。
器８０，８２は共にPNP形トランジスタ８６な
いし１００で構成されることにより、従来回路の
ようにNPN形トランジスタで構成される場合の
不都合は確実に除去される。周知のように、
PNP形トランジスタのBVCBOはNPN形トランジ
スタに比べて極めて高く、不作動状態にある差動
増幅器８０，８２のトランジスタ８６，８８又は
９４，９６に過渡的ピーク電圧が印加される場合
でも、そのVp−ｐを上回る十分な耐圧を持つて
いる。即ち、Ｏ〔Ｖ〕（GND）＜Vp−ｐ（off）＜
BVCBOの範囲まで過渡的ピーク電圧Vp−ｐ（off）
が与えられる。このため、過渡的ピーク電圧にる
特性劣化やラツチアツプ等の不都合は確実に防止
される。この結果、各差動増幅器８０，８２の入
力電圧に対する制限が解除されダイナミツクレン
ジを大きく取ることができる。
なお、実施例では差動増幅器を構成するトラン
ジスタ対をダーリントン構成としたが、単一の
PNP形トランジスタ各差動増幅器を構成しても
同様の効果が期待できる。また、前記実施例の場
合、一対の差動増幅器８０，８２について説明し
たが、この発明の信号切換回路は２以上の差動増
幅的を選択器に切換える信号切換回路においても
効果的に実施することができる。
ジスタ対をダーリントン構成としたが、単一の
PNP形トランジスタ各差動増幅器を構成しても
同様の効果が期待できる。また、前記実施例の場
合、一対の差動増幅器８０，８２について説明し
たが、この発明の信号切換回路は２以上の差動増
幅的を選択器に切換える信号切換回路においても
効果的に実施することができる。
また、以上説明したように、この発明によれ
ば、第１及び第２の差動増幅器の何れか一方を選
択的に動作させ、第１又は第２の入力信号を選択
して取り出すことができるとともに、過渡的ピー
ク電圧による特性劣化やラツチアツプ等の異常現
象を取り除いて安定した、しかも信頼性の高い動
作を得ることができ、入力電圧の値を大きく取る
ことができ、ダイナミツクレンジの拡大を図るこ
とができる。
ば、第１及び第２の差動増幅器の何れか一方を選
択的に動作させ、第１又は第２の入力信号を選択
して取り出すことができるとともに、過渡的ピー
ク電圧による特性劣化やラツチアツプ等の異常現
象を取り除いて安定した、しかも信頼性の高い動
作を得ることができ、入力電圧の値を大きく取る
ことができ、ダイナミツクレンジの拡大を図るこ
とができる。
第１図はスイツチングレギユレータの構成を示
す回路図、第２図は信号切換回路の構成を示す回
路図、第３図はこの発明の信号切換回路の実施例
を示す回路図である。 ８０……第１の差動増幅器、８２……第２の差動
増幅器、８４……スイツチング回路、８８，９０
……トランジスタ対、９６，９８……トランジス
タ対、１０４……第１の定電流源、１０６……第
２の定電流源、１０８……カレントミラー回路、
１２０……出力回路、１２２……第１のトランジ
スタ、１２４……第２のトランジスタ、１２６…
…第３のトランジスタ、１２８……第３の定電流
源。
す回路図、第２図は信号切換回路の構成を示す回
路図、第３図はこの発明の信号切換回路の実施例
を示す回路図である。 ８０……第１の差動増幅器、８２……第２の差動
増幅器、８４……スイツチング回路、８８，９０
……トランジスタ対、９６，９８……トランジス
タ対、１０４……第１の定電流源、１０６……第
２の定電流源、１０８……カレントミラー回路、
１２０……出力回路、１２２……第１のトランジ
スタ、１２４……第２のトランジスタ、１２６…
…第３のトランジスタ、１２８……第３の定電流
源。
Claims (1)
- 【特許請求の範囲】 １ 第１の入力信号に対応して設置され、共通に
エミツタが接続されたトランジスタ対を備えてこ
のトランジスタ対に第１の定電流源から動作電流
が供給されるとともにカレントミラー回路から成
る能動負荷が接続され、前記第１の入力信号が正
相入力側に加えられる第１の差動増幅器と、 第２の入力信号に対応して設置され、共通にエ
ミツタが接続されたトランジスタ対を備えてその
トランジスタ対に第２の定電流源から動作電流が
供給されるとともに前記第１の差動増幅器の前記
能動負荷が共通に接続され、前記第１の入力信号
が正相入力側に加えられる第２の差動増幅器と、 定電流を発生する第３の定電流源に直列に接続
されるとともに、そのベースに加えられる切換信
号のレベルに応じて導通する第１のトランジスタ
と、 この第１のトランジスタと前記第３の定電流源
との接続点にベースが接続されるとともに、前記
第１の差動増幅器に側路を成して前記第１の定電
流源に接続され、前記第１のトランジスタの非導
通時、前記第３の定電流源からベース電流を受け
て導通して前記第１の差動増幅器に供給すべき定
電流を分流させ、前記第１の差動増幅器の動作を
解除し、非導通時、前記第１の差動増幅器を動作
状態にして前記第１の入力信号を選択する第２の
トランジスタと、 前記第２の差動増幅器に側路を成して前記第２
の定電流源に接続され、ベースに加えられる前記
切換信号のレベルに応じて導通し、その導通時、
前記第２の差動増幅器に供給すべき定電流を分流
させて前記第２の差動増幅器の動作を解除し、非
導通時、前記第２の差動増幅器を動作状態にして
前記第２の入力信号を選択する第３のトランジス
タと、 前記第１又は第２の差動増幅器の出力を前記能
動負荷側から受けて増幅して取り出すとともに、
前記第１及び第２の差動増幅器の付加された共通
の帰還回路を通して前記出力を前記第１及び第２
の差動増幅器に逆相入力側に帰還させる出力回路
と、 を備えたことを特徴とする信号切換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1851483A JPS59143423A (ja) | 1983-02-06 | 1983-02-06 | 信号切換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1851483A JPS59143423A (ja) | 1983-02-06 | 1983-02-06 | 信号切換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59143423A JPS59143423A (ja) | 1984-08-17 |
| JPH0452655B2 true JPH0452655B2 (ja) | 1992-08-24 |
Family
ID=11973731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1851483A Granted JPS59143423A (ja) | 1983-02-06 | 1983-02-06 | 信号切換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59143423A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4935143U (ja) * | 1972-06-23 | 1974-03-28 | ||
| JPS5428707A (en) * | 1977-08-08 | 1979-03-03 | Tokyo Yogyo Kk | Container for molten metal for use in iron producing process |
-
1983
- 1983-02-06 JP JP1851483A patent/JPS59143423A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4935143U (ja) * | 1972-06-23 | 1974-03-28 | ||
| JPS5428707A (en) * | 1977-08-08 | 1979-03-03 | Tokyo Yogyo Kk | Container for molten metal for use in iron producing process |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59143423A (ja) | 1984-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3939399A (en) | Power circuit with shunt transistor | |
| US4077013A (en) | Audio power amplifier with automatic bias control | |
| US4100501A (en) | Audio frequency power amplifier | |
| US3976955A (en) | Protective circuit for pulse width modulated signal amplifier | |
| GB2217134A (en) | Amplifier circuit | |
| US4182992A (en) | Pulse width modulated signal amplifier | |
| JPH0546571B2 (ja) | ||
| US4460876A (en) | Low consumption, wide-band linear amplifier operating in sliding class A | |
| US4347531A (en) | Circuit converting a pair of differential input signals to single-ended output signals | |
| US3437946A (en) | Complementary symmetry transistor amplifier circuit employing drive signal limiting means | |
| JPS5840415B2 (ja) | カヘンインピ−ダンスニ レンゾクテキニ キヨウキユウスルデンリユウオ セイゲンスルソウチ | |
| JPH0452655B2 (ja) | ||
| US4417292A (en) | Power amplifier protection circuit | |
| JP3620766B2 (ja) | 増幅器用電圧供給回路 | |
| JPH05176255A (ja) | 電 源 | |
| JPH06291559A (ja) | 電力増幅器 | |
| JPS5938762B2 (ja) | Ｏｔｌ回路の保護回路 | |
| JPH0348683B2 (ja) | ||
| JPS59108408A (ja) | 増幅器 | |
| JPS6030132B2 (ja) | パルス幅制御回路 | |
| JP2554543B2 (ja) | 電源回路 | |
| JP2834929B2 (ja) | 増幅回路 | |
| JPH0328605Y2 (ja) | ||
| JPH087561Y2 (ja) | 切換増幅回路 | |
| JPS5816148B2 (ja) | デンアツカンノウトリガカイロ |