JP4351770B2 - 電源装置 - Google Patents
電源装置 Download PDFInfo
- Publication number
- JP4351770B2 JP4351770B2 JP25154599A JP25154599A JP4351770B2 JP 4351770 B2 JP4351770 B2 JP 4351770B2 JP 25154599 A JP25154599 A JP 25154599A JP 25154599 A JP25154599 A JP 25154599A JP 4351770 B2 JP4351770 B2 JP 4351770B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- control circuit
- series
- switching
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Voltage And Current In General (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の属する技術分野】
本発明は、カメラレコーダ等の電子機器に使用される電源装置、特に降圧型電源回路が構成された電源装置に関するものである。
【0002】
【従来の技術】
図7はこの種の従来の電源装置の回路構成を示すブロック図である。同図中、1はフィードバック制御用の誤差増幅回路、2はスイッチング電源を制御するスイッチング制御回路、4は入力電源、5は負荷である。
【0003】
上記の回路では、入力電源4の非安定な電力がスイッチング制御回路2に入力され、スイッチング電源の出力が負荷5に加えられるとともに、誤差増幅回路1によって誤差成分が検出・増幅されてスイッチング制御回路2にフィードバックされる。そして、スイッチング制御回路2は、負荷5に印可されている出力電圧が規定値よりも増加あるいは低下した場合に、誤差増幅回路1からその情報がフィードバックされると、スイッチングのデューティーを可変させることにより出力電圧を一定に保つようにする。
【0004】
【発明が解決しようとする課題】
しかしながら、上記のような従来の電源装置にあっては、出力電圧の制御にスイッチング回路のデューティーを可変する方法を採用していたため、応答に時間がかかり、過渡特性が悪化していた。
【0005】
例えば、負荷がモータのような負荷電流が大きく変化するような機器である場合、従来の回路では図8に示すような特性を示す。図8において、破線で示しているのは負荷電流波形であり、実線で示しているのはスイッチング電源の出力電圧波形である。
【0006】
本発明は、上記のような問題点を解決するためになされたもので、その目的は、負荷電流が大きく変動するような負荷が接続された場合においても安定した出力電圧を供給することである。
【0007】
また、本発明の目的は、負荷電流が大きく変動するような負荷が接続された場合における安定した出力電圧の供給を少ない回路素子で実現することである。
【0008】
【課題を解決するための手段】
本発明に係る電源装置は、次のように構成したものである。
【0009】
(1)スイッチング電源の制御を行うスイッチング制御回路と、シリーズ電源の制御を行うシリーズ制御回路と、前記スイッチング電源及び前記シリーズ電源のフィードバック制御用の誤差増幅回路と、前記スイッチング電源と前記シリーズ電源とで共用の電力制御素子を有する電力制御回路と、を備え、前記誤差増幅回路は、第1のしきい値と前記第1のしきい値より低い第2のしきい値を有し、前記第1のしきい値に応じた第1の出力を前記スイッチング制御回路に入力することにより前記スイッチング制御回路から出力されるスイッチング制御信号と、前記第2のしきい値に応じた第2の出力を前記シリーズ制御回路に入力することにより前記シリーズ制御回路から出力されるシリーズ制御信号とを前記電力制御回路に入力し、前記電力制御回路に入力された前記スイッチング制御信号と前記シリーズ制御信号とを合成して前記電力制御素子を制御することにより、前記電力制御回路からの出力を負荷に供給することを特徴とする電源装置。
【0013】
【発明の実施の形態】
以下、本発明の実施例を図面について説明する。
【0014】
図1は本発明の実施例1の構成を示すブロック図であり、スイッチング電源とシリーズ電源を有した電源装置の回路構成を示している。
【0015】
図1において、1はスイッチング電源とシリーズ電源のフィードバック制御用の誤差増幅回路、2はスイッチング電源の制御を行うスイッチング制御回路、3はシリーズ電源の制御を行うシリーズ制御回路、4は入力電源、5は負荷である。
【0016】
図2は上記誤差増幅回路1の詳細構成を示す図である。同図中、6aは第1の基準電圧源7の第1の基準電圧Vr1とフィードバック入力電圧とを比較する比較器、6bは第2の基準電圧源8の第2の基準電圧Vr2とフィードバック入力電圧とを比較する比較器である。
【0017】
この誤差増幅回路1は、入力電圧を比較する第1のしきい値(第1の基準電圧Vr1)と第2のしきい値(第2の基準電圧Vr2)を持っており、第2のしきい値は第1のしきい値より低く(Vr1>Vr2)設定されている。また、第1のしきい値に応じた比較器6aからの第1の出力(制御信号)がスイッチング制御回路2に入力され、第2のしきい値に応じた比較器6bからの第2の出力(制御信号)がシリーズ制御回路3に入力される。そして、スイッチング電源とシリーズ電源の出力が合成されて負荷5に供給されるようになっている。
【0018】
上記構成の回路において、誤差増幅回路1は第1のしきい値とこれより設定電圧の低い第2のしきい値を持っており、図3に示すように、入力電圧が下がった場合、最初に第1の出力が発生して次に第2の出力が発生する。図3は誤差増幅回路1の入力電圧と二つの出力との関係を示したものであり、実線は第1の出力、破線は第2の出力をそれぞれ示している。
【0019】
通常の動作状態では、負荷5に印可されている電圧が低下した場合、誤差増幅回路1の第1の出力のみが発生し、スイッチング制御回路2のデューティーが調整されて負荷5に印可される電圧を安定させる。しかし、負荷5の電流が急激に増加した場合、応答の遅いスイッチング制御回路2では制御しきれないため、負荷5の印可電圧は瞬時的に低下する。そして、この電圧が第2の基準電圧Vr2まで低下すると、比較器6bが動作し、シリーズ制御回路3が動作を開始する。このとき、シリーズ制御回路3の出力とスイッチング制御回路2の出力は合成されているため、負荷5の印可電圧はシリーズ制御回路3から供給された電流により安定する。
【0020】
図4は本発明の実施例2の構成を示すブロック図であり、図1と同一符号は同一構成要素を示している。図4中、9はスイッチング電源とシリーズ電源とで共用の電力制御素子を持つ電力制御回路である。
【0021】
図5は電力制御回路9の一例を示す図である。同図中、10は上記の電力制御素子であるNPN型のパワートランジスタ、11a,11bはダイオード、12は波形安定用の抵抗である。
【0022】
この回路は、誤差増幅回路1の第1の出力をスイッチング制御回路2に入力し第2の出力をシリーズ制御回路3に入力し、スイッチング制御信号とシリーズ制御信号をダイオード11a,11bを通して合成し、その合成出力(制御信号)により共用のパワートランジスタ10を制御するようにしている。
【0023】
図6はパワートランジスタ10の電力制御波形を示したものであり、通常制御時は実線、瞬時負荷が発生してシリーズ制御回路3が動作している場合は破線で示している。図6に示すように、シリーズ制御時はスイッチング制御がOFFの時間にシリーズ制御回路3からの電圧が発生している。この電圧は、瞬時負荷が大きく出力電圧の低下が激しいほど高くなる。
【0024】
【発明の効果】
以上説明したように、本発明によれば、負荷電流が大きく変動するような負荷が接続された場合においても安定した出力電圧の供給が実現される。
【0025】
また、負荷電流が大きく変動するような負荷が接続された場合における安定した出力電圧の供給を少ない回路素子で実現することができる。
【図面の簡単な説明】
【図1】 本発明の実施例1の構成を示すブロック図
【図2】 誤差増幅回路の詳細を示す図
【図3】 誤差増幅回路の動作特性を示す図
【図4】 本発明の実施例2の構成を示すブロック図
【図5】 電力制御回路の一例を示す図
【図6】 電力制御波形を示す図
【図7】 従来例の構成を示すブロック図
【図8】 従来例の電圧・電流波形を示す図
【符号の説明】
1 誤差増幅回路
2 スイッチング制御回路
3 シリーズ制御回路
4 入力電源
5 負荷
6a 比較器
6b 比較器
7 第1の基準電圧源
8 第2の基準電圧源
9 電力制御回路
10 パワートランジスタ(電力制御素子)
11a ダイオード
11b ダイオード
12 抵抗
Claims (1)
- スイッチング電源の制御を行うスイッチング制御回路と、
シリーズ電源の制御を行うシリーズ制御回路と、
前記スイッチング電源及び前記シリーズ電源のフィードバック制御用の誤差増幅回路と、
前記スイッチング電源と前記シリーズ電源とで共用の電力制御素子を有する電力制御回路と、
を備え、
前記誤差増幅回路は、第1のしきい値と前記第1のしきい値より低い第2のしきい値を有し、前記第1のしきい値に応じた第1の出力を前記スイッチング制御回路に入力することにより前記スイッチング制御回路から出力されるスイッチング制御信号と、前記第2のしきい値に応じた第2の出力を前記シリーズ制御回路に入力することにより前記シリーズ制御回路から出力されるシリーズ制御信号とを前記電力制御回路に入力し、前記電力制御回路に入力された前記スイッチング制御信号と前記シリーズ制御信号とを合成して前記電力制御素子を制御することにより、前記電力制御回路からの出力を負荷に供給することを特徴とする電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25154599A JP4351770B2 (ja) | 1999-09-06 | 1999-09-06 | 電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25154599A JP4351770B2 (ja) | 1999-09-06 | 1999-09-06 | 電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001078436A JP2001078436A (ja) | 2001-03-23 |
JP4351770B2 true JP4351770B2 (ja) | 2009-10-28 |
Family
ID=17224432
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25154599A Expired - Fee Related JP4351770B2 (ja) | 1999-09-06 | 1999-09-06 | 電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4351770B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102045780B1 (ko) * | 2013-03-05 | 2019-11-18 | 삼성전자주식회사 | 양방향 전압 배치 회로, 이를 포함하는 전압 컨버터 및 전력 공급 장치 |
-
1999
- 1999-09-06 JP JP25154599A patent/JP4351770B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001078436A (ja) | 2001-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006136190A (ja) | レギュレータ、これを制御するための方法、回路、および負荷端子に印加された電圧を調整するための方法 | |
WO2006018923A1 (ja) | 電源装置 | |
JP2005086843A (ja) | 電力供給源の出力制御装置 | |
US6917189B2 (en) | Electric power supply unit having improved output voltage response | |
JP2004164411A (ja) | ボルテージ・レギュレータ及び電子機器 | |
CN111383434A (zh) | 双线式传输器 | |
US20060152875A1 (en) | Overcurrent protection device | |
JPS5989573A (ja) | 電子スイツチ装置 | |
JPH06252720A (ja) | 出力トランジスタのベース電流制御回路および電子装置の出力駆動段回路 | |
JP4351770B2 (ja) | 電源装置 | |
JP2002196830A (ja) | 定電圧レギュレータ及びその使用方法 | |
JP2003216251A (ja) | 直流安定化電源装置 | |
US5264781A (en) | Current control/power limiter circuit | |
CN103380383B (zh) | 用于较宽电流感测范围的合成电流感测电阻器 | |
JP5194391B2 (ja) | 発光装置及び発光素子駆動方法 | |
JP2008257525A (ja) | 電源装置 | |
US7535267B2 (en) | Output circuit and operational amplifier | |
JP2006235991A (ja) | 基準電圧発生回路及び駆動回路 | |
JP2002369507A (ja) | スイッチング電源 | |
JPH08223796A (ja) | 電源回路 | |
JP2006254546A (ja) | スイッチング電源装置 | |
JP3860466B2 (ja) | モータドライバ | |
JP2000122732A (ja) | プログラム電源装置 | |
JPH05282055A (ja) | 安定化電源回路 | |
CN115765450A (zh) | 占空比限制电路和具有恒定输出的直流开关电源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060830 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090624 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090721 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090727 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130731 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |