JP2001078436A - 電源装置及びその制御方法 - Google Patents
電源装置及びその制御方法Info
- Publication number
- JP2001078436A JP2001078436A JP25154599A JP25154599A JP2001078436A JP 2001078436 A JP2001078436 A JP 2001078436A JP 25154599 A JP25154599 A JP 25154599A JP 25154599 A JP25154599 A JP 25154599A JP 2001078436 A JP2001078436 A JP 2001078436A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- output
- series
- control
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 スイッチング電源とシリーズ電源を有したも
のにおいて、負荷電流が大きく変動するような負荷が接
続された場合でも安定した出力電圧を供給できるように
する。 【解決手段】 フィードバック制御用の誤差増幅回路１
に第１のしきい値とこれより低い設定電圧の第２のしき
い値を持たせ、通常は第１のしきい値による第１の出力
によってスイッチング電源のスイッチング制御回路２を
制御し、急激な負荷変動等によって出力電圧が瞬間的に
低下した場合に、第１のしきい値よりも低く設定してあ
る第２のしきい値による第２の出力によってシリーズ電
源のシリーズ制御回路を動作し、そのシリーズ電源の出
力をスイッチング電源の出力に合成して負荷５に供給す
る。
のにおいて、負荷電流が大きく変動するような負荷が接
続された場合でも安定した出力電圧を供給できるように
する。 【解決手段】 フィードバック制御用の誤差増幅回路１
に第１のしきい値とこれより低い設定電圧の第２のしき
い値を持たせ、通常は第１のしきい値による第１の出力
によってスイッチング電源のスイッチング制御回路２を
制御し、急激な負荷変動等によって出力電圧が瞬間的に
低下した場合に、第１のしきい値よりも低く設定してあ
る第２のしきい値による第２の出力によってシリーズ電
源のシリーズ制御回路を動作し、そのシリーズ電源の出
力をスイッチング電源の出力に合成して負荷５に供給す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、カメラレコーダ等
の電子機器に使用される電源装置、特に降圧型電源回路
が構成された電源装置及びその制御方法に関するもので
ある。
の電子機器に使用される電源装置、特に降圧型電源回路
が構成された電源装置及びその制御方法に関するもので
ある。
【０００２】
【従来の技術】図７はこの種の従来の電源装置の回路構
成を示すブロック図である。同図中、１はフィードバッ
ク制御用の誤差増幅回路、２はスイッチング電源を制御
するスイッチング制御回路、４は入力電源、５は負荷で
ある。
成を示すブロック図である。同図中、１はフィードバッ
ク制御用の誤差増幅回路、２はスイッチング電源を制御
するスイッチング制御回路、４は入力電源、５は負荷で
ある。
【０００３】上記の回路では、入力電源４の非安定な電
力がスイッチング制御回路２に入力され、スイッチング
電源の出力が負荷５に加えられるとともに、誤差増幅回
路１によって誤差成分が検出・増幅されてスイッチング
制御回路２にフィードバックされる。そして、スイッチ
ング制御回路２は、負荷５に印可されている出力電圧が
規定値よりも増加あるいは低下した場合に、誤差増幅回
路１からその情報がフィードバックされると、スイッチ
ングのデューティーを可変させることにより出力電圧を
一定に保つようにする。
力がスイッチング制御回路２に入力され、スイッチング
電源の出力が負荷５に加えられるとともに、誤差増幅回
路１によって誤差成分が検出・増幅されてスイッチング
制御回路２にフィードバックされる。そして、スイッチ
ング制御回路２は、負荷５に印可されている出力電圧が
規定値よりも増加あるいは低下した場合に、誤差増幅回
路１からその情報がフィードバックされると、スイッチ
ングのデューティーを可変させることにより出力電圧を
一定に保つようにする。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
ような従来の電源装置にあっては、出力電圧の制御にス
イッチング回路のデューティーを可変する方法を採用し
ていたため、応答に時間がかかり、過渡特性が悪化して
いた。
ような従来の電源装置にあっては、出力電圧の制御にス
イッチング回路のデューティーを可変する方法を採用し
ていたため、応答に時間がかかり、過渡特性が悪化して
いた。
【０００５】例えば、負荷がモータのような負荷電流が
大きく変化するような機器である場合、従来の回路では
図８に示すような特性を示す。図８において、破線で示
しているのは負荷電流波形であり、実線で示しているの
はスイッチング電源の出力電圧波形である。
大きく変化するような機器である場合、従来の回路では
図８に示すような特性を示す。図８において、破線で示
しているのは負荷電流波形であり、実線で示しているの
はスイッチング電源の出力電圧波形である。
【０００６】本発明は、上記のような問題点を解決する
ためになされたもので、その目的は、負荷電流が大きく
変動するような負荷が接続された場合においても安定し
た出力電圧を供給することである。
ためになされたもので、その目的は、負荷電流が大きく
変動するような負荷が接続された場合においても安定し
た出力電圧を供給することである。
【０００７】また、本発明の目的は、負荷電流が大きく
変動するような負荷が接続された場合における安定した
出力電圧の供給を少ない回路素子で実現することであ
る。
変動するような負荷が接続された場合における安定した
出力電圧の供給を少ない回路素子で実現することであ
る。
【０００８】
【課題を解決するための手段】本発明に係る電源装置及
びその制御方法は、次のように構成したものである。
びその制御方法は、次のように構成したものである。
【０００９】（１）スイッチング電源の制御を行うスイ
ッチング制御回路と、シリーズ電源の制御を行うシリー
ズ制御回路とを有し、前記スイッチング電源及びシリー
ズ電源のフィードバック制御用の誤差増幅回路を備え、
該誤差増幅回路は、第１のしきい値とこれより低い第２
のしきい値を持ち、第１のしきい値に応じた第１の制御
出力を前記スイッチング制御回路に入力するとともに、
第２のしきい値に応じた第２の制御出力を前記シリーズ
制御回路に入力し、前記スイッチング電源の出力とシリ
ーズ電源の出力を合成して負荷に供給するようにした。
ッチング制御回路と、シリーズ電源の制御を行うシリー
ズ制御回路とを有し、前記スイッチング電源及びシリー
ズ電源のフィードバック制御用の誤差増幅回路を備え、
該誤差増幅回路は、第１のしきい値とこれより低い第２
のしきい値を持ち、第１のしきい値に応じた第１の制御
出力を前記スイッチング制御回路に入力するとともに、
第２のしきい値に応じた第２の制御出力を前記シリーズ
制御回路に入力し、前記スイッチング電源の出力とシリ
ーズ電源の出力を合成して負荷に供給するようにした。
【００１０】（２）上記（１）の構成において、誤差増
幅回路の第１の制御出力と第２の制御出力を合成して共
用の電力制御素子を制御することによりスイッチング電
源の出力とシリーズ電源の出力を合成するようにした。
幅回路の第１の制御出力と第２の制御出力を合成して共
用の電力制御素子を制御することによりスイッチング電
源の出力とシリーズ電源の出力を合成するようにした。
【００１１】（３）スイッチング電源の制御を行うスイ
ッチング制御回路と、シリーズ電源の制御を行うシリー
ズ制御回路とを有した電源装置の制御方法であって、前
記スイッチング電源及びシリーズ電源の出力を誤差増幅
回路によりフィードバック制御するとともに、該誤差増
幅回路に第１のしきい値とこれより低い第２のしきい値
を持たせ、第１のしきい値に応じた第１の制御出力を前
記スイッチング制御回路に入力するとともに、第２のし
きい値に応じた第２の制御出力を前記シリーズ制御回路
に入力し、前記スイッチング電源の出力とシリーズ電源
の出力を合成して負荷に供給するようにした。
ッチング制御回路と、シリーズ電源の制御を行うシリー
ズ制御回路とを有した電源装置の制御方法であって、前
記スイッチング電源及びシリーズ電源の出力を誤差増幅
回路によりフィードバック制御するとともに、該誤差増
幅回路に第１のしきい値とこれより低い第２のしきい値
を持たせ、第１のしきい値に応じた第１の制御出力を前
記スイッチング制御回路に入力するとともに、第２のし
きい値に応じた第２の制御出力を前記シリーズ制御回路
に入力し、前記スイッチング電源の出力とシリーズ電源
の出力を合成して負荷に供給するようにした。
【００１２】（４）上記（３）の構成において、誤差増
幅回路の第１の制御出力と第２の制御出力を合成して共
用の電力制御素子を制御することによりスイッチング電
源の出力とシリーズ電源の出力を合成するようにした。
幅回路の第１の制御出力と第２の制御出力を合成して共
用の電力制御素子を制御することによりスイッチング電
源の出力とシリーズ電源の出力を合成するようにした。
【００１３】
【発明の実施の形態】以下、本発明の実施例を図面につ
いて説明する。
いて説明する。
【００１４】図１は本発明の実施例１の構成を示すブロ
ック図であり、スイッチング電源とシリーズ電源を有し
た電源装置の回路構成を示している。
ック図であり、スイッチング電源とシリーズ電源を有し
た電源装置の回路構成を示している。
【００１５】図１において、１はスイッチング電源とシ
リーズ電源のフィードバック制御用の誤差増幅回路、２
はスイッチング電源の制御を行うスイッチング制御回
路、３はシリーズ電源の制御を行うシリーズ制御回路、
４は入力電源、５は負荷である。
リーズ電源のフィードバック制御用の誤差増幅回路、２
はスイッチング電源の制御を行うスイッチング制御回
路、３はシリーズ電源の制御を行うシリーズ制御回路、
４は入力電源、５は負荷である。
【００１６】図２は上記誤差増幅回路１の詳細構成を示
す図である。同図中、６ａは第１の基準電圧源７の第１
の基準電圧Ｖｒ１とフィードバック入力電圧とを比較す
る比較器、６ｂは第２の基準電圧源８の第２の基準電圧
Ｖｒ２とフィードバック入力電圧とを比較する比較器で
ある。
す図である。同図中、６ａは第１の基準電圧源７の第１
の基準電圧Ｖｒ１とフィードバック入力電圧とを比較す
る比較器、６ｂは第２の基準電圧源８の第２の基準電圧
Ｖｒ２とフィードバック入力電圧とを比較する比較器で
ある。
【００１７】この誤差増幅回路１は、入力電圧を比較す
る第１のしきい値（第１の基準電圧Ｖｒ１）と第２のし
きい値（第２の基準電圧Ｖｒ２）を持っており、第２の
しきい値は第１のしきい値より低く（Ｖｒ１＞Ｖｒ２）
設定されている。また、第１のしきい値に応じた比較器
６ａからの第１の出力（制御信号）がスイッチング制御
回路２に入力され、第２のしきい値に応じた比較器６ｂ
からの第２の出力（制御信号）がシリーズ制御回路３に
入力される。そして、スイッチング電源とシリーズ電源
の出力が合成されて負荷５に供給されるようになってい
る。
る第１のしきい値（第１の基準電圧Ｖｒ１）と第２のし
きい値（第２の基準電圧Ｖｒ２）を持っており、第２の
しきい値は第１のしきい値より低く（Ｖｒ１＞Ｖｒ２）
設定されている。また、第１のしきい値に応じた比較器
６ａからの第１の出力（制御信号）がスイッチング制御
回路２に入力され、第２のしきい値に応じた比較器６ｂ
からの第２の出力（制御信号）がシリーズ制御回路３に
入力される。そして、スイッチング電源とシリーズ電源
の出力が合成されて負荷５に供給されるようになってい
る。
【００１８】上記構成の回路において、誤差増幅回路１
は第１のしきい値とこれより設定電圧の低い第２のしき
い値を持っており、図３に示すように、入力電圧が下が
った場合、最初に第１の出力が発生して次に第２の出力
が発生する。図３は誤差増幅回路１の入力電圧と二つの
出力との関係を示したものであり、実線は第１の出力、
破線は第２の出力をそれぞれ示している。
は第１のしきい値とこれより設定電圧の低い第２のしき
い値を持っており、図３に示すように、入力電圧が下が
った場合、最初に第１の出力が発生して次に第２の出力
が発生する。図３は誤差増幅回路１の入力電圧と二つの
出力との関係を示したものであり、実線は第１の出力、
破線は第２の出力をそれぞれ示している。
【００１９】通常の動作状態では、負荷５に印可されて
いる電圧が低下した場合、誤差増幅回路１の第１の出力
のみが発生し、スイッチング制御回路２のデューティー
が調整されて負荷５に印可される電圧を安定させる。し
かし、負荷５の電流が急激に増加した場合、応答の遅い
スイッチング制御回路２では制御しきれないため、負荷
５の印可電圧は瞬時的に低下する。そして、この電圧が
第２の基準電圧Ｖｒ２まで低下すると、比較器６ｂが動
作し、シリーズ制御回路３が動作を開始する。このと
き、シリーズ制御回路３の出力とスイッチング制御回路
２の出力は合成されているため、負荷５の印可電圧はシ
リーズ制御回路３から供給された電流により安定する。
いる電圧が低下した場合、誤差増幅回路１の第１の出力
のみが発生し、スイッチング制御回路２のデューティー
が調整されて負荷５に印可される電圧を安定させる。し
かし、負荷５の電流が急激に増加した場合、応答の遅い
スイッチング制御回路２では制御しきれないため、負荷
５の印可電圧は瞬時的に低下する。そして、この電圧が
第２の基準電圧Ｖｒ２まで低下すると、比較器６ｂが動
作し、シリーズ制御回路３が動作を開始する。このと
き、シリーズ制御回路３の出力とスイッチング制御回路
２の出力は合成されているため、負荷５の印可電圧はシ
リーズ制御回路３から供給された電流により安定する。
【００２０】図４は本発明の実施例２の構成を示すブロ
ック図であり、図１と同一符号は同一構成要素を示して
いる。図４中、９はスイッチング電源とシリーズ電源と
で共用の電力制御素子を持つ電力制御回路である。
ック図であり、図１と同一符号は同一構成要素を示して
いる。図４中、９はスイッチング電源とシリーズ電源と
で共用の電力制御素子を持つ電力制御回路である。
【００２１】図５は電力制御回路９の一例を示す図であ
る。同図中、１０は上記の電力制御素子であるＮＰＮ型
のパワートランジスタ、１１ａ，１１ｂはダイオード、
１２は波形安定用の抵抗である。
る。同図中、１０は上記の電力制御素子であるＮＰＮ型
のパワートランジスタ、１１ａ，１１ｂはダイオード、
１２は波形安定用の抵抗である。
【００２２】この回路は、誤差増幅回路１の第１の出力
と第２の出力をダイオード１１ａ，１１ｂを通して合成
し、その合成出力（制御信号）により共用のパワートラ
ンジスタ１０を制御するようにしている。
と第２の出力をダイオード１１ａ，１１ｂを通して合成
し、その合成出力（制御信号）により共用のパワートラ
ンジスタ１０を制御するようにしている。
【００２３】図６はパワートランジスタ１０の電力制御
波形を示したものであり、通常制御時は実線、瞬時負荷
が発生してシリーズ制御回路３が動作している場合は破
線で示している。図６に示すように、シリーズ制御時は
スイッチング制御がＯＦＦの時間にシリーズ制御回路３
からの電圧が発生している。この電圧は、瞬時負荷が大
きく出力電圧の低下が激しいほど高くなる。
波形を示したものであり、通常制御時は実線、瞬時負荷
が発生してシリーズ制御回路３が動作している場合は破
線で示している。図６に示すように、シリーズ制御時は
スイッチング制御がＯＦＦの時間にシリーズ制御回路３
からの電圧が発生している。この電圧は、瞬時負荷が大
きく出力電圧の低下が激しいほど高くなる。
【００２４】
【発明の効果】以上説明したように、本発明によれば、
誤差増幅回路に二つのしきい値を持たせて、通常は第１
のしきい値による第１の出力によってスイッチング電源
回路を制御し、急激な負荷変動等によって出力電圧が瞬
間的に低下した場合には、第１のしきい値よりも低く設
定してある第２のしきい値による第２の出力によってシ
リーズ電源回路を動作させ、この出力が上記スイッチン
グ電源回路の出力に合成されることによって、負荷電流
が大きく変動するような負荷が接続された場合において
も安定した出力電圧の供給が実現される。
誤差増幅回路に二つのしきい値を持たせて、通常は第１
のしきい値による第１の出力によってスイッチング電源
回路を制御し、急激な負荷変動等によって出力電圧が瞬
間的に低下した場合には、第１のしきい値よりも低く設
定してある第２のしきい値による第２の出力によってシ
リーズ電源回路を動作させ、この出力が上記スイッチン
グ電源回路の出力に合成されることによって、負荷電流
が大きく変動するような負荷が接続された場合において
も安定した出力電圧の供給が実現される。
【００２５】また、誤差増幅回路の上記二つの出力によ
って制御されるスイッチング電源とシリーズ電源の出力
を制御信号の段階で合成し、その合成制御信号によって
共用の電力制御素子を制御することにより、負荷電流が
大きく変動するような負荷が接続された場合における安
定した出力電圧の供給を少ない回路素子で実現すること
ができる。
って制御されるスイッチング電源とシリーズ電源の出力
を制御信号の段階で合成し、その合成制御信号によって
共用の電力制御素子を制御することにより、負荷電流が
大きく変動するような負荷が接続された場合における安
定した出力電圧の供給を少ない回路素子で実現すること
ができる。
【図１】 本発明の実施例１の構成を示すブロック図
【図２】 誤差増幅回路の詳細を示す図
【図３】 誤差増幅回路の動作特性を示す図
【図４】 本発明の実施例２の構成を示すブロック図
【図５】 電力制御回路の一例を示す図
【図６】 電力制御波形を示す図
【図７】 従来例の構成を示すブロック図
【図８】 従来例の電圧・電流波形を示す図
【符号の説明】 １ 誤差増幅回路 ２ スイッチング制御回路 ３ シリーズ制御回路 ４ 入力電源 ５ 負荷 ６ａ 比較器 ６ｂ 比較器 ７ 第１の基準電圧源 ８ 第２の基準電圧源 ９ 電力制御回路 １０ パワートランジスタ（電力制御素子） １１ａ ダイオード １１ｂ ダイオード １２ 抵抗
Claims (4)
- 【請求項１】 スイッチング電源の制御を行うスイッチ
ング制御回路と、シリーズ電源の制御を行うシリーズ制
御回路とを有し、前記スイッチング電源及びシリーズ電
源のフィードバック制御用の誤差増幅回路を備え、該誤
差増幅回路は、第１のしきい値とこれより低い第２のし
きい値を持ち、第１のしきい値に応じた第１の制御出力
を前記スイッチング制御回路に入力するとともに、第２
のしきい値に応じた第２の制御出力を前記シリーズ制御
回路に入力し、前記スイッチング電源の出力とシリーズ
電源の出力を合成して負荷に供給することを特徴とする
電源装置。 - 【請求項２】 誤差増幅回路の第１の制御出力と第２の
制御出力を合成して共用の電力制御素子を制御すること
によりスイッチング電源の出力とシリーズ電源の出力を
合成することを特徴とする請求項１記載の電源装置。 - 【請求項３】 スイッチング電源の制御を行うスイッチ
ング制御回路と、シリーズ電源の制御を行うシリーズ制
御回路とを有した電源装置の制御方法であって、前記ス
イッチング電源及びシリーズ電源の出力を誤差増幅回路
によりフィードバック制御するとともに、該誤差増幅回
路に第１のしきい値とこれより低い第２のしきい値を持
たせ、第１のしきい値に応じた第１の制御出力を前記ス
イッチング制御回路に入力するとともに、第２のしきい
値に応じた第２の制御出力を前記シリーズ制御回路に入
力し、前記スイッチング電源の出力とシリーズ電源の出
力を合成して負荷に供給するようにしたことを特徴とす
る電源装置の制御方法。 - 【請求項４】 誤差増幅回路の第１の制御出力と第２の
制御出力を合成して共用の電力制御素子を制御すること
によりスイッチング電源の出力とシリーズ電源の出力を
合成するようにしたことを特徴とする請求項３記載の電
源装置の制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25154599A JP4351770B2 (ja) | 1999-09-06 | 1999-09-06 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25154599A JP4351770B2 (ja) | 1999-09-06 | 1999-09-06 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001078436A true JP2001078436A (ja) | 2001-03-23 |
| JP4351770B2 JP4351770B2 (ja) | 2009-10-28 |
Family
ID=17224432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25154599A Expired - Fee Related JP4351770B2 (ja) | 1999-09-06 | 1999-09-06 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4351770B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104035467A (zh) * | 2013-03-05 | 2014-09-10 | 三星电子株式会社 | 双向电压定位电路、电压转换器及其电源装置 |
-
1999
- 1999-09-06 JP JP25154599A patent/JP4351770B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104035467A (zh) * | 2013-03-05 | 2014-09-10 | 三星电子株式会社 | 双向电压定位电路、电压转换器及其电源装置 |
| US9438109B2 (en) | 2013-03-05 | 2016-09-06 | Samsung Electronics Co., Ltd. | Bi-directional voltage positioning circuit, voltage converter and power supply device including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4351770B2 (ja) | 2009-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5078866B2 (ja) | ボルテージレギュレータ | |
| US6917189B2 (en) | Electric power supply unit having improved output voltage response | |
| US6943514B1 (en) | Motor control circuit for supplying a controllable driving current | |
| JP2004164411A (ja) | ボルテージ・レギュレータ及び電子機器 | |
| US20180196453A1 (en) | Voltage sensing mechanism to minimize short-to-ground current for low drop-out and bypass mode regulators | |
| JP2005115659A (ja) | ボルテージ・レギュレータ | |
| JP2007097286A (ja) | スイッチングレギュレータおよびその駆動方法 | |
| JP2001078436A (ja) | 電源装置及びその制御方法 | |
| US6211730B1 (en) | Pre-amplifier circuit | |
| JP2737452B2 (ja) | 電源システム | |
| JP2004094788A (ja) | ボルテージ・レギュレータ | |
| JP2002369507A (ja) | スイッチング電源 | |
| JPH04295222A (ja) | 安定化電源回路 | |
| JPH08205531A (ja) | 直流電源装置 | |
| JP3163680B2 (ja) | 電源装置 | |
| JP2006254546A (ja) | スイッチング電源装置 | |
| JPH0595238A (ja) | 自動利得制御回路 | |
| JPS6110474Y2 (ja) | ||
| CN115765450A (zh) | 占空比限制电路和具有恒定输出的直流开关电源 | |
| JP2001042956A (ja) | 誘導性負荷駆動回路 | |
| JPH0524872Y2 (ja) | ||
| JP2001037209A (ja) | 電源装置 | |
| JP2000122732A (ja) | プログラム電源装置 | |
| JPH09331675A (ja) | 電源回路 | |
| JPH07319562A (ja) | 定電流電源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060830 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090624 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090721 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090727 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130731 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |