JP2000122732A - プログラム電源装置 - Google Patents
プログラム電源装置Info
- Publication number
- JP2000122732A JP2000122732A JP10297442A JP29744298A JP2000122732A JP 2000122732 A JP2000122732 A JP 2000122732A JP 10297442 A JP10297442 A JP 10297442A JP 29744298 A JP29744298 A JP 29744298A JP 2000122732 A JP2000122732 A JP 2000122732A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- output
- current
- transistor
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】
【課題】 同一コレクタ損失のトランジスタを使用し
て、より大きな電流を供給することができるプログラム
電源装置を提供する。 【解決手段】 設定電圧をディジタル値で出力するＣＰ
Ｕ（１）と、このＣＰＵから出力された出力設定電圧の
ディジタル値をアナログ値に変換するＤ／Ａ変換器
（２）と、変換された前記アナログ値と出力電圧値との
誤差がゼロになるように増幅する演算増幅器（４）と、
この演算増幅器の出力と接続する電流バッファ駆動回路
（５）と、この電流バッファ駆動回路の出力電流によっ
て駆動されるトランジスタ（７）と、このトランジスタ
に接続される可変直流電源（６）とから構成され、前記
可変直流電源（６）は前記ＣＰＵ（１）から出力された
可変直流電源（６）の設定電圧値によって出力電圧がプ
ログラム制御されることを特徴とする。
て、より大きな電流を供給することができるプログラム
電源装置を提供する。 【解決手段】 設定電圧をディジタル値で出力するＣＰ
Ｕ（１）と、このＣＰＵから出力された出力設定電圧の
ディジタル値をアナログ値に変換するＤ／Ａ変換器
（２）と、変換された前記アナログ値と出力電圧値との
誤差がゼロになるように増幅する演算増幅器（４）と、
この演算増幅器の出力と接続する電流バッファ駆動回路
（５）と、この電流バッファ駆動回路の出力電流によっ
て駆動されるトランジスタ（７）と、このトランジスタ
に接続される可変直流電源（６）とから構成され、前記
可変直流電源（６）は前記ＣＰＵ（１）から出力された
可変直流電源（６）の設定電圧値によって出力電圧がプ
ログラム制御されることを特徴とする。
Description
【０００１】
【発明の属する技術分野】この発明は、負荷に要求され
る電流に応じて可変直流電源の供給電圧を制御するプロ
グラム電源装置に関する。
る電流に応じて可変直流電源の供給電圧を制御するプロ
グラム電源装置に関する。
【０００２】
【従来の技術】従来の技術によるプログラム電源装置の
構成を図３に示す。この図の符号１はＣＰＵ、２はＤ／
Ａ変換器、３Ａ、３Ｂは抵抗器、４は演算増幅器、５は
電流バッファ駆動回路、７はトランジスタ、８は負荷、
９は直流電源である。ＣＰＵ１は、Ｄ／Ａ変換器２に接
続され、その出力は抵抗器３Ａを介して演算増幅器４の
負入力端子と接続され、正入力端子はＧＮＤと接続され
ている。
構成を図３に示す。この図の符号１はＣＰＵ、２はＤ／
Ａ変換器、３Ａ、３Ｂは抵抗器、４は演算増幅器、５は
電流バッファ駆動回路、７はトランジスタ、８は負荷、
９は直流電源である。ＣＰＵ１は、Ｄ／Ａ変換器２に接
続され、その出力は抵抗器３Ａを介して演算増幅器４の
負入力端子と接続され、正入力端子はＧＮＤと接続され
ている。
【０００３】演算増幅器４の出力端子は電流バッファ駆
動回路５の入力と接続され、この電流バッファ駆動回路
５の出力はトランジスタ７のベース端子に接続されてい
る。また、トランジスタ７のコレクタ端子には、直流電
源９が接続され、このトランジスタ７を通して負荷８に
電流が供給される。トランジスタ７のエミッタ端子は、
出力点（ｃ）で負荷８と接続されている。この出力点
（ｃ）の電圧は、抵抗器３Ｂを介して接続点（ａ）へフ
ィードバックされる閉ループを形成している。なお、図
３は基本的に単線結線図であり、演算増幅器４以外の構
成要素のＧＮＤは不図示としている。
動回路５の入力と接続され、この電流バッファ駆動回路
５の出力はトランジスタ７のベース端子に接続されてい
る。また、トランジスタ７のコレクタ端子には、直流電
源９が接続され、このトランジスタ７を通して負荷８に
電流が供給される。トランジスタ７のエミッタ端子は、
出力点（ｃ）で負荷８と接続されている。この出力点
（ｃ）の電圧は、抵抗器３Ｂを介して接続点（ａ）へフ
ィードバックされる閉ループを形成している。なお、図
３は基本的に単線結線図であり、演算増幅器４以外の構
成要素のＧＮＤは不図示としている。
【０００４】次に図３に示すプログラム電源装置の動作
について説明する。ＣＰＵ１からは、設定された出力電
圧に相当するディジタル値が出力され、Ｄ／Ａ変換器２
においてアナログ信号に変換される。この変換されたア
ナログ信号は演算増幅器４に入力され、出力電圧との差
がゼロになるように増幅し、負荷８に印加される電圧が
設定電圧に維持される。演算増幅器４で増幅された信号
は電流バッファ駆動回路５に入力され、この駆動回路５
の出力電流はトランジスタ７のベース電流となって、こ
のトランジスタ７を駆動する。前記ベース電流により、
トランジスタ７が動作し、直流電源９からトランジスタ
７を介して、負荷８が要求する電流が供給される。
について説明する。ＣＰＵ１からは、設定された出力電
圧に相当するディジタル値が出力され、Ｄ／Ａ変換器２
においてアナログ信号に変換される。この変換されたア
ナログ信号は演算増幅器４に入力され、出力電圧との差
がゼロになるように増幅し、負荷８に印加される電圧が
設定電圧に維持される。演算増幅器４で増幅された信号
は電流バッファ駆動回路５に入力され、この駆動回路５
の出力電流はトランジスタ７のベース電流となって、こ
のトランジスタ７を駆動する。前記ベース電流により、
トランジスタ７が動作し、直流電源９からトランジスタ
７を介して、負荷８が要求する電流が供給される。
【０００５】図４は、上述の従来の技術による直流電源
によって、負荷に印加される電圧Ｖ１と電流Ｉ１の範囲
を示したＶ−Ｉ図であり、トランジスタ７に印加される
電圧がＶ１の時、負荷８には電流Ｉ１を供給できる事を
示しており、その面積はトランジスタ７によって消費す
ることができる電力を示している。
によって、負荷に印加される電圧Ｖ１と電流Ｉ１の範囲
を示したＶ−Ｉ図であり、トランジスタ７に印加される
電圧がＶ１の時、負荷８には電流Ｉ１を供給できる事を
示しており、その面積はトランジスタ７によって消費す
ることができる電力を示している。
【０００６】
【発明が解決しようとする課題】ところで、従来の技術
によるプログラム電源装置は、トランジスタ７に加える
電源の電圧を固定の電圧としており、トランジスタ７が
許容できるコレクタ損失電力とコレクタ−エミッタ間電
圧によって供給できる電流が決まっていた。そのため、
より大きな電流が要求される場合には、大電流用のトラ
ンジスタが必要になり、そのための放熱処理が必要であ
るという課題があった。
によるプログラム電源装置は、トランジスタ７に加える
電源の電圧を固定の電圧としており、トランジスタ７が
許容できるコレクタ損失電力とコレクタ−エミッタ間電
圧によって供給できる電流が決まっていた。そのため、
より大きな電流が要求される場合には、大電流用のトラ
ンジスタが必要になり、そのための放熱処理が必要であ
るという課題があった。
【０００７】この課題を解決するために、本発明のプロ
グラム電源装置では、固定直流電源の代わりに可変直流
電源を用い、負荷が要求する電圧を満足できるように可
変直流電源の電圧を制御し、同一コレクタ損失のトラン
ジスタを使用して、より大きな電流を供給することがで
きるプログラム電源装置を提供することを目的とする。
グラム電源装置では、固定直流電源の代わりに可変直流
電源を用い、負荷が要求する電圧を満足できるように可
変直流電源の電圧を制御し、同一コレクタ損失のトラン
ジスタを使用して、より大きな電流を供給することがで
きるプログラム電源装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】請求項１に記載の発明
は、設定電圧をディジタル値で出力するＣＰＵと、この
ＣＰＵから出力された出力設定電圧のディジタル値をア
ナログ値に変換するＤ／Ａ変換器と、変換された前記ア
ナログ値と出力電圧値との誤差がゼロになるように増幅
する演算増幅器と、この演算増幅器と接続する電流バッ
ファ駆動回路と、この電流バッファ駆動回路の出力電流
によって駆動されるトランジスタと、このトランジスタ
に接続される可変直流電源とから構成される電源装置で
あって、前記可変直流電源は前記ＣＰＵから出力された
可変直流電源の設定電圧値によって出力電圧がプログラ
ム制御されることを特徴とするプログラム電源装置を提
供する。
は、設定電圧をディジタル値で出力するＣＰＵと、この
ＣＰＵから出力された出力設定電圧のディジタル値をア
ナログ値に変換するＤ／Ａ変換器と、変換された前記ア
ナログ値と出力電圧値との誤差がゼロになるように増幅
する演算増幅器と、この演算増幅器と接続する電流バッ
ファ駆動回路と、この電流バッファ駆動回路の出力電流
によって駆動されるトランジスタと、このトランジスタ
に接続される可変直流電源とから構成される電源装置で
あって、前記可変直流電源は前記ＣＰＵから出力された
可変直流電源の設定電圧値によって出力電圧がプログラ
ム制御されることを特徴とするプログラム電源装置を提
供する。
【０００９】請求項２に記載の発明は、前記可変直流電
源の出力電圧が、与えられた前記ＣＰＵの設定値によっ
て前記トランジスタが飽和しない範囲の電圧にプログラ
ム制御されることを特徴とする請求項１に記載のプログ
ラム電源装置を提供する。
源の出力電圧が、与えられた前記ＣＰＵの設定値によっ
て前記トランジスタが飽和しない範囲の電圧にプログラ
ム制御されることを特徴とする請求項１に記載のプログ
ラム電源装置を提供する。
【００１０】また請求項３に記載の発明は、前記電流バ
ッファ駆動回路の出力電流が、負荷に供給される電流が
所定値以下となり、かつ前記トランジスタのコレクタ損
失電力が所定値以下となるような電流であることを特徴
とする請求項１または２に記載のプログラム電源装置を
提供する。
ッファ駆動回路の出力電流が、負荷に供給される電流が
所定値以下となり、かつ前記トランジスタのコレクタ損
失電力が所定値以下となるような電流であることを特徴
とする請求項１または２に記載のプログラム電源装置を
提供する。
【００１１】
【発明の実施の形態】以下、この発明の一実施形態につ
いて図を参照しながら説明する。図１はこの発明の一実
施形態によるプログラム電源装置の構成を示す図であ
る。この図において、符号１はＣＰＵ、２はＤ／Ａ変換
器、３Ａ、３Ｂは抵抗器、４は演算増幅器、５は電流バ
ッファ駆動回路、６は可変直流電源、７はトランジス
タ、８は負荷である。
いて図を参照しながら説明する。図１はこの発明の一実
施形態によるプログラム電源装置の構成を示す図であ
る。この図において、符号１はＣＰＵ、２はＤ／Ａ変換
器、３Ａ、３Ｂは抵抗器、４は演算増幅器、５は電流バ
ッファ駆動回路、６は可変直流電源、７はトランジス
タ、８は負荷である。
【００１２】ＣＰＵ１の出力はＤ／Ａ変換器２に与えら
れ、その出力は抵抗器３Ａを介して演算増幅器４の負側
の入力端子と接続される。正側の入力端子はＧＮＤと接
続されている。なお、図１は基本的に単線結線図であ
り、演算増幅器４以外の構成要素のＧＮＤは不図示とし
ている。演算増幅器４の出力端子は、電流バッファ駆動
回路５の入力に接続され、その出力は、トランジスタ７
のベース端子に接続される。またトランジスタ７のコレ
クタ端子には、可変直流電源６が接続される。
れ、その出力は抵抗器３Ａを介して演算増幅器４の負側
の入力端子と接続される。正側の入力端子はＧＮＤと接
続されている。なお、図１は基本的に単線結線図であ
り、演算増幅器４以外の構成要素のＧＮＤは不図示とし
ている。演算増幅器４の出力端子は、電流バッファ駆動
回路５の入力に接続され、その出力は、トランジスタ７
のベース端子に接続される。またトランジスタ７のコレ
クタ端子には、可変直流電源６が接続される。
【００１３】トランジスタ７のエミッタ端子は、負荷８
と接続されてこのトランジスタ７によって制御された前
記可変直流電源６から電流を供給する。出力点（ｃ）の
電圧は、抵抗器３Ｂを介して接続点（ａ）へネガティブ
フィードバックされている。また、前記可変直流電源６
には、前記ＣＰＵ１のディジタル設定信号が入力され、
このディジタル値に対応してプログラム制御された電圧
が出力される。
と接続されてこのトランジスタ７によって制御された前
記可変直流電源６から電流を供給する。出力点（ｃ）の
電圧は、抵抗器３Ｂを介して接続点（ａ）へネガティブ
フィードバックされている。また、前記可変直流電源６
には、前記ＣＰＵ１のディジタル設定信号が入力され、
このディジタル値に対応してプログラム制御された電圧
が出力される。
【００１４】次に上述の構成によるプログラム電源装置
の動作について説明する。ＣＰＵ１において、出力電圧
が設定され、このＣＰＵ１のディジタル出力信号はＤ／
Ａ変換器２においてアナログ信号に変換される。変換さ
れたアナログ信号は演算増幅器４に入力され、出力端
（ｃ）からのフィードバック電圧との誤差がゼロとなる
ように増幅される。
の動作について説明する。ＣＰＵ１において、出力電圧
が設定され、このＣＰＵ１のディジタル出力信号はＤ／
Ａ変換器２においてアナログ信号に変換される。変換さ
れたアナログ信号は演算増幅器４に入力され、出力端
（ｃ）からのフィードバック電圧との誤差がゼロとなる
ように増幅される。
【００１５】この時、演算増幅器４で増幅された信号は
電流バッファ駆動回路５に入力され、この駆動回路５の
出力電流はトランジスタ７のベース電流として、このト
ランジスタ７を駆動する。前記ベース電流の駆動によ
り、トランジスタ７が動作し、可変直流電源６からトラ
ンジスタ７を介して、負荷８が要求する電流を供給す
る。負荷８に供給できる電流は、トランジスタ７のコレ
クタ損失電力に依存している。
電流バッファ駆動回路５に入力され、この駆動回路５の
出力電流はトランジスタ７のベース電流として、このト
ランジスタ７を駆動する。前記ベース電流の駆動によ
り、トランジスタ７が動作し、可変直流電源６からトラ
ンジスタ７を介して、負荷８が要求する電流を供給す
る。負荷８に供給できる電流は、トランジスタ７のコレ
クタ損失電力に依存している。
【００１６】図２は、可変直流電源を用いたとき、トラ
ンジスタ７に印加される電圧Ｖ１と負荷８に流れる電流
Ｉ１の範囲を示したＶ−Ｉ図であり、トランジスタ７に
印加される電圧がＶ１の時、負荷８には電流Ｉ１を供給
できる事を示している。負荷８が要求する電流がＩ１よ
り大きく、その一方で出力設定電圧が低い時は、ＣＰＵ
１で設定された電圧設定値によって可変直流電源の出力
電圧がプログラム制御され、図２の電圧Ｖ１からＶ２に
変化し、電流Ｉ１はＩ２となり、トランジスタ７のコレ
クタ損失電力を増大させることなく、より大きな負荷電
流を得ることができる。
ンジスタ７に印加される電圧Ｖ１と負荷８に流れる電流
Ｉ１の範囲を示したＶ−Ｉ図であり、トランジスタ７に
印加される電圧がＶ１の時、負荷８には電流Ｉ１を供給
できる事を示している。負荷８が要求する電流がＩ１よ
り大きく、その一方で出力設定電圧が低い時は、ＣＰＵ
１で設定された電圧設定値によって可変直流電源の出力
電圧がプログラム制御され、図２の電圧Ｖ１からＶ２に
変化し、電流Ｉ１はＩ２となり、トランジスタ７のコレ
クタ損失電力を増大させることなく、より大きな負荷電
流を得ることができる。
【００１７】さらに出力設定電圧が低く、トランジスタ
７のコレクタ−エミッタ間電圧がＶ３に変化すれば、更
に大きな電流Ｉ３を流すことが可能となり、トランジス
タ７で消費されるコレクタ損失を増大させることなく、
出力電圧に応じた最大電流範囲を設定することができ
る。また、より広い電圧範囲が要求される一方で、電流
が余り必要とされない場合は、ＣＰＵ１で可変電源の電
圧をＶ１からＶ４にプログラム設定し、電流Ｉ１からＩ
４へ減少させて電圧範囲を広げる事もできる。
７のコレクタ−エミッタ間電圧がＶ３に変化すれば、更
に大きな電流Ｉ３を流すことが可能となり、トランジス
タ７で消費されるコレクタ損失を増大させることなく、
出力電圧に応じた最大電流範囲を設定することができ
る。また、より広い電圧範囲が要求される一方で、電流
が余り必要とされない場合は、ＣＰＵ１で可変電源の電
圧をＶ１からＶ４にプログラム設定し、電流Ｉ１からＩ
４へ減少させて電圧範囲を広げる事もできる。
【００１８】以上、本発明の一実施形態の動作を図面を
参照して詳述してきたが、本発明はこの実施形態に限ら
れるものではなく、本発明の要旨を逸脱しない範囲の設
計変更等があっても本発明に含まれる。
参照して詳述してきたが、本発明はこの実施形態に限ら
れるものではなく、本発明の要旨を逸脱しない範囲の設
計変更等があっても本発明に含まれる。
【００１９】
【発明の効果】以上説明したように、本発明による可変
直流電源を用いたプログラム電源装置によれば、トラン
ジスタ消費されるコレクタ損失電力を一定に保った状態
で、負荷に必要な電流を増す事ができ、また電圧範囲を
可変する事もでき、従来の技術を用いた場合よりも汎用
性があるという効果が得られる。
直流電源を用いたプログラム電源装置によれば、トラン
ジスタ消費されるコレクタ損失電力を一定に保った状態
で、負荷に必要な電流を増す事ができ、また電圧範囲を
可変する事もでき、従来の技術を用いた場合よりも汎用
性があるという効果が得られる。
【図１】 本発明の一実施形態によるプログラム電源装
置の構成を示す図である。
置の構成を示す図である。
【図２】 本発明の一実施形態による可変直流電源を用
いたプログラム電源装置のＩ−Ｖ図である。
いたプログラム電源装置のＩ−Ｖ図である。
【図３】 従来の技術によるプログラム電源装置の構成
を示す図である。
を示す図である。
【図４】 従来の技術によるプログラム電源装置のＩ−
Ｖ図である。
Ｖ図である。
１…ＣＰＵ ２…Ｄ／Ａ変換器 ３Ａ…抵抗器 ３Ｂ…抵抗器 ４…演算増幅器 ５…電流バッファ駆動回路 ６…可変直流電源 ７…トランジスタ ８…負荷 ９…直流電源
Claims (3)
- 【請求項１】 設定電圧をディジタル値で出力するＣＰ
Ｕと、 このＣＰＵから出力された出力設定電圧のディジタル値
をアナログ値に変換するＤ／Ａ変換器と、 変換された前記アナログ値と出力電圧値との誤差がゼロ
になるように増幅する演算増幅器と、 この演算増幅器の出力と接続する電流バッファ駆動回路
と、 この電流バッファ駆動回路の出力電流によって駆動され
るトランジスタと、 このトランジスタに接続される可変直流電源とから構成
される電源装置であって、 前記可変直流電源は前記ＣＰＵから出力された可変直流
電源の設定電圧値によって出力電圧がプログラム制御さ
れることを特徴とするプログラム電源装置。 - 【請求項２】 前記可変直流電源の出力電圧は、 与えられた前記ＣＰＵの設定値によって前記トランジス
タが飽和しない範囲の電圧にプログラム制御されること
を特徴とする請求項１に記載のプログラム電源装置。 - 【請求項３】 前記電流バッファ駆動回路の出力電流
は、 負荷に供給される電流が所定値以下となり、かつ前記ト
ランジスタのコレクタ損失電力が所定値以下となるよう
な電流であることを特徴とする請求項１または２に記載
のプログラム電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10297442A JP2000122732A (ja) | 1998-10-19 | 1998-10-19 | プログラム電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10297442A JP2000122732A (ja) | 1998-10-19 | 1998-10-19 | プログラム電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000122732A true JP2000122732A (ja) | 2000-04-28 |
Family
ID=17846581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10297442A Pending JP2000122732A (ja) | 1998-10-19 | 1998-10-19 | プログラム電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000122732A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103501550A (zh) * | 2013-09-27 | 2014-01-08 | 国家电网公司 | 用电信息采集信号放大设备 |
| CN107340795A (zh) * | 2017-08-09 | 2017-11-10 | 常州同惠电子股份有限公司 | 具有开启电压预处理功能的数控恒流源装置 |
-
1998
- 1998-10-19 JP JP10297442A patent/JP2000122732A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103501550A (zh) * | 2013-09-27 | 2014-01-08 | 国家电网公司 | 用电信息采集信号放大设备 |
| CN103501550B (zh) * | 2013-09-27 | 2017-04-12 | 国家电网公司 | 用电信息采集信号放大设备 |
| CN107340795A (zh) * | 2017-08-09 | 2017-11-10 | 常州同惠电子股份有限公司 | 具有开启电压预处理功能的数控恒流源装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6166603A (en) | Class-ab output stages with improved distortion performance | |
| JP2001127701A5 (ja) | ||
| KR970703555A (ko) | 전압 조절기(Voltage regulator) | |
| JP3363980B2 (ja) | 出力トランジスタのベース電流制御回路および電子装置の出力駆動段回路 | |
| US5754066A (en) | Output stage for buffering an electrical signal and method for performing the same | |
| JP2000122732A (ja) | プログラム電源装置 | |
| JP3827347B2 (ja) | 低供給電圧出力ドライバ | |
| JPH11136039A (ja) | 電力増幅装置 | |
| JPH0216810A (ja) | トランジスタ回路 | |
| JPH06276037A (ja) | オーディオ用パワーアンプ | |
| JP3376764B2 (ja) | モータ制御装置 | |
| JP2001042956A (ja) | 誘導性負荷駆動回路 | |
| JP4351770B2 (ja) | 電源装置 | |
| JP2653495B2 (ja) | 帰還制御増幅回路 | |
| JP3423216B2 (ja) | クリップ回路 | |
| JP2777002B2 (ja) | モータ駆動装置 | |
| JP3667015B2 (ja) | 電力増幅器 | |
| JP4187467B2 (ja) | 負荷駆動回路 | |
| JPH0865061A (ja) | アイドリング電流制御回路 | |
| JP3123882B2 (ja) | スイッチング回路 | |
| JPS6334338Y2 (ja) | ||
| JP2019106679A (ja) | 増幅装置 | |
| JPH01295508A (ja) | 出力回路 | |
| JPH0567926A (ja) | 増幅回路 | |
| JP2010119200A (ja) | 電流出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041001 |