JP2653495B2 - 帰還制御増幅回路 - Google Patents
帰還制御増幅回路Info
- Publication number
- JP2653495B2 JP2653495B2 JP63249383A JP24938388A JP2653495B2 JP 2653495 B2 JP2653495 B2 JP 2653495B2 JP 63249383 A JP63249383 A JP 63249383A JP 24938388 A JP24938388 A JP 24938388A JP 2653495 B2 JP2653495 B2 JP 2653495B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- amplifier
- transistor
- feedback control
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Control Of Direct Current Motors (AREA)
- Amplifiers (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明はバイポーラ集積回路に関するもので、特にモ
ータ制御用のICに使用されるものである。
ータ制御用のICに使用されるものである。
（従来の技術） モータの駆動において、回転の安定化を図るためにモ
ータ電流を帰還させて制御する方式がある。第３図に示
すブロック図はこの方式の一例である。第１の増幅器１
には非反転端子２から制御電圧（VIN）が入力し、反転
端子３から基準電圧（VREF）が入力する。制御電圧の基
準電圧に対する入力差に第１の増幅器１の増幅率
（GV1）を乗た出力は第２の増幅器４の非反転入力とな
っている。第２の増幅器４の出力は位相検出信号ととも
に掛算器5a〜5cにそれぞれ入力し、その出力は前記位相
検出信号により制御する。そして、掛算器5a〜5cの出力
を第３の増幅器6a〜6cを通して出力端子7a〜7cからモー
タ電流（最終出力）として取り出す。このモータ電流は
コイル８を流れてモータを駆動する。なお、このモータ
電流を帰還端子９に取り出した後、抵抗10により電圧に
変換し帰還信号入力端子11を介して第２の増幅器４の反
転入力とすることで帰還をかけている。
ータ電流を帰還させて制御する方式がある。第３図に示
すブロック図はこの方式の一例である。第１の増幅器１
には非反転端子２から制御電圧（VIN）が入力し、反転
端子３から基準電圧（VREF）が入力する。制御電圧の基
準電圧に対する入力差に第１の増幅器１の増幅率
（GV1）を乗た出力は第２の増幅器４の非反転入力とな
っている。第２の増幅器４の出力は位相検出信号ととも
に掛算器5a〜5cにそれぞれ入力し、その出力は前記位相
検出信号により制御する。そして、掛算器5a〜5cの出力
を第３の増幅器6a〜6cを通して出力端子7a〜7cからモー
タ電流（最終出力）として取り出す。このモータ電流は
コイル８を流れてモータを駆動する。なお、このモータ
電流を帰還端子９に取り出した後、抵抗10により電圧に
変換し帰還信号入力端子11を介して第２の増幅器４の反
転入力とすることで帰還をかけている。
第４図は前記第３図の点線で囲った部分の従来例を示
したものである。第１の増幅器１において、トランジス
タT1のベースに制御電圧（VIN）が入力し、トランジス
タT2のベースに基準電圧（VREF）が入力する。トランジ
スタT3及びT4は差動増幅器を構成している。また、第２
の増幅器４において、トランジスタT5のベースに第１の
増幅器１からの出力が非反転入力し、トランジスタT6の
ベースに帰還電圧が反転入力する。トランジスタT7及び
T8は差動増幅器を構成している。
したものである。第１の増幅器１において、トランジス
タT1のベースに制御電圧（VIN）が入力し、トランジス
タT2のベースに基準電圧（VREF）が入力する。トランジ
スタT3及びT4は差動増幅器を構成している。また、第２
の増幅器４において、トランジスタT5のベースに第１の
増幅器１からの出力が非反転入力し、トランジスタT6の
ベースに帰還電圧が反転入力する。トランジスタT7及び
T8は差動増幅器を構成している。
このような回路においては、第１に増幅器を二段構成
としているため素子数がたいへんに多くなり、IC化する
際において不利となる。第２にバイアス源が多くなるた
め消費電力が大きく好ましくない。第３にこの増幅器の
トータルオフセットとして、｛（第１の増幅器１のオフ
セット）×（第１の増幅器１の増幅率（GV1））＋（第
２の増幅器４のオフセット）｝×（第２の増幅器４の増
幅率（GV2））と表わせるように大きくなる等の欠点が
ある。
としているため素子数がたいへんに多くなり、IC化する
際において不利となる。第２にバイアス源が多くなるた
め消費電力が大きく好ましくない。第３にこの増幅器の
トータルオフセットとして、｛（第１の増幅器１のオフ
セット）×（第１の増幅器１の増幅率（GV1））＋（第
２の増幅器４のオフセット）｝×（第２の増幅器４の増
幅率（GV2））と表わせるように大きくなる等の欠点が
ある。
（発明が解決しようとする課題） このように、従来の帰還制御増幅回路は増幅器を二段
構成としてしているため、素子数が多くIC化に不利、バ
イアス源が多く消費電力が大きい、増幅器のトータルオ
フセットが大きい等の欠点があった。
構成としてしているため、素子数が多くIC化に不利、バ
イアス源が多く消費電力が大きい、増幅器のトータルオ
フセットが大きい等の欠点があった。
よって、本発明の目的は、帰還制御増幅回路の素子数
の削減、消費電力の低減及び増幅器のトータルオフセッ
トの低減を図ることである。
の削減、消費電力の低減及び増幅器のトータルオフセッ
トの低減を図ることである。
［発明の構成］ （課題を解決するための手段とその作用） 上記目的を達成するために本発明の帰還制御増幅回路
は、電流出力をもっている増幅器の反転端子に基準電圧
が入力し、非反転端子に制御電圧が入力する。また、こ
の増幅器からの出力電流を抵抗により電圧変換した後、
この電圧をエミッタフォロアとして動作するトランジス
タのベースに印加する。なお、このトランジスタのエミ
ッタに抵抗を介して接続される帰還信号入力端子には帰
還電圧を印加する。これにより、前記トランジスタのコ
レクタからは帰還制御出力が得られる。
は、電流出力をもっている増幅器の反転端子に基準電圧
が入力し、非反転端子に制御電圧が入力する。また、こ
の増幅器からの出力電流を抵抗により電圧変換した後、
この電圧をエミッタフォロアとして動作するトランジス
タのベースに印加する。なお、このトランジスタのエミ
ッタに抵抗を介して接続される帰還信号入力端子には帰
還電圧を印加する。これにより、前記トランジスタのコ
レクタからは帰還制御出力が得られる。
このような回路によれば、増幅器が一段構成となって
いるため、素子数が削減でき、また、トータルオフセッ
トも低減できる。さらに、バイアス源も増幅器一段分の
みとなり、電圧源の消費電流を減らすことができるの
で、消費電力の低減も達成できる。
いるため、素子数が削減でき、また、トータルオフセッ
トも低減できる。さらに、バイアス源も増幅器一段分の
みとなり、電圧源の消費電流を減らすことができるの
で、消費電力の低減も達成できる。
（実施例） 以下、図面を参照して本発明の一実施例を詳細に説明
する。
する。
第１図は本発明の帰還制御増幅回路を示すもので、前
記第３図に示したブロック図の点線で囲った部分に相当
している。制御電圧（VIN）が入力する非反転端子21はp
np型トランジスタTR1のベースに接続され、このトラン
ジスタTR1のコレクタは接地点GNDに接続されている。前
記トランジスタTR1のエミッタはpnp型トランジスタTR2
のベースに接続され、この接続点と電圧源V1との間には
定電流源I1が接続されている。基準電圧（VREF）が入力
する反転端子22はpnp型トランジスタTR3のベースに接続
され、このトランジスタTR3のコレクタは接地点GNDに接
続されている。前記トランジスタTR3のエミッタはpnp型
トランジスタTR4のベースに接続され、この接続点と電
圧源V1との間には定電流源I2が接続されている。また、
前記トランジスタTR2のエミッタは抵抗23を介して、前
記トランジスタTR4のエミッタは抵抗24を介してそれぞ
れ互いに接続され、この接続点と電圧源V1との間には定
電流源I3が接続されている。前記トランジスタTR2のコ
レクタはnpn型トランジスタTR5のベース及びコレクタ並
びにnpn型トランジスタTR6のベースに接続されている。
前記トランジスタTR5及びTR6のエミッタは接地点GNDに
接続されている。前記トランジスタTR6のコレクタは前
記トランジスタTR4のコレクタに接続され、この接続点
はダイオードD1及びnpn型トランジスタTR7のベースにそ
れぞれ接続されている。前記ダイオードD1は抵抗25を介
して接地点GNDに接続され、前記トランジスタTR7のエミ
ッタは抵抗26を介して帰還信号入力端子27に接続されて
いる。なお、前記トランジスタTR7のコレクタは前記第
３図に示したブロック図における掛算器に接続される。
記第３図に示したブロック図の点線で囲った部分に相当
している。制御電圧（VIN）が入力する非反転端子21はp
np型トランジスタTR1のベースに接続され、このトラン
ジスタTR1のコレクタは接地点GNDに接続されている。前
記トランジスタTR1のエミッタはpnp型トランジスタTR2
のベースに接続され、この接続点と電圧源V1との間には
定電流源I1が接続されている。基準電圧（VREF）が入力
する反転端子22はpnp型トランジスタTR3のベースに接続
され、このトランジスタTR3のコレクタは接地点GNDに接
続されている。前記トランジスタTR3のエミッタはpnp型
トランジスタTR4のベースに接続され、この接続点と電
圧源V1との間には定電流源I2が接続されている。また、
前記トランジスタTR2のエミッタは抵抗23を介して、前
記トランジスタTR4のエミッタは抵抗24を介してそれぞ
れ互いに接続され、この接続点と電圧源V1との間には定
電流源I3が接続されている。前記トランジスタTR2のコ
レクタはnpn型トランジスタTR5のベース及びコレクタ並
びにnpn型トランジスタTR6のベースに接続されている。
前記トランジスタTR5及びTR6のエミッタは接地点GNDに
接続されている。前記トランジスタTR6のコレクタは前
記トランジスタTR4のコレクタに接続され、この接続点
はダイオードD1及びnpn型トランジスタTR7のベースにそ
れぞれ接続されている。前記ダイオードD1は抵抗25を介
して接地点GNDに接続され、前記トランジスタTR7のエミ
ッタは抵抗26を介して帰還信号入力端子27に接続されて
いる。なお、前記トランジスタTR7のコレクタは前記第
３図に示したブロック図における掛算器に接続される。
このような回路において、トランジスタTR2及びTR4は
差動増幅器を構成している。また、トランジスタTR5及
びTR6は前記差動増幅器のアクティブロードとして動き
カレントミラ−回路を構成している。前記トランジスタ
TR4のコレクタと前記トランジスタTR6のコレクタとの接
続点は増幅器28の電流出力となり、その出力電流は抵抗
25により電圧に変換される。ダイオーD1はトランジスタ
TR7のベース・エミッタ間電圧（VBE）に対する温度補償
として設けたものである。前記トランジスタTR7のエミ
ッタに抵抗26を介して設けられた帰還信号入力端子27に
はモータ電流（ICC）を電圧変換した帰還電圧（VNF）が
加えられ、これにより前記トランジスタTR7のコレクタ
からは負帰還された帰還制御出力が取り出せる。
差動増幅器を構成している。また、トランジスタTR5及
びTR6は前記差動増幅器のアクティブロードとして動き
カレントミラ−回路を構成している。前記トランジスタ
TR4のコレクタと前記トランジスタTR6のコレクタとの接
続点は増幅器28の電流出力となり、その出力電流は抵抗
25により電圧に変換される。ダイオーD1はトランジスタ
TR7のベース・エミッタ間電圧（VBE）に対する温度補償
として設けたものである。前記トランジスタTR7のエミ
ッタに抵抗26を介して設けられた帰還信号入力端子27に
はモータ電流（ICC）を電圧変換した帰還電圧（VNF）が
加えられ、これにより前記トランジスタTR7のコレクタ
からは負帰還された帰還制御出力が取り出せる。
次に、前記帰還制御増幅回路の回路動作について同図
をもとに説明する。
をもとに説明する。
非反転端子21に、反転端子22に入力する基準電圧（V
REF）よりも大きな制御電圧（VIN）が入力すると、増幅
器28からはこれら基準電圧及び制御電圧の入力差と相互
コンダクタンスgmの積に相当した出力電流が得られる。
この出力電流はダイオードD1及び抵抗25（抵抗値＝R1）
により電圧VB＝｛（VIN−VREF）×gm×R1｝＋VFに変換
される。なお、VFは前記ダイオードD1の順方向電圧であ
る。この電圧（VB）はエミッタフォロアとして動作する
トランジスタTR7のベースに印加されるため、このトラ
ンジスタTR7はオン状態となる。ところで、最終出力と
してのモータ電流（ICC）は帰還端子９に接続された抵
抗10により電圧に変換され、帰還電圧（VNF）として帰
還信号入力端子27に印加される。よって、前記トランジ
スタTR7のコレクタからの帰還制御出力（IOUT）は、最
終的に制御電圧＞基準電圧において、IOUT＝｛（VIN−V
REF）×gm×R1−VNF｝/R2となる。ここで、R2は抵抗26
の抵抗値、トランジスタTR7のベース・エミッタ間電圧
（VBE）はダイオードD1の順方向電圧VFと等しいとして
いる。なお、制御電圧≦基準電圧ではIOUT＝０となる。
REF）よりも大きな制御電圧（VIN）が入力すると、増幅
器28からはこれら基準電圧及び制御電圧の入力差と相互
コンダクタンスgmの積に相当した出力電流が得られる。
この出力電流はダイオードD1及び抵抗25（抵抗値＝R1）
により電圧VB＝｛（VIN−VREF）×gm×R1｝＋VFに変換
される。なお、VFは前記ダイオードD1の順方向電圧であ
る。この電圧（VB）はエミッタフォロアとして動作する
トランジスタTR7のベースに印加されるため、このトラ
ンジスタTR7はオン状態となる。ところで、最終出力と
してのモータ電流（ICC）は帰還端子９に接続された抵
抗10により電圧に変換され、帰還電圧（VNF）として帰
還信号入力端子27に印加される。よって、前記トランジ
スタTR7のコレクタからの帰還制御出力（IOUT）は、最
終的に制御電圧＞基準電圧において、IOUT＝｛（VIN−V
REF）×gm×R1−VNF｝/R2となる。ここで、R2は抵抗26
の抵抗値、トランジスタTR7のベース・エミッタ間電圧
（VBE）はダイオードD1の順方向電圧VFと等しいとして
いる。なお、制御電圧≦基準電圧ではIOUT＝０となる。
第２図は本発明の帰還制御増幅回路の特性として、制
御電圧（VIN）に対するモータ電流（ICC）のグラフを抵
抗10（抵抗値RF＝０Ω,0,3Ω,1Ω）をパラメータにとっ
て示したものである。なお、同図によれば、モータ電流
ICCが制限特性をもっているために最大モータ電流を任
意のレベルに制限できることがわかる。
御電圧（VIN）に対するモータ電流（ICC）のグラフを抵
抗10（抵抗値RF＝０Ω,0,3Ω,1Ω）をパラメータにとっ
て示したものである。なお、同図によれば、モータ電流
ICCが制限特性をもっているために最大モータ電流を任
意のレベルに制限できることがわかる。
なお、制御ゲインは帰還端子９と帰還信号入力端子27
との間に任意の抵抗をいれることで自由に低減すること
ができる。
との間に任意の抵抗をいれることで自由に低減すること
ができる。
［発明の効果］ 以上、説明したように本発明の帰還制御増幅回路によ
れば次のような効果を奏する。
れば次のような効果を奏する。
増幅器が一段構成となるため、素子数が削減でき、ま
た、トータルオフセットも低減できる。さらに、バイア
ス源も増幅器一段分のみとなり、電圧源の消費電流を減
らすことができるので、消費電力の低減も削減できる。
た、トータルオフセットも低減できる。さらに、バイア
ス源も増幅器一段分のみとなり、電圧源の消費電流を減
らすことができるので、消費電力の低減も削減できる。
第１図は本発明の一実施例に係わる帰還制御増幅回路を
説明するための回路図、第２図は本発明の帰還制御増幅
回路の特性を示す図、第３図及び第４図はそれぞれ従来
の帰還制御増幅回路を説明するための図である。 21……非反転端子、22……反転端子、23〜26……抵抗、
27……帰還信号入力端子、28……増幅器、V1……電圧
源、D1……ダイオード、I1〜I3……定電流源、TR1〜TR4
……pnp型トランジスタ、TR5〜TR7……npn型トランジス
タ。
説明するための回路図、第２図は本発明の帰還制御増幅
回路の特性を示す図、第３図及び第４図はそれぞれ従来
の帰還制御増幅回路を説明するための図である。 21……非反転端子、22……反転端子、23〜26……抵抗、
27……帰還信号入力端子、28……増幅器、V1……電圧
源、D1……ダイオード、I1〜I3……定電流源、TR1〜TR4
……pnp型トランジスタ、TR5〜TR7……npn型トランジス
タ。
Claims (1)
- 【請求項１】モータを駆動するためのモータ電流を出力
するモータ制御用ICに使用される帰還制御増幅回路にお
いて、 反転端子から基準電圧VREFが入力し、非反転端子から制
御電圧VINが入力し、電流出力をもつ増幅器と、 直列接続されたダイオードと第１抵抗を有し、前記増幅
器の出力電流を電圧VBに電圧変換する手段と、 前記電圧VBがベースに印加されるnpn型バイポーラトラ
ンジスタと、 前記npn型バイポーラトランジスタのエミッタに第２抵
抗を介して接続され、前記モータ電流を電圧変換した帰
還電圧VNFが印加される帰還信号入力端子とを具備し、 前記npn型バイポーラトランジスタのコレクタからは、
帰還制御出力IOUT＝｛（VIN−VREF）×gm×R1−VNF｝/R
2が得られ、 （但し、gmは、前記増幅器の相互コンダクタンス、R
1は、前記第１抵抗の抵抗値、R2は、前記第２抵抗の抵
抗値であり、前記npn型バイポーラトランジスタのベー
ス・エミッタ間電圧と前記ダイオードの順方向電圧は等
しい。） 前記帰還制御出力IOUTを前記モータ電流に使用すること
を特徴とした帰還制御増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63249383A JP2653495B2 (ja) | 1988-10-03 | 1988-10-03 | 帰還制御増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63249383A JP2653495B2 (ja) | 1988-10-03 | 1988-10-03 | 帰還制御増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0297105A JPH0297105A (ja) | 1990-04-09 |
| JP2653495B2 true JP2653495B2 (ja) | 1997-09-17 |
Family
ID=17192189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63249383A Expired - Lifetime JP2653495B2 (ja) | 1988-10-03 | 1988-10-03 | 帰還制御増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2653495B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015201705A (ja) * | 2014-04-07 | 2015-11-12 | 新日本無線株式会社 | 計装増幅器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6051804B2 (ja) * | 1977-05-04 | 1985-11-15 | 株式会社日立製作所 | 増幅回路 |
-
1988
- 1988-10-03 JP JP63249383A patent/JP2653495B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0297105A (ja) | 1990-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0322723B2 (ja) | ||
| US4723111A (en) | Amplifier arrangement | |
| JPS6212692B2 (ja) | ||
| JP2733962B2 (ja) | 利得制御増幅器 | |
| JP2653495B2 (ja) | 帰還制御増幅回路 | |
| US4661781A (en) | Amplifier with floating inverting and non-inverting inputs and stabilized direct output voltage level | |
| JP3338847B2 (ja) | Ｄ級電力増幅器 | |
| US4633100A (en) | Darlington transistor arrangement | |
| JPH0752815B2 (ja) | プツシユプル増幅器 | |
| JPH06276037A (ja) | オーディオ用パワーアンプ | |
| US4831337A (en) | Wideband amplifier | |
| JP2520219Y2 (ja) | 電力増幅器 | |
| JPH0527282B2 (ja) | ||
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP2723547B2 (ja) | 定電流回路 | |
| JPH0326435B2 (ja) | ||
| JPS6223133Y2 (ja) | ||
| JPH082009B2 (ja) | 増幅回路 | |
| JPS6113403B2 (ja) | ||
| JPH036022Y2 (ja) | ||
| JPS6121857Y2 (ja) | ||
| JPH046130B2 (ja) | ||
| JPH024503Y2 (ja) | ||
| JP3360911B2 (ja) | 差動増幅回路 | |
| JPS6313570B2 (ja) |