JP2015201705A - 計装増幅器 - Google Patents
計装増幅器 Download PDFInfo
- Publication number
- JP2015201705A JP2015201705A JP2014078315A JP2014078315A JP2015201705A JP 2015201705 A JP2015201705 A JP 2015201705A JP 2014078315 A JP2014078315 A JP 2014078315A JP 2014078315 A JP2014078315 A JP 2014078315A JP 2015201705 A JP2015201705 A JP 2015201705A
- Authority
- JP
- Japan
- Prior art keywords
- input terminal
- inverting
- inverting input
- terminal
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
【課題】差動入力電圧範囲を同相入力電圧範囲にまで拡大した計装増幅器を提供する。【解決手段】非反転入力端子101が電圧入力端子1に接続され、反転入力端子102が非反転出力端子104に接続された第1のトランスコンダクタンスアンプ100と、非反転入力端子201が電圧入力端子2に接続され、反転入力端子202が非反転出力端子203に接続された第2のトランスコンダクタンスアンプ200と、負電圧出力端子が帰還抵抗Rf1を介して反転入力端子102に接続されるとともに、負電圧出力端子が帰還抵抗Rf2を介して反転入力端子202に接続される負電圧発生回路300と、反転入力端子402に反転出力端子103と非反転出力端子204が接続され、反転入力端子402と出力端子403との間に帰還抵抗Rf3が接続されたオペアンプ400とを備える。【選択図】図1
Description
本発明は、差動入力電圧範囲を同相入力電圧範囲にまで拡大させた計装増幅器に関するものである。
図5に従来の計装増幅器の構成を示す(非特許文献1)。510は入力トランスコンダクタンスアンプであり、入力端子501,502がベースに接続されたPNPトランジスタQa,Qbと抵抗Raと電流源511,512とで構成される。520は帰還トランスコンダクタンスアンプであり、PNPトランジスタQc,Qdと抵抗Rbと電流源521,522で構成される。530は電流/電圧変換回路であり、入力トランスコンダクタンスアンプ510の出力電流と帰還トランスコンダクタンスアンプ520の出力電流の合計を電圧に変換するための抵抗Rc,Rdで構成される。540はオペアンプであり、抵抗Rc,Rdで電流/電圧変換された電圧の差分を入力して増幅し電圧Voutとして出力端子503に出力する。Re,Rfはオペアンプ540の出力電圧Voutを分圧する抵抗であり、そのうちの抵抗Rfに発生する電圧は、帰還トランスコンダクタンスアンプ520のトランジスタQc,Qdのベースに入力する。
この図5に示す計装増幅器は、電流源511,512,521,522の電流値は同じ値のI、電流/電圧変換抵抗Rc,RdはRc=Rdに設定される。また、入力トランスコンダクタンスアンプ510の利得はRc/Raであり、帰還トランスコンダクタンスアンプ520の利得はRc/Rbであるので、それらの抵抗Ra,Rbは、Ra<Rc、Rb<Rcに設定される。
そして、電流源511,512を構成するトランジスタ(図示せず)とトランジスタQa,Qbのコレクタ・エミッタ間飽和電圧をそれぞれVce_satとし、トランジスタQa,Qbのベース・エミッタ間電圧をVbeとすると、入力端子501,502の同相入力電圧範囲Vaは、
2・I・Rc+Vce_sat−Vbe<Va<Vcc−Vce_sat−Vbe (1)
で表される。
2・I・Rc+Vce_sat−Vbe<Va<Vcc−Vce_sat−Vbe (1)
で表される。
一方、トランジスタを動作させるために必要なコレクタ・エミッタ間電圧は飽和電圧Vce_sat以上であるので、トランジスタQdの接続状態から、差動入力電圧範囲Vbは、
Vb<2・I・Ra (2)
で表される。
Vb<2・I・Ra (2)
で表される。
ここで、Vcc=5V、Vbe=0.7V、Vce_sat=0.2Vとすると、同相入力電圧範囲Vaと差動入力電圧範囲Vbは、
−0.5V+2・I・Rc<Va<4.1V
Vb<0.5V
となる。つまり、差動入力電圧範囲Vbは0.5Vよりも大きくすることができない。
−0.5V+2・I・Rc<Va<4.1V
Vb<0.5V
となる。つまり、差動入力電圧範囲Vbは0.5Vよりも大きくすることができない。
Bernard J. van den Dool and Johan H. Huijsing,"Indirect Current Feedback Instrumentation Amplifier with a Common-Mode Input Range that Includes the Negative Rail",IEEE Solid-State Circuits,Vol.28,No.7,July 1993
以上のように、従来の計装増幅器は、同相入力電圧範囲に比べて差動入力電圧範囲が狭くなっていた。
本発明の目的は、負電位を増幅できるようにして差動入力電圧範囲を同相入力電圧範囲にまで拡大した計装増幅器を提供することである。
上記目的を達成するために、請求項1にかかる発明は、第1の非反転入力端子と第1の反転入力端子と第1の非反転出力端子と第1の反転出力端子とを備え、前記第1の非反転入力端子が第1の電圧入力端子に接続され、前記第1の反転入力端子が前記第1の非反転出力端子に接続された第1のトランスコンダクタンスアンプと、第2の非反転入力端子と第2の反転入力端子と第2の非反転出力端子と第3の非反転出力端子とを備え、前記第2の非反転入力端子が第2の電圧入力端子に接続され、前記第2の反転入力端子が前記第2の非反転出力端子に接続された第2のトランスコンダクタンスアンプと、負電圧出力端子を備え、該負電圧出力端子が第1の抵抗を介して前記第1のトランスコンダクタンスアンプの前記第1の反転入力端子に接続されるとともに、第2の抵抗を介して前記第2のトランスコンダクタンスアンプの前記第2の反転入力端子に接続される負電圧発生回路と、第3の非反転入力端子と第3の反転入力端子と出力端子とを備え、前記第3の反転入力端子に前記第1のトランスコンダクタンスアンプの前記第1の反転出力端子と前記第2のトランスコンダクタンスアンプの前記第3の非反転出力端子が接続され、前記第3の反転入力端子と前記出力端子との間に第3の抵抗が接続されたオペアンプと、を備えることを特徴とする。
請求項2にかかる発明は、請求項1に記載の計装増幅器において、前記第1のトランスコンダクタンスアンプおよび前記第2のトランスコンダクタンスアンプは同じ入力部を備え、該入力部は、一端が正電源端子に接続された第1の電流源と、該第1の電流源の他端にソースが接続されドレインが接地に接続されゲートが非反転入力端子に接続された第1のPMOSトランジスタからなる第1の直列回路、又は一端が正電源端子に接続された第1の電流源と、該第1の電流源の他端にエミッタが接続されコレクタが接地に接続されベースが非反転入力端子に接続された第1のPNPトランジスタからなる第1の直列回路と、一端が正電源端子に接続された第2の電流源と、該第2の電流源の他端にソースが接続されドレインが接地に接続されゲートが反転入力端子に接続された第2のPMOSトランジスタからなる第2の直列回路、又は一端が正電源端子に接続された第2の電流源と、該第2の電流源の他端にエミッタが接続されコレクタが接地に接続されベースが反転入力端子に接続された第2のPNPトランジスタからなる第2の直列回路と、からなることを特徴とする。
本発明によれば、差動入力電圧範囲を同相入力電圧範囲にまで拡大できる。
図1に本発明の1つの実施例の計装増幅器の構成を示す。100は第1のトランスコンダクタンスアンプであり、その非反転入力端子101に入力端子1の電圧Vin1が入力し、反転入力端子102は非反転出力端子104と接続されている。200は第2のトランスコンダクタンスアンプであり、その非反転入力端子201に入力端子2の電圧Vin2が入力し、反転入力端子202は非反転出力端子203と接続されている。これら第1および第2のトランスコンダクタンスアンプ100,200は、出力電流の取出し回路部分以外は同じである。300は負電圧発生回路であり、その出力端子301は、帰還抵抗Rf1を介して第1のトランスコンダクタンスアンプ100の反転入力端子102と非反転出力端子104接続されるとともに、帰還抵抗Rf2を介して第2のトランスコンダクタンスアンプ200の反転入力端子202と非反転出力端子203に接続されている。400はオペアンプであり、非反転入力端子401に参照電圧Vrefが入力し、反転入力端子402は第1のトランスコンダクタンスアンプ100の反転出力端子103と第2のトランスコンダクタンスアンプ200の非反転出力端子204に接続され、さらに帰還抵抗Rf3を介して出力端子403に接続されている。出力端子403は出力端子3に接続されている。
本実施例の計装増幅器では、第1のトランスコンダクタンスアンプ100の非反転出力端子104から吐出電流Io1(+)が抵抗Rf1に流れるとき、その吐出電流Io1(+)は、負電圧発生回路300が発生する負電圧を−Vcとすると、
Io1(+)=(1/Rf1)×(Vin1−(−Vc)) (3)
と表される。この第1のトランスコンダクタンスアンプ100のフィードバックは直列−並列帰還であり、オペアンプによるボルテージフォロアと等価であるので、同相入力電圧範囲と差動入力電圧範囲が同じとなる。
Io1(+)=(1/Rf1)×(Vin1−(−Vc)) (3)
と表される。この第1のトランスコンダクタンスアンプ100のフィードバックは直列−並列帰還であり、オペアンプによるボルテージフォロアと等価であるので、同相入力電圧範囲と差動入力電圧範囲が同じとなる。
同様に、第2のトランスコンダクタンスアンプ200の第1の非反転出力端子203から吐出電流Io21(+)が抵抗Rf2に流れるとき、その吐出電流Io21(+)は、
Io21(+)=(1/Rf2)×(Vin2−(−Vc)) (4)
と表される。この第2のトランスコンダクタンスアンプ200のフィードバックも直列−並列帰還であり、オペアンプによるボルテージフォロアと等価であるので、同相入力電圧範囲と差動入力電圧範囲が同じとなる。
Io21(+)=(1/Rf2)×(Vin2−(−Vc)) (4)
と表される。この第2のトランスコンダクタンスアンプ200のフィードバックも直列−並列帰還であり、オペアンプによるボルテージフォロアと等価であるので、同相入力電圧範囲と差動入力電圧範囲が同じとなる。
この結果、入力端子1、2の入力電圧Vin1と入力電圧Vin2を、個別のトランスコンダクタンスアンプ100,200の非反転入力端子101,201にそれぞれ接続することにより、同相入力電圧範囲と差動入力電圧範囲が、1個のトランスコンダクタンスアンプの両入力端子に接続する場合のように、制限されることがなくなる。
第1のトランスコンダクタンスアンプ100の反転出力端子103の吸込電流Io1(-)と非反転出力端子104の吐出電流Io1(+)は、電流の向きが逆で絶対値は同じである。また、第2のトランスコンダクタンスアンプ200の2個の非反転出力端子203、204の吐出電流Io21(+),Io22(+)は、同じ電流値である。
第1のトランスコンダクタンスアンプ100の反転出力端子103の吸込電流Io1(-)と、第2のトランスコンダクタンスアンプ20の非反転出力端子204の吐出電流Io22(+)は、減算される。ここで、抵抗Rf1,Rf2をRf1=Rf2=Rfに設定しておけば、その減算で得られる差電流Isは、
Is=(1/Rf)×(Vin2−Vin1) (5)
と表される。
Is=(1/Rf)×(Vin2−Vin1) (5)
と表される。
この差電流Isがオペアンプ400と抵抗Rf3で構成される電流/電圧変換回路を通過することで、その出力端子403に得られる出力電圧Voutは、
Vout=(Rf3/Rf)×(Vin1−Vin2)+Vref (6)
と表される。以上のように構成することで、同相入力電圧範囲と差動入力電圧範囲が共に広い計装増幅器を実現できる。
Vout=(Rf3/Rf)×(Vin1−Vin2)+Vref (6)
と表される。以上のように構成することで、同相入力電圧範囲と差動入力電圧範囲が共に広い計装増幅器を実現できる。
図2に第1のトランスコンダクタンスアンプ100の具体例を示す。この第1のトランスコンダクタンスアンプ100は、入力部110とフォールディッドアンプ部120と電圧/電流変換出力部130とで構成される。MP1〜MP14はPMOSトランジスタ、MN1〜MN8はNMOSトランジスタ、C1は帰還コンデンサ、R1は帰還抵抗である。また、111,112,121,122,123,124は電流源である。電流源111,112は同じ電流値、電流源122、123は同じ電流値である。入力部110はPMOSトランジスタMP1,MP2を使用するので、非反転入力端子101、反転入力端子102に入力する電圧は負電圧まで入力可能である。
図3に第2のトランスコンダクタンスアンプ200の具体例を示す。この第2のトランスコンダクタンスアンプ200は、入力部210とフォールディッドアンプ部220と電圧/電流変換出力部230とで構成される。MP21〜MP34はPMOSトランジスタ、MN11〜MN14はNMOSトランジスタ、C2は帰還コンデンサ、R2は帰還抵抗である。また、211、212、221,222,223,224は電流源である。電流源211、212は互いに同じ電流値、電流源222,223は同じ電流値である。入力部210はPMOSトランジスタMP21,MP22を使用するので、非反転入力端子201、反転入力端子202に入力する電圧は負電圧まで入力可能である。
第1のトランスコンダクタンスアンプ100と第2のトランスコンダクタンスアンプ200は、入力部110と210、フォールディングアンプ部120と220がそれぞれ同じ構成で、電圧/電流変換出力部130と230が互いに異なる構成である。
ここで、入力部110,210のMOSトランジスタMP11,MP12,MP21,MP22の閾値電圧をVthとし、MOSトランジスタMP11,MP12,MP21,MP22のドレイン・ソース間飽和電圧、電流源111,111,211,212を構成するMOSトランジスタ(図示せず)のドレイン・ソース間飽和電圧をVds_satとすると、入力同相電圧範囲Vaは、
(Vds_sat−Vth)<Va<(Vdd−Vds_sat−Vth) (7)
で表され、差動入力電圧範囲Vbも、
(Vds_sat−Vth)<Vb<(Vdd−Vds_sat−Vth) (8)
で表される。
(Vds_sat−Vth)<Va<(Vdd−Vds_sat−Vth) (7)
で表され、差動入力電圧範囲Vbも、
(Vds_sat−Vth)<Vb<(Vdd−Vds_sat−Vth) (8)
で表される。
つまり、Va=Vbとなり、図5で説明した従来の計装増幅器に比べて、差動入力電圧範囲Vbが同相入力電圧範囲Vaにまで拡大されている。例えば、Vdd=5V、Vth=0.7V、Vds_sat=0.2Vとすると、
Va=Vb=−0.5V〜4.1V
の範囲となる。
Va=Vb=−0.5V〜4.1V
の範囲となる。
一方、図5で説明した従来の計装増幅器では、Vcc=5V、Vbe=0.7V、Vce_sat=0.2Vとすると、同相入力電圧範囲Vaと差動入力電圧範囲Vbは、前記したように、
Va=−0.5V+2・I・Rc〜4.1V
Vb<0.5V
となるので、差動入力電圧範囲Vbは極めて狭い。
Va=−0.5V+2・I・Rc〜4.1V
Vb<0.5V
となるので、差動入力電圧範囲Vbは極めて狭い。
図4に負電圧発生回路300の具体例を示す。この回路はディクソンチャージポンプと呼ばれる回路であり、コンデンサC11〜C15とダイオードD1〜D5とクロック信号CLKを入力するインバータINV1とで構成される。この回路では、クロック信号CLKの振幅がVcのとき、出力用のコンデンサC15には−Vcの電圧が生成する。
なお、本実施例の計装増幅器は、図2、図3に示した第1、第2のトランスコンダクタンスアンプ100,200のPMOSトランジスタをPNPトランジスタに置き換え、NMOSトランジスタをNPNトランジスタに置き換えても、同様に動作する。
100:第1のトランスコンダクタンスアンプ、110:入力部、120:フォールディッドアンプ部、130:電圧/電流変換出力部
200:第2のトランスコンダクタンスアンプ、210:入力部、220:フォールディッドアンプ部、230:電圧/電流変換出力部
300:負電圧発生回路
400:オペアンプ
200:第2のトランスコンダクタンスアンプ、210:入力部、220:フォールディッドアンプ部、230:電圧/電流変換出力部
300:負電圧発生回路
400:オペアンプ
Claims (2)
- 第1の非反転入力端子と第1の反転入力端子と第1の非反転出力端子と第1の反転出力端子とを備え、前記第1の非反転入力端子が第1の電圧入力端子に接続され、前記第1の反転入力端子が前記第1の非反転出力端子に接続された第1のトランスコンダクタンスアンプと、
第2の非反転入力端子と第2の反転入力端子と第2の非反転出力端子と第3の非反転出力端子とを備え、前記第2の非反転入力端子が第2の電圧入力端子に接続され、前記第2の反転入力端子が前記第2の非反転出力端子に接続された第2のトランスコンダクタンスアンプと、
負電圧出力端子を備え、該負電圧出力端子が第1の抵抗を介して前記第1のトランスコンダクタンスアンプの前記第1の反転入力端子に接続されるとともに、第2の抵抗を介して前記第2のトランスコンダクタンスアンプの前記第2の反転入力端子に接続される負電圧発生回路と、
第3の非反転入力端子と第3の反転入力端子と出力端子とを備え、前記第3の反転入力端子に前記第1のトランスコンダクタンスアンプの前記第1の反転出力端子と前記第2のトランスコンダクタンスアンプの前記第3の非反転出力端子が接続され、前記第3の反転入力端子と前記出力端子との間に第3の抵抗が接続されたオペアンプと、
を備えることを特徴とする計装増幅器。 - 請求項1に記載の計装増幅器において、
前記第1のトランスコンダクタンスアンプおよび前記第2のトランスコンダクタンスアンプは同じ入力部を備え、該入力部は、
一端が正電源端子に接続された第1の電流源と、該第1の電流源の他端にソースが接続されドレインが接地に接続されゲートが非反転入力端子に接続された第1のPMOSトランジスタからなる第1の直列回路、又は一端が正電源端子に接続された第1の電流源と、該第1の電流源の他端にエミッタが接続されコレクタが接地に接続されベースが非反転入力端子に接続された第1のPNPトランジスタからなる第1の直列回路と、
一端が正電源端子に接続された第2の電流源と、該第2の電流源の他端にソースが接続されドレインが接地に接続されゲートが反転入力端子に接続された第2のPMOSトランジスタからなる第2の直列回路、又は一端が正電源端子に接続された第2の電流源と、該第2の電流源の他端にエミッタが接続されコレクタが接地に接続されベースが反転入力端子に接続された第2のPNPトランジスタからなる第2の直列回路と、
からなることを特徴とする計装増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014078315A JP2015201705A (ja) | 2014-04-07 | 2014-04-07 | 計装増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014078315A JP2015201705A (ja) | 2014-04-07 | 2014-04-07 | 計装増幅器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015201705A true JP2015201705A (ja) | 2015-11-12 |
Family
ID=54552651
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014078315A Pending JP2015201705A (ja) | 2014-04-07 | 2014-04-07 | 計装増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015201705A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114915165A (zh) * | 2022-05-17 | 2022-08-16 | 西安航天民芯科技有限公司 | 一种应用于全摆幅仪表放大器的电荷泵 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0297105A (ja) * | 1988-10-03 | 1990-04-09 | Toshiba Corp | 帰還制御増幅回路 |
JPH10200395A (ja) * | 1997-01-08 | 1998-07-31 | Texas Instr Japan Ltd | 論理回路 |
US20020113626A1 (en) * | 2001-02-22 | 2002-08-22 | Sigma Tel, Inc. | Differential line driver having adjustable common mode operation |
JP2007538449A (ja) * | 2004-05-18 | 2007-12-27 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 自動ゲイン補正を有する増幅器回路 |
JP2008244623A (ja) * | 2007-03-26 | 2008-10-09 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
US20090051393A1 (en) * | 2007-08-22 | 2009-02-26 | Petr Kamenicky | Low side driver |
JP2014023149A (ja) * | 2012-07-19 | 2014-02-03 | Honeywell Internatl Inc | 多出力相互コンダクタンス増幅器に基づく計装用増幅器 |
-
2014
- 2014-04-07 JP JP2014078315A patent/JP2015201705A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0297105A (ja) * | 1988-10-03 | 1990-04-09 | Toshiba Corp | 帰還制御増幅回路 |
JPH10200395A (ja) * | 1997-01-08 | 1998-07-31 | Texas Instr Japan Ltd | 論理回路 |
US20020113626A1 (en) * | 2001-02-22 | 2002-08-22 | Sigma Tel, Inc. | Differential line driver having adjustable common mode operation |
JP2007538449A (ja) * | 2004-05-18 | 2007-12-27 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 自動ゲイン補正を有する増幅器回路 |
JP2008244623A (ja) * | 2007-03-26 | 2008-10-09 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
US20090051393A1 (en) * | 2007-08-22 | 2009-02-26 | Petr Kamenicky | Low side driver |
JP2014023149A (ja) * | 2012-07-19 | 2014-02-03 | Honeywell Internatl Inc | 多出力相互コンダクタンス増幅器に基づく計装用増幅器 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114915165A (zh) * | 2022-05-17 | 2022-08-16 | 西安航天民芯科技有限公司 | 一种应用于全摆幅仪表放大器的电荷泵 |
CN114915165B (zh) * | 2022-05-17 | 2023-06-09 | 西安航天民芯科技有限公司 | 一种应用于全摆幅仪表放大器的电荷泵 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9407221B2 (en) | Differential amplifier circuit | |
US7295067B2 (en) | Current source circuit and differential amplifier | |
Raghav et al. | Design of low voltage OTA for bio-medical application | |
JP2011142402A (ja) | 出力回路 | |
JP2011239154A (ja) | 演算増幅回路 | |
Baxevanakis et al. | Rail-to-rail operational amplifier with stabilized frequency response and constant-gm input stage | |
JP2015201705A (ja) | 計装増幅器 | |
US8928409B1 (en) | Trans-capacitance amplifier with picoAmperes input biasing and large output swing | |
JP2017184122A (ja) | 差動増幅器 | |
JP4749105B2 (ja) | 基準電圧発生回路 | |
JP4180411B2 (ja) | トランスコンダクタンス増幅器 | |
US9450549B2 (en) | Differential amplification circuit | |
Zaidi et al. | Evaluation of compensation techniques for CMOS operational amplifier design | |
Bhatkar et al. | A 90nm low power OTA using adaptive bias | |
US10061333B1 (en) | Radio frequency voltage-to-current converting circuit and method | |
KR101915979B1 (ko) | 평형 출력 레일-투-레일 2세대 전류 컨베이어 | |
JP2018157238A (ja) | 半導体装置、オペアンプ及び電子機器 | |
JP6230903B2 (ja) | 低雑音増幅器 | |
Centurelli et al. | CMOS high-CMRR current output stages | |
JP2015204491A (ja) | 電圧電流変換回路および電源回路 | |
KR20180071989A (ko) | 완전 평형 차동 레일-투-레일 2세대 전류 컨베이어 | |
JP5629738B2 (ja) | シングルエンド−差動変換器 | |
JP2006148775A (ja) | 平衡型差動増幅器および平衡型演算増幅器 | |
Del Cesta et al. | A compact sub-1V class AB operational amplifier for low-voltage switched-capacitor circuits | |
Panigrahi et al. | A 0.5 v voltage-combiner based pseudo differential ota design in cmos using weakly inverted transistors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170303 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180301 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180827 |