JP2007538449A - 自動ゲイン補正を有する増幅器回路 - Google Patents
自動ゲイン補正を有する増幅器回路 Download PDFInfo
- Publication number
- JP2007538449A JP2007538449A JP2007517541A JP2007517541A JP2007538449A JP 2007538449 A JP2007538449 A JP 2007538449A JP 2007517541 A JP2007517541 A JP 2007517541A JP 2007517541 A JP2007517541 A JP 2007517541A JP 2007538449 A JP2007538449 A JP 2007538449A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- current
- input
- voltage
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000012937 correction Methods 0.000 title abstract description 18
- 230000000295 complement effect Effects 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 6
- 230000003321 amplification Effects 0.000 claims description 15
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 15
- 238000002347 injection Methods 0.000 claims description 10
- 239000007924 injection Substances 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 15
- 230000009977 dual effect Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45278—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using BiFET transistors as the active amplifying circuit
- H03F3/45367—Complementary non-cross coupled types
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/4595—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by using feedforward means
- H03F3/45955—Measuring at the input circuit of the differential amplifier
- H03F3/45959—Controlling the input circuit of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
- H03F3/45973—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
- H03F3/45991—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using balancing means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
本発明は、増幅器の回路およびシステムに関し、ブリッジ構成における第1および第2の増幅器手段(22、24)を有する相補形増幅器段中において生成されるゲイン・アンバランスを補償する方法に関する。補償オフセット電流が、前記第1および第2の増幅器手段のそれぞれの入力に供給される入力信号のこれらの値に応じて生成され、この補償オフセット電流は、これらの第1および第2の増幅器手段(22、24)のこれらの入力の間のジャンクション・ノードに注入される。それによって、これらの第1および第2の増幅器手段のゲインは、入力信号の種類、すなわち平衡入力信号または不平衡入力信号には依存しないことが保証される可能性がある。このようにして自動ゲイン補正が、達成される可能性があり、この増幅器回路の入力源または入力構成の種類に依存するゲイン制御回路の選択のための追加の制御信号または制御端子の要件は、削除されてもよい。
Description
本発明は、ブリッジ構成における第1の増幅器手段と第2の増幅器手段とを有する相補形増幅器段中において生成されるゲイン・アンバランスを補償する方法に関する。さらに、本発明は、この補償方法が適用される増幅器の回路およびシステムに関する。
オーディオ増幅器などの増幅器回路は、多くの場合に平衡差動入力信号または不平衡差動入力信号から平衡差動出力信号を生成するように構成される。平衡線路信号は、等しい振幅であるが逆極性のアナログ信号対であり、これらのアナログ信号対は、ケーブルを介して送信され、これらの2つの信号の間の差を増幅する回路によって受信される。信号対のコモンモード成分は、このケーブルによってピック・アップされる放射ノイズからも、このシステムの相互接続された要素間のグラウンド・ループによるハムからも共に得られる可能性があり、このコモン・モード成分は、この受信する差動増幅器回路によって相殺され、阻止され、この共通入力ノイズのほとんどを欠いた増幅された出力を生成する。したがって、平衡線路回路は、より良好にノイズから信号を識別することが可能であり、改善された伝送品質をもたらす。
したがって、平衡線路と共に使用するための増幅器回路は、2つの逆極性の入力信号、すなわち平衡入力信号を増幅し、また平衡出力信号を生成することができるようにすべきである。さらに、このような増幅器回路は、必要に応じて一部のシステムにおける平衡線路の送信端におけるなど、不平衡信号源から平衡出力信号を生成することができるようにすべきである。これらの増幅器回路は、これらの入力信号中のこれらのコモン・モード成分のできる限り多くを阻止するだけでなく、これらの平衡出力信号に対してこれら自体のひずみまたはノイズについてできる限り寄与しないようにもすべきである。
図8は、例えばBCDMOS(Bipolar CMOS DMOSバイポーラCMOS DMOS)技術で作製されてもよい相補形デュアルBTL(bridge tied loadブリッジ結合負荷)オーディオ電力増幅器の概略回路図を示すものである。この従来のオーディオ電力増幅器は、個々に例えば16dBゲインを有するライン・ドライバ・モードに、または26dBゲインを有する増幅器モードにスイッチングされてもよい、BTL構成中の2つの独立した増幅器を含んでいる。一般に、相補形増幅器段は、ここではハイ側のPコンポーネントとロー側のNコンポーネントを有する増幅器段、例えばPNP−NPN出力段またはPDMOST−NDMOST出力段として理解されるべきである。図8の特定の回路構成は、不平衡入力構成を示しており、ここでは入力信号νiが、出力信号νo1を生成する上側の増幅器に供給されるが、この下側の増幅器の入力は、グラウンド電位などの基準電位に固定され、この基準電位は、この上側の増幅器の入力信号νiの基準電位でもある。この下側の増幅器は、出力信号νo2を生成する。
図8に示される非対称入力構成は、代わりに「不平衡入力構成」または「シングル・エンド形入力構成」と称されることもある。この例においては、この上側の増幅器と下側の増幅器とは、それぞれフィードバック抵抗Rおよび入力抵抗rを有する差動増幅器である。
式(1)と(2)とを比べると、ゲイン・アンバランスが、観察される可能性があり、すなわちこの上側の増幅器の出力信号νo1は、この下側の増幅器の出力信号νo2よりも大きく、これは、この上側の増幅器の出力信号νo1が最初にクリップするように、すなわちこの下側の増幅器の出力電圧νo2の前にその上限値に到達するようにさせる。これは、この最大の使用可能なひずみのない出力電力の低下につながる。
図9は、図8の回路に類似しているが、対称な入力構成の形の増幅器回路を示しており、この増幅器回路については、代わりに「差動入力構成」または「平衡入力構成」と呼ばれてもよい。ここでは、入力信号(1/2)*νiおよび−(1/2)*νiの平衡対は、この上側の増幅器と下側の増幅器とのそれぞれの入力に印加され、すなわちこの上側の増幅器の入力信号は、この下側の増幅器に印加される他方の入力信号と比較して同じ振幅ではあるが逆極性を有する。
しかし、この同じ増幅度Aが、対称な入力構成または信号源についても、非対称な入力構成または信号源についても得られるが、以降で説明されるように、低減させられた最大rms(rated mean square定格平均二乗)出力電力が、不平衡入力信号と共に得られることからある問題が生じる。
以上の増幅器回路の増幅器モードにおいては、抵抗値R=9656Ωとr=501Ωとが使用されてもよく、これは、増幅度A=20.3(26.1dB)になり、したがって比率Pout,unbal/Pout=0.91になる。それに対して、このライン・ドライバ・モードにおいては、抵抗値R=8.557Ωとr=1600Ωとが使用されてもよく、これは、増幅度A=6.35(16.1dB)になり、したがって比率Pout,unbal/Pout=0.75になる。それ故に、不平衡入力構成では、このゲイン設定は、最大rms出力電力に影響を及ぼす。さらに、異なる負荷抵抗においては、最大rms出力電力は不平衡入力源の場合に変化することになる。
以上の問題に対する知られている解決法として、ゲイン補正回路が、非対称構成について提案されてきている。図10は、図8および9の構成と類似した、バッファ回路Bおよび抵抗R0から成る追加のゲイン補正回路を有する相補形増幅器回路を示している。このゲイン補正回路は、この入力信号νiが印加されるこの上側の増幅器の入力に接続される。重ね合わせを考慮して、この伝達特性は、以下のように表現されてもよい。
補正抵抗R0の抵抗値が値R0=(R−r)/2に選択される場合、これらの出力信号νo1とνo2との間のゲイン・バランスは、入力信号がこの上側の増幅器に対してしか印加されない非対称入力構成について等しく保持されてもよい。
しかし、図10の回路構成は、非対称入力源を受け入れるにすぎず、対称の入力信号では使用されることができない。両方の入力構成が使用されるべき場合には、この増幅器装置の特定のピンなどの制御入力を有するゲイン補正回路を選択することが提案されてきている。しかし、これは、追加のリードまたはピンを伴うハウジングを必要とする。さらに、特定の制御信号が、この非対称入力モードと対称入力モードとの間のスイッチングのために必要とされる。
したがって、本発明の一目的は、増幅器の回路またはシステムと改善された補償方法とを提供することであり、これらの回路またはシステムと方法とを用いて、追加の外部制御の信号または端子を必要とすることなく、非対称ならびに対称の入力信号が、受け入れられてもよい。
この目的は、請求項1において請求される増幅器回路により、また請求項10において請求される補償方法によって達成される。
したがって、この提案された補償オフセット電流の注入は、ゲイン・アンバランス補正がビットやピンなどの制御入力を経由したどのようなユーザ設定も必要とすることなく得られるという利点をもたらす。図10の回路とは逆に、この提案されたゲイン・アンバランス補正スキームは、この増幅器回路の両方の入力端子において不平衡の入力信号を受け入れる。この補償オフセット電流がこのジャンクション・ノード(junction node)に注入されることにより、このゲイン・アンバランス補正は、この増幅器回路のノイズまたはひずみの性能に寄与することはない。このゲイン・アンバランス補正は、コモン・モード信号の抑制または阻止についての改善さえも行う。
したがって、この増幅器回路のゲインが、供給される入力信号の種類に、すなわち平衡信号または不平衡信号かに依存しないことが保証されるように、補償オフセット電流の値は選択される。したがって、同じゲインが平衡信号と不平衡信号との両方について得られてもよい。
第1の態様によれば、この補償オフセット電流の値は、第1および第2の増幅器手段のこれらの入力の間の枝路(branch)を流れる電流が、これらの第1および第2の増幅器手段のこれらの出力信号を平衡させ、それによってこれらのゲインを平衡させるように、これらの第1および第2の増幅器手段のフィードバック抵抗の抵抗値によって分割された、これらの第1および第2の増幅器手段の2つの入力信号の和に対応するように設定される。
電流生成手段(current generator means)は、この第1の増幅器手段の入力電圧が入力バイアス電圧と一緒に印加される第1の電圧−電流変換器(voltage-to-current converter)と、この第2の増幅器手段の入力電圧が入力バイアス電圧と一緒に印加される第2の電圧−電流変換器とを備えていてもよく、ここでこの第1の電圧−電流変換器と第2の電圧−電流変換器とのこれらの出力電流は、加算されて、このジャンクション・ノードに注入される補償オフセット電流が得られる。このようにして、これらの2つの入力電圧の和は、これらの電圧−電流変換器から得られる対応する電流値の和を取ることによって得られる。
第2の態様によれば、電流生成手段は、その出力が注入抵抗を経由してジャンクション・ノードに接続されるバッファ回路を備えていてもよく、ここでこのバッファ回路の入力電圧の値は、このジャンクション・ノードにおいて必要とされる補正オフセット電流が得られるように選択される。
このバッファ回路の入力電圧は、直列に接続された2つの抵抗の間の接続ポイントにこのバッファ回路の入力端子を接続することによって得られてもよく、ここで、これら2つの抵抗の他のそれぞれの接続端は、この第1の増幅器手段と第2の増幅器手段とのそれぞれの入力端子に接続される。それによって、この必要とされる電圧は、抵抗網を経由して直接に得られる。さらに、この接続ポイントに対して所定の電流を供給するように構成されている電流生成手段が、この接続ポイントに接続されてもよく、ここで、この所定の電流は、このジャンクション・ノードにおいてこの必要とされる補償オフセット電流を得られるように選択される。
特に、電流生成手段(current generating means)は、これらの第1および第2の増幅器手段のそれぞれの入力端子に他端でやはり接続されている2つの抵抗の他の直列接続の接続ポイントに一方の入力端子で接続される電圧−電流変換器を備えていてもよく、ここでこの電圧−電流変換器の他方の入力端子は、この増幅器回路の共通の基準電位に接続される。したがって、この電流生成手段は、他方の直列接続の接続ポイントにおける電圧からその出力電流を直接に導き出す。それによって、回路の複雑さは、低く保たれる可能性がある。
このバッファ回路は、1の増幅度値を有していてもよい。それに対して、このバッファ回路がαという任意の増幅度値を有する場合には、この注入抵抗の抵抗値は、それに応じてこの必要とされる補償オフセット電流を達成するように適応させられてもよい。それによって、このバッファ回路の増幅度またはゲインは、この回路動作を最適化するために他の回路判断基準に基づいて調整されてもよい。
本発明のさらなる有利な展開については、従属請求項中で定義されている。
本発明については、次に添付図面を参照して好ましい実施形態に基づいて説明されることになる。
最初に説明されるものとしての相補形デュアルBTL増幅器回路に基づいてこれらの好ましい実施形態について次に説明されることになる。
図1は、本発明の好ましい実施形態の基礎となる一般的な原理を示すものである。図1によれば、この増幅器回路は、それに対して平衡信号ならびに不平衡信号が印加されてもよい2つの入力端子I1とI2とを備える。さらに、この増幅器回路は、平衡出力信号が得られる2つの出力端子O1とO2とを備える。この増幅は、2つのインピーダンスZ1とZ2との直列接続を経由してその入力側に接続された2つの相補形増幅器22、24によって達成される。これら2つのインピーダンスZ1とZ2との間のジャンクション・ノードにおいて、所定の補償オフセット電流が注入され、この補償オフセット電流は、この増幅器回路の両方の入力端子I1およびI2に接続された電流生成回路10によって生成される。
好ましい実施形態によれば、電流生成回路10は、入力信号I1とI2との値を決定し、またこのジャンクション・ノードに供給されるべき補償オフセット電流を導き出し、または生成するようにされている。この補償オフセット電流の値は、これらのゲインを平衡させ、それによって2つの増幅器22と24とのこれらの出力信号O1とO2とを平衡させるように選択される。特に、これらのインピーダンスZ1とZ2とを流れる電流におけるどのような不平衡についても、これらの平衡出力信号O1とO2とを得るために電流生成手段10によって補償される。
以降においては、以上の一般的な原理が、図8から10を参照して最初に説明されたような増幅器構成から導き出されているこれらの好ましい実施形態に基づいて、より詳細に説明される。
図2は、第1の好ましい実施形態による、これらの出力信号νo1とνo2とを平衡させるためのゲイン補正機能を有する相補形デュアルBTL増幅器回路の概略回路図を示している。この第1の好ましい実施形態においては、電流源Qは、これら2つの相補形増幅器回路の間のジャンクション・ノードMに接続される。この電流源Qは、これらの出力信号νo1とνo2とを平衡させるためにこのジャンクション・ノードに供給され、または注入される所定の補償オフセット電流Iを生成するように構成される。
対称入力ν1=νcm+νd/2およびν2=νcm−νd/2と非対称入力ν1=νcm+νdおよびν2=νcmとを仮定すると、これらの出力νo1とνo2との間のゲイン・バランスは、補正電流または補償オフセット電流I=−(ν1+ν2)/Rを注入することにより得られる可能性がある。それによって、これらの出力νo1とνo2との間のゲイン・バランスは、対称または非対称の入力源または構成に関わらず保持される可能性がある。コモン・モード電圧νcmのこれらの出力νo1とνo2とに対する伝達(transfer)さえも抑制される。特に、この注入された補償オフセット電流Iは、これらの出力信号νo1とνo2とにおける共通項または共通な信号部分をもたらす。したがって、この補償オフセット電流Iにより導入されるどのようなひずみおよび/またはノイズの寄与も、差動出力信号νo1−νo2中で得られるこのひずみおよび/またはノイズに影響を及ぼさない。
図3は、この以上の第1の好ましい実施形態の一実装例の概略回路図を示すものである。図3から収集できるように、この電流源Qは、2つの電圧−電流変換器(VI変換器)C1とC2とを加えることにより実装される。これらのVI変換器C1とC2とのこれらの入力電圧は、それぞれ出力バイアス電圧νrefにこれらの増幅器の入力電圧ν1とν2とを加えたものに対応する。これらのVI変換器C1とC2との出力電流は、ジャンクション・ノードMに加えられ注入される。特に、これらのVI変換器C1とC2との入力電圧は、これらのVI変換器C1とC2とのこれらの入力に接続されたそれぞれの測定抵抗Rmによって生成される。すでに説明されているように、この注入された補償オフセット電流Iは、これらの出力信号νo1とνo2とにおける共通項または信号部分をもたらす。それによって、これらのVI変換器C1とC2とのどのようなひずみおよびノイズの寄与も、差動出力信号νo1−νo2のこのひずみおよび/またはノイズに影響を及ぼさない。それによって、これらのVI変換器C1とC2とについての設計要件は、少なくともひずみとノイズの寄与に関して低く保たれる可能性がある。
これらのVI変換器は、VI変換器回路を構築するのに適したトランジスタ素子または他の任意の導体素子の差動増幅器を有する、知られているどのような変換器回路でも、すなわち高い入力抵抗またはインピーダンスと高い出力抵抗またはインピーダンスとを有する回路を備えていてもよい。
図4は、第2の好ましい実施形態による、ゲイン補正機能を有する増幅器回路の概略回路図を示している。この第2の好ましい実施形態においては、注入オフセット電流I2は、補償電圧ν3が印加される電圧バッファ回路B0を使用することにより、注入抵抗R0を経由して注入される。この場合にも重ね合わせ原理を適用して、これらの入力電圧ν1およびν2と補償電圧ν3との関数としてのこれらの出力電圧νo1とνo2との間の関係は、以下のように表現されてもよい。
この場合にも、対称入力電圧ν1=νcm+νd/2およびν2=νcm−νd/2と非対称入力信号ν1=νcm+νdおよびν2=νcmとを仮定しており、ここでνcmは、コモン・モード電圧を示す。
それによって、ゲイン・バランスは、平衡入力信号と不平衡入力信号とについて達成される可能性があり、またこの第1の好ましい実施形態と同様に、この増幅器回路のこれらの出力に対するどのようなコモン・モード電圧νcmの伝達も抑制される。
図5は、この第2の好ましい実施形態の第1の実装例を示しており、ここではこの補償電圧ν3は、これらの差動増幅器のこれらの2つの入力端子の間の2つの抵抗R1の直列接続を加えることにより、またこれらの直列接続の2つの抵抗R1の間の接続ポイントにこのバッファ回路B0の入力端子を接続することにより生成される。さらに、電流源Q0が、この直列接続の接続ポイントに接続される。
したがって、電流源Q0が以上の電流値を生成するように構成されている場合、この補償電流または所望の補償オフセット電流は、このジャンクション・ノードMに注入される。この電流源Q0は、トランジスタ手段または他の半導体素子に基づいた適切などのような電流生成回路であってもよい。
図6は、この第2の好ましい実施形態による平衡増幅器回路の第2の一実装例を示しており、ここではこの第1の実装例の電流源Q0は、適切な入力回路を有するVI変換器B3によって置換され、または実現される。ここで、この補償電圧ν3は、この増幅器回路のこれらの入力電圧ν1とν2とから導き出される所定の入力電圧が印加されるVI変換器C3を経由してこの補償電流を生成することにより得られる。特に、このVI変換器C3の一方の入力端子は、この増幅器回路の基準電位、例えばグラウンド電位に接続される。このVI変換器C3の他方の入力端子は、これらの差動増幅器のそれぞれの入力端子に接続された2つの追加抵抗R1の追加の直列接続の接続ポイントに接続される。この場合には、VI変換特性を有する適切な任意の半導体回路が、このVI変換器C3として使用されてもよい。
図7は、この第2の好ましい実施形態による平衡増幅器回路の第3の実装例を示しており、ここでは、この補償電圧ν3は、ゲインまたは増幅度αを有するバッファ増幅器B1と注入抵抗R0とを経由して供給される。抵抗R1の直列接続により、このバッファ増幅器B1の入力電圧は、値(ν1+ν2)/2に対応する。それ故に、この注入抵抗R0の抵抗値は、このジャンクション・ノードMにおける前記電流の必要とされる補償を得るために以下のように選択される必要がある。
それによって、所望の任意の増幅度を有するバッファ増幅器B1は、この増幅器回路の特性を最適化するために使用されてもよい。
要約すると、これらの電力増幅器のこれらの入力間の接合ポイントにおける電流生成手段を使用する一般的な原理は、自動的なゲイン補正を得るために示唆され、ここでは、この電流生成手段により生成された電流値は、このゲインが、印加される入力信号の種類、すなわち平衡信号または不平衡信号に依存しないことを保証するように選択される。この一般的な概念のこれらの提案された実装形態は、電流源を使用することに基づいており、この電流源は、1対のVI変換器によって実装されてもよく、あるいは電圧バッファ補償電圧を使用することに基づいており、この電圧バッファ補償電圧は、電流源またはVI変換器によって供給される補償電流によって生成されてもよい。さらに、所定のゲインを有するバッファ回路が使用される場合には、ゲイン補正が適用されてもよい。
本発明は、平衡信号ならびに不平衡信号が印加されてもよい、どのような種類の増幅器回路に適用されてもよいことに留意されたい。図2から7に示されるこれらの概略回路図は、本発明を説明するために必要とされるこれらの回路エレメントを示すことが意図されているにすぎない。しかし、これらの増幅器回路の特定の機能のために必要とされる(可能性がある)他の回路エレメントについては、簡潔にする理由のために省略されている。さらに、これらの図に示される構成要素は、本発明の範囲を逸脱することなく同様な効果の他の構成要素によって置換されてもよい。特に、これらの差動増幅器または演算増幅器については、任意のトランジスタベースの、または他の増幅回路によって置き換えられてもよい。したがって、これらの好ましい実施形態については、添付の特許請求の範囲の範囲内で変更してもよい。
Claims (11)
- a)ブリッジ構成における第1および第2の増幅器手段を有する相補形増幅器段と、
b)補償オフセット電流を生成し、前記第1および第2の増幅器手段の入力間のジャンクション・ノードに対して前記補償オフセット電流を注入するための電流生成手段と
を備え、前記電流生成手段が、前記第1および第2の増幅器手段の前記入力に供給される入力信号の値に応じて前記補償オフセット電流を生成して、前記第1および第2の増幅器手段の出力を平衡させるようにされている増幅器回路。 - 前記電流生成手段が、以降の式、すなわちI=−(ν1+ν2)/Rに基づいて前記補償オフセット電流を生成するようにされており、
ν1およびν2が、前記第1および第2の入力信号のそれぞれの電圧値を示し、Rが、前記第1および第2の増幅器手段のフィードバック抵抗の抵抗値を示す、請求項1に記載の増幅器回路。 - 前記電流生成手段が、前記第1の増幅器手段の入力電圧が入力バイアス電圧と一緒に印加される第1の電圧−電流変換器と、前記第2の増幅器手段の入力電圧が前記入力バイアス電圧と一緒に印加される第2の電圧−電流変換器とを備え、前記第1および第2の電圧−電流変換器の出力電流が合計されて、前記ジャンクション・ノードに注入される前記補償オフセット電流を得る、請求項1または2に記載の増幅器回路。
- 前記バッファ回路の入力端子が、直列に接続された2つの抵抗(R1)の間の接続ポイントに接続され、前記2つの抵抗の他のそれぞれの接続端が、前記第1および第2の増幅器手段のそれぞれの入力端子に接続される、請求項4に記載の増幅器回路。
- 前記電流生成手段が、一方の入力端子で、前記第1および第2の増幅器手段の前記それぞれの入力端子にこれらの他端でやはり接続された2つの抵抗(R1)の他の直列接続の接続ポイントに接続された電圧−電流変換器を備え、前記電圧−電流変換器の他方の入力端子が、前記増幅器回路の共通の基準電位に接続される、請求項6に記載の増幅器回路。
- 前記バッファ回路が、1の増幅度値を有する、請求項4から7のいずれか一項に記載の増幅器回路。
- 前記バッファ回路が、αの増幅度値を有し、前記注入抵抗(R0)が、R0=1/2・(R・(α−1)−r)の抵抗値を有する、請求項4から7のいずれか一項に記載の増幅器回路。
- ブリッジ構成における第1および第2の増幅器手段を有する相補形増幅器段において生成されるゲイン・アンバランスを補償する方法であって、
前記第1および第2の増幅器手段のそれぞれの入力に供給される入力信号の値に応じて補償オフセット電流を生成するステップと、
前記第1および第2の増幅器手段の前記入力の間のジャンクション・ノードに前記補償オフセット電流を注入するステップと
を含む方法。 - 平衡入力信号と不平衡入力信号とで機能するように構成され、請求項1から9のいずれか一項に記載の増幅器回路を備える増幅器システム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP04102180 | 2004-05-18 | ||
PCT/IB2005/051524 WO2005114834A1 (en) | 2004-05-18 | 2005-05-10 | Amplifier circuit with automatic gain correction |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007538449A true JP2007538449A (ja) | 2007-12-27 |
Family
ID=34967369
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007517541A Withdrawn JP2007538449A (ja) | 2004-05-18 | 2005-05-10 | 自動ゲイン補正を有する増幅器回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7671674B2 (ja) |
EP (1) | EP1763922A1 (ja) |
JP (1) | JP2007538449A (ja) |
CN (1) | CN1993883B (ja) |
WO (1) | WO2005114834A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015201705A (ja) * | 2014-04-07 | 2015-11-12 | 新日本無線株式会社 | 計装増幅器 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4738090B2 (ja) * | 2005-08-05 | 2011-08-03 | 株式会社東芝 | Btl方式の増幅回路 |
US7800439B2 (en) * | 2006-10-27 | 2010-09-21 | Ut-Battelle, Llc | High speed preamplifier circuit, detection electronics, and radiation detection systems therefrom |
JP2009159110A (ja) * | 2007-12-25 | 2009-07-16 | Sanyo Electric Co Ltd | アンプ回路 |
EP2075910A1 (en) * | 2007-12-28 | 2009-07-01 | Varian B.V. | Instrumentation amplification with input offset adjustment |
CN101599280B (zh) * | 2008-06-02 | 2011-06-15 | 广明光电股份有限公司 | 感光元件增益平衡校正方法 |
US7965629B2 (en) | 2009-02-27 | 2011-06-21 | Telefonaktiebolaget L M Ericsson (Publ) | System and method providing overload control in next generation networks |
CN102466756B (zh) * | 2010-11-03 | 2016-01-20 | 北京普源精电科技有限公司 | 一种差分测量电路的零点误差消除方法及差分测量电路 |
CN102570987B (zh) * | 2010-12-29 | 2015-04-08 | 意法半导体研发(深圳)有限公司 | 具有提高的噪声特性的音频放大电路 |
US8817670B2 (en) * | 2011-03-30 | 2014-08-26 | Nxp B.V. | Full duplex communication circuit and method therefor |
US9143306B2 (en) | 2011-10-12 | 2015-09-22 | Nxp B.V. | Device and method for encoding bits to symbols for a communication system |
JP6083457B1 (ja) * | 2015-08-18 | 2017-02-22 | オンキヨー株式会社 | 音楽再生装置 |
KR102491944B1 (ko) * | 2017-12-27 | 2023-01-25 | 삼성전기주식회사 | 선형성 개선을 위한 비대칭 증폭 구조를 갖는 파워 증폭 장치 |
GB2598120A (en) * | 2020-08-18 | 2022-02-23 | Crypto Quantique Ltd | Fully differential amplifier, circuit and system |
US20240072746A1 (en) * | 2022-08-25 | 2024-02-29 | Harman International Industries, Incorporated | Fully differential amplifier |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3992584A (en) * | 1975-05-09 | 1976-11-16 | Dugan Daniel W | Automatic microphone mixer |
JP3292167B2 (ja) * | 1999-02-18 | 2002-06-17 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 差動入力インターフェイス |
US6538503B2 (en) * | 2001-02-22 | 2003-03-25 | Texas Instruments Incorporated | Instrumentation amplifier and method for obtaining high common mode rejection |
US6507223B2 (en) * | 2001-02-22 | 2003-01-14 | Sigmatel, Inc. | Differential line driver having adjustable common mode operation |
GB0125827D0 (en) * | 2001-10-27 | 2001-12-19 | Koninkl Philips Electronics Nv | Balanced transconductor |
US6781464B2 (en) * | 2001-10-30 | 2004-08-24 | Kabushiki Kaisha Toshiba | Balanced amplifier and filter using the same |
US6924696B2 (en) * | 2002-07-25 | 2005-08-02 | Honeywell International Inc. | Method and apparatus for common-mode level shifting |
-
2005
- 2005-05-10 EP EP05739753A patent/EP1763922A1/en not_active Withdrawn
- 2005-05-10 WO PCT/IB2005/051524 patent/WO2005114834A1/en not_active Application Discontinuation
- 2005-05-10 CN CN2005800157505A patent/CN1993883B/zh active Active
- 2005-05-10 JP JP2007517541A patent/JP2007538449A/ja not_active Withdrawn
- 2005-05-10 US US11/596,829 patent/US7671674B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015201705A (ja) * | 2014-04-07 | 2015-11-12 | 新日本無線株式会社 | 計装増幅器 |
Also Published As
Publication number | Publication date |
---|---|
EP1763922A1 (en) | 2007-03-21 |
US7671674B2 (en) | 2010-03-02 |
WO2005114834A8 (en) | 2006-05-11 |
US20070241813A1 (en) | 2007-10-18 |
CN1993883B (zh) | 2010-04-21 |
CN1993883A (zh) | 2007-07-04 |
WO2005114834A1 (en) | 2005-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007538449A (ja) | 自動ゲイン補正を有する増幅器回路 | |
US6414549B1 (en) | Wide bandwidth, current sharing, MOSFET audio power amplifier with multiple feedback loops | |
WO2005029711A2 (en) | Single-ended input, differential output low noise amplifier | |
JPH09130169A (ja) | 単終端入力を差動出力信号に変換するためのコンバータ、入力により差動出力信号を発生する方法、および差動入力電圧を単終端出力電圧に変換するためのコンバータ | |
CA2388039A1 (en) | Improved floating, balanced output circuit | |
US6646508B1 (en) | Wide bandwidth, current sharing, MOSFET audio power amplifier with multiple feedback loops | |
US8725105B2 (en) | Low noise amplifier and saw-less receiver with low-noise amplifier | |
US20110140782A1 (en) | Differential Gm-Boosting Circuit and Applications | |
KR890004672B1 (ko) | 곱셈 회로 | |
CN114268284A (zh) | 单端差分跨阻抗放大器 | |
KR830001876B1 (ko) | 차동 증폭기용 억제회로 | |
WO2000070755A1 (fr) | Amplificateur de signaux et amplificateur differentiel entree/sortie equilibre | |
JP4076858B2 (ja) | 全差動可変利得増幅器および多次元増幅器構成 | |
KR20030034401A (ko) | 전력 증폭기 | |
WO2003007472A1 (en) | Multistage amplifier with local error correction | |
JP2005523632A (ja) | 電子増幅回路 | |
JP2019516317A (ja) | シングルエンドの計装用フォールデッドカスコード増幅器 | |
CA2144420C (en) | Circuit arrangement for an integrated output amplifier | |
JP3078858B2 (ja) | Vca回路 | |
US6794941B2 (en) | Gain-controlled amplifier with fixed minimum gain | |
KR102374914B1 (ko) | 오디오용 소신호 증폭을 위한 밸런스 입출력 다단 차동증폭기 | |
JPS631768B2 (ja) | ||
JP2021040208A (ja) | 可変利得アンプおよび自動利得制御アンプ | |
JPH0870223A (ja) | オフセットキャンセル回路 | |
JP7497316B2 (ja) | 周波数特性可変差動リニアアンプ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080509 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080626 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20091022 |