JP5629738B2 - シングルエンド−差動変換器 - Google Patents

Description

本発明は、シングルエンド−差動変換器に関する。

シングルエンド−差動変換器は、一つのシングルエンド信号を、２つの平衡出力信号からなる差動信号に変換する回路である。このようなシングルエンド−差動変換器として例えば、図９に示すような回路が提案されている（例えば、特許文献１参照）。
図９に示すシングルエンド−差動変換器１１の入力端子Ｔｉｎ１は、Ｎチャネル型ＭＯＳトランジスタからなるゲート接地のＭＯＳトランジスタＭ１のソース端子に接続されるとともに、直流カット用のＤＣカット容量Ｃｉｎを介して、Ｎチャネル型ＭＯＳトランジスタからなるソース接地のＭＯＳトランジスタＭ２のゲート端子に接続される。ソース接地のＭＯＳトランジスタＭ２のソース端子はグランド端子Ｔｇｎｄに接続される。

ゲート接地のＭＯＳトランジスタＭ１のゲート端子は直接バイアス端子Ｔｂに接続され、ソース接地のＭＯＳトランジスタＭ２のゲート端子は抵抗Ｒｉｎを介してバイアス端子Ｔｂに接続され、ＭＯＳトランジスタＭ１、Ｍ２が電圧−電流変換素子として動作するために必要な電圧にバイアスされる。
ゲート接地のＭＯＳトランジスタＭ１のドレイン端子は、Ｎチャネル型のＭＯＳトランジスタＭ３のソース端子に接続される。ＭＯＳトランジスタＭ３のドレイン端子およびゲート端子は電源Ｖｄｄに接続される。ソース接地のＭＯＳトランジスタＭ２のドレイン端子は、Ｎチャネル型のＭＯＳトランジスタＭ４のソース端子に接続される。ＭＯＳトランジスタＭ４のドレイン端子およびゲート端子は電源Ｖｄｄに接続される。

そして、ＭＯＳトランジスタＭ１およびＭ３の接続点がコンデンサＣｏｕｔ１を介して接地され、ＭＯＳトランジスタＭ２およびＭ４の接続点がコンデンサＣｏｕｔ２を介して接地され、これらＭＯＳトランジスタＭ１およびＭ３の接続点とＭＯＳトランジスタＭ２およびＭ４の接続点とが差動電流出力端Ｔｏｕｔ１、Ｔｏｕｔ２となる。
以上の構成を有する、シングルエンド−差動変換器１１は、以下のように動作する。

シングルエンド−差動変換器１１への入力信号Ｖｉｎは、シングルエンド−差動変換器１１の入力端子Ｔｉｎ１に入力され、ゲート接地のＭＯＳトランジスタＭ１とソース接地のＭＯＳトランジスタＭ２とで、それぞれ同一振幅でありかつ位相差が１８０度の出力電流に変換される。
以上の動作を行うことにより、シングルエンド−差動変換器１１に入力されたシングルエンド電圧信号が、差動電流信号に変換される。

特開平６−２３２６５５号公報

図９のシングルエンド−差動変換器１１において、各ＭＯＳトランジスタを小信号解析用にモデル化すると、ゲート接地のＭＯＳトランジスタＭ１とソース接地のＭＯＳトランジスタＭ２の小信号出力電流は、それぞれ次式（１）および（２）で表される。
Ｉｄ＿Ｍ１＝−ｇｍ×Ｖｉｎ ……（１）
Ｉｄ＿Ｍ２＝＋ｇｍ×Ｖｉｎ ……（２）
Ｉｄ＿Ｍ１：ゲート接地のＭＯＳトランジスタＭ１のドレイン電流
Ｉｄ＿Ｍ２：ソース接地のＭＯＳトランジスタＭ２のドレイン電流
ｇｍ：ＭＯＳトランジスタのトランスコンダクタンス
Ｖｉｎ：入力電圧
（以下、入力信号Ｖｉｎの電圧を入力電圧Ｖｉｎともいう。）

ここで、図９の回路中に示されるＤＣカット容量Ｃｉｎと抵抗Ｒｉｎとからなるハイパスフィルタの伝達関数を考慮すると、ソース接地のＭＯＳトランジスタＭ２のゲート端子電圧Ｖｉｎ′は、次式（３）で表される。
Ｖｉｎ′
＝｛（ｊ×ω×Ｃｉｎ×Ｒｉｎ）／（１＋ｊ×ω×Ｃｉｎ×Ｒｉｎ）｝×Ｖｉｎ
……（３）

入力電圧Ｖｉｎに対するゲート接地ＭＯＳトランジスタＭ１のトランスコンダクタンス特性を、（１）式より計算すると、次式（４）で表される。
同様に入力電圧Ｖｉｎに対するソース接地のＭＯＳトランジスタＭ２のトランスコンダクタンス特性を（２）式および（３）式から計算すると、次式（５）で表される。
Ｉｄ＿Ｍ１／Ｖｉｎ＝−ｇｍ ……（４）
Ｉｄ＿Ｍ２／Ｖｉｎ
＝＋｛（ｊ×ω×Ｃｉｎ×Ｒｉｎ）／（１＋ｊ×ω×Ｃｉｎ×Ｒｉｎ）｝×ｇｍ
……（５）
この（４）式および（５）式で表されるＭＯＳトランジスタＭ１およびＭ２のトランスコンダクタンス特性を、図１０および図１１に示す。

図１０は、ＭＯＳトランジスタＭ１およびＭ２のトランスコンダクタンス振幅特性を示し、図１１はトランスコンダクタンス位相特性を示す。図１０において縦軸は振幅〔ｄＢ〕を表し、図１１において縦軸は位相〔ｄｅｇ〕を表す。また、図１０および図１１において、横軸は周波数〔Ｈｚ〕を表し、ｐｏｌｅの周波数ｆｐで規格化している。また、図１０および図１１において、実線（Ｉｄ＿Ｍ１／Ｖｉｎ）は、ＭＯＳトランジスタＭ１のトランスコンダクタンス特性を表し、破線（Ｉｄ＿Ｍ２／Ｖｉｎ）は、ＭＯＳトランジスタＭ２のトランスコンダクタンス特性を表す。
（５）式から、次式（６）で表される周波数ｆｐ（ｆｐ：ｐｏｌｅ周波数）にｐｏｌｅを有していることがわかる。
ｆｐ＝１／（２×π×Ｃｉｎ×Ｒｉｎ） ……（６）
ｆｐ：ｐｏｌｅ周波数

このｐｏｌｅの影響で、（４）式および（５）式で表されるトランスコンダクタンス特性において、ＭＯＳトランジスタＭ１およびＭ２の振幅特性差および位相誤差は、周波数が低くなると大きくなる。なお位相差は１８０度を理想としている。

図１２および図１３は、（４）式および（５）式で表されるＭＯＳトランジスタＭ１およびＭ２のトランスコンダクタンス特性における振幅特性差および位相誤差を示したものである。
図１２は、ＭＯＳトランジスタＭ１およびＭ２間の、トランスコンダクタンス差動間振幅差特性を示し、図１３はトランスコンダクタンス差動間位相差特性を示す。図１２および図１３において、横軸は周波数〔Ｈｚ〕でありｐｏｌｅの周波数ｆｐで規格化している。また、図１２において縦軸は振幅差〔ｄＢ〕を表し、図１３において縦軸は位相誤差〔ｄｅｇ〕を表す。

図１２、図１３に示すように、周波数が、１０×ｆｐよりも低くなると、振幅差（図１２）および位相誤差（図１３）は大きくなる。その結果、シングルエンド−差動増幅器１１の差動出力電流特性は、低周波数において理想から剥離する。
このように、図９に示すシングルエンド−差動変換器１１は、ＤＣカット容量Ｃｉｎと抵抗Ｒｉｎとからなるハイパスフィルタのポール（ｐｏｌｅ）周波数ｆｐよりも低周波数では、理想的な出力差動電流特性を得ることができない。

本発明は、上記した点を鑑みてなされたものであり、理想的な出力差動電流特性が得られる周波数の下限を向上させることの可能なシングルエンド−差動変換器を提供することを目的としている。

本発明の一態様は、電圧−電流変換素子としての第１の能動素子および第２の能動素子を有し、前記第１の能動素子を流れる第１の電流と、前記第２の能動素子を流れる電流であり且つ前記第１の電流とは逆位相となる第２の電流とが、一の入力信号の差動信号として出力されるシングルエンド−差動変換器において、前記第１の能動素子および前記第２の能動素子はそれぞれ制御端と高電位側電極端および低電位側電極端とを備え、前記第１の能動素子の制御端には一定のバイアス電圧が入力され且つ前記第２の能動素子の低電位側電極端には基準電圧が入力され、前記一の入力信号が、前記第１の能動素子の低電位側電極端に入力されるとともに第１の容量素子を介して前記第２の能動素子の制御端に入力され、前記第２の能動素子の制御端の電圧変動分を前記第１の能動素子の制御端に伝達するようになっていることを特徴とするシングルエンド−差動変換器である。

前記バイアス電圧を、第１の抵抗を介して前記第１の能動素子の制御端に供給するとともに、前記第１の抵抗および当該第１の抵抗よりも抵抗値の小さい第２の抵抗を介して前記第２の能動素子の制御端に供給するものであってよい。
さらに、制御端と高電位側電極端および定電位側電極端とを備えた第３の能動素子と、当該第３の能動素子の高電位側電極端に接続される電流源と、を有し、前記第３の能動素子の高電位側電極端と前記制御端とは接続され、前記第３の能動素子の前記制御端の電圧を前記バイアス電圧として用いてよい。

前記第２の能動素子の制御端に第３の抵抗を介してバイアス電圧が供給され、前記第３の抵抗を介して前記第２の能動素子の制御端の電圧変動を前記第１の能動素子の制御端に伝達するようになっており、制御端と高電位側電極端および低電位側電極端とを備えた第３の能動素子と、当該第３の能動素子の前記高電位側電極端に接続される電流源と、を有し、前記第３の能動素子の高電位側電極端と前記制御端とは接続され、前記第３の能動素子の前記制御端の電圧を前記バイアス電圧として用い、前記第３の能動素子のトランスコンダクタンスの逆数は、前記第３の抵抗の抵抗値よりも大きいものであってよい。

前記第１の能動素子の制御端には、第２の容量素子を介して前記基準電圧が入力されるようになっていてよい。
前記第１の容量素子および前記第２の容量素子の容量値は略等しいまたは等しくてよい。
前記第１および第２の能動素子は、ＭＯＳトランジスタ、バイポーラトランジスタまたは真空管であってよい。

本発明によれば、低電位側電極端に一定電圧が入力される第２の能動素子の制御端の電圧変動分を、制御端に一定のバイアス電圧が入力される第１の能動素子の制御端に伝達する構成としたため、第２の能動素子の制御端に接続される第１の容量素子と他の素子とにより第２の能動素子の制御端の入力側に例えばハイパスフィルタ回路が形成された場合であっても、第１の能動素子と第２の能動素子との間で特性を一致させることができ、ハイパスフィルタのｐｏｌｅ周波数以下の周波数においても良好に動作する周波数特性を有するシングルエンド−差動変換器を実現することができる。

本発明の第１の実施形態におけるシングルエンド−差動変換器の概略構成を示す回路図である。 図１のシングルエンド−差動変換器のトランスコンダクタンス振幅特性を示す特性図である。 図１のシングルエンド−差動変換器のトランスコンダクタンス位相特性を示す特性図である。 図１のシングルエンド−差動変換器の出力差動電流の差動間振幅差特性を示す特性図である。 図１のシングルエンド−差動変換器の出力差動電流の差動間位相誤差特性を示す特性図である。 本発明の第２の実施形態におけるシングルエンド−差動変換器の概略構成を示す回路図である。 シングルエンド−差動変換器のその他の例を示す回路図である。 本発明の第３の実施形態におけるシングルエンド−差動変換器の概略構成を示す回路図である。 従来のシングルエンド−差動変換器の概略構成を示す回路図の一例である。 従来のシングルエンド−差動変換器のトランスコンダクタンス振幅特性を示す特性図である。 従来のシングルエンド−差動変換器のトランスコンダクタンス位相特性を示す特性図である。 従来のシングルエンド−差動変換器の出力差動電流の差動間振幅差特性を示す特性図である。 従来のシングルエンド−差動変換器の差動間位相誤差特性を示す特性図である。

以下、図面を参照して本発明の実施の形態を説明する。
（第１の実施の形態）
まず、第１の実施の形態を説明する。
（回路構成）
この第１の実施形態におけるシングルエンド−差動変換器１１は、図９に示す従来のシングルエンド−差動増幅器１１と基本的な構成は同様であるので同一部には同一符号を付与し、その詳細な説明は省略する。

図１は、第１の実施形態におけるシングルエンド−差動変換器１１の構成の一部を示す回路図である。なお、図１において、ＭＯＳトランジスタＭ１およびＭ２のドレイン側の構成を記載していないが、ＭＯＳトランジスタＭ１およびＭ２のドレイン側の構成は、前記図９に示す従来のシングルエンド−差動変換器１１の、ＭＯＳトランジスタＭ１およびＭ２のドレイン側の構成と同様である。

このシングルエンド−差動変換器１１は、従来のシングルエンド−差動変換器１１において、さらに、ゲート接地のＭＯＳトランジスタＭ１のゲート端子とバイアス端子Ｔｂとの間に抵抗Ｒ１を備えるとともに、ＭＯＳトランジスタＭ１のゲート端子とグランド端子Ｔｇｎｄとの間に容量Ｃ１を備えている。
つまり、ＭＯＳトランジスタＭ１のゲート端子は抵抗Ｒ１を介してバイアス端子Ｔｂに接続され、ＭＯＳトランジスタＭ２のゲート端子は抵抗Ｒｉｎおよび抵抗Ｒ１を介してバイアス端子Ｔｂに接続される。

前記抵抗Ｒ１は抵抗Ｒｉｎよりも抵抗値が大きい。前記容量Ｃ１はソース接地のＭＯＳトランジスタＭ２のゲート電圧Ｖｉｎ’をゲート接地のＭＯＳトランジスタＭ１のゲート端子に伝達するローパスフィルタとしての目的で設けられている。前記抵抗Ｒ１は、トランジスタＭ１及びＭ２のＤＣ電流を決定する目的で設けられている。
そして、シングルエンド−差動変換器１１の入力端子Ｔｉｎ１は、ゲート接地のＭＯＳトランジスタＭ１のソース端子に接続されるとともに、ＤＣカット容量Ｃｉｎを介してソース接地のＭＯＳトランジスタＭ２のゲート端子に接続される。ソース接地のＭＯＳトランジスタＭ２のソース端子は、グランド端子Ｔｇｎｄに接続される。

ゲート接地のＭＯＳトランジスタＭ１のゲート端子は抵抗Ｒ１を介してバイアス端子Ｔｂに接続される。
同様に、ソース接地のＭＯＳトランジスタＭ２のゲート端子は、抵抗Ｒｉｎと、ＭＯＳトランジスタＭ１のゲート端子と抵抗Ｒ１とを介してバイアス端子Ｔｂに接続される。
これによって、ＭＯＳトランジスタＭ１、Ｍ２のゲート端子は、ＭＯＳトランジスタＭ１、Ｍ２が電圧−電流変換素子として動作するために必要なバイアス電圧にバイアスされる。
そして、ゲート接地のＭＯＳトランジスタＭ１のドレイン端子ならびに、ソース接地のＭＯＳトランジスタＭ２のドレイン端子が差動電流出力端Ｔｏｕｔ１、Ｔｏｕｔ２、となる。

（動作）
次に、図１に示したシングルエンド−差動変換器１１の動作を説明する。
シングルエンド−差動変換器１１の入力端子Ｔｉｎ１の入力端子電圧をＶｉｎ、ゲート接地のＭＯＳトランジスタＭ１のゲート電圧をＶｘ、ソース接地のＭＯＳトランジスタＭ２のゲート電圧をＶｉｎ′とする。
各ＭＯＳトランジスタを小信号解析用にモデル化すると、ソース接地のＭＯＳトランジスタＭ２のゲート端子は抵抗Ｒｉｎおよび抵抗Ｒ１を介してバイアス端子Ｔｂに接続され、ＭＯＳトランジスタＭ１のゲート端子は抵抗値が比較的大きい抵抗Ｒ１を介してバイアス端子Ｔｂに接続されるため、ＭＯＳトランジスタＭ２のゲート端子電圧Ｖｉｎ′およびＭＯＳトランジスタＭ１のゲート電圧Ｖｘは、それぞれ次式（１０）および（１１）式で表される。

Ｖｉｎ′＝｛（Ｃｉｎ＋ｊ×ω×Ｃｉｎ×Ｃ１×Ｒｉｎ）
／（Ｃｉｎ＋Ｃ１＋ｊ×ω×Ｃｉｎ×Ｃ１×Ｒｉｎ）｝×Ｖｉｎ
……（１０）
Ｖｘ＝｛Ｃｉｎ／（Ｃｉｎ＋Ｃ１＋ｊ×ω×Ｃｉｎ×Ｃ１×Ｒｉｎ）｝×Ｖｉｎ
……（１１）
Ｖｉｎ：入力電圧

ここで、ゲート接地のＭＯＳトランジスタＭ１およびソース接地のＭＯＳトランジスタＭ２の小信号出力電流は、ＭＯＳトランジスタＭ２のゲート端子電圧Ｖｉｎ′およびＭＯＳトランジスタＭ１のゲート電圧Ｖｘ、入力電圧Ｖｉｎを用いて、それぞれ次式（１２）および（１３）式で表される。

Ｉｄ＿Ｍ１＝−ｇｍ×（Ｖｉｎ−Ｖｘ） ……（１２）
Ｉｄ＿Ｍ２＝＋ｇｍ×Ｖｉｎ′ ……（１３）
Ｉｄ＿Ｍ１：ゲート接地ＭＯＳトランジスタＭ１のドレイン電流
Ｉｄ＿Ｍ２：ソース接地ＭＯＳトランジスタＭ２のドレイン電流
ｇｍ：ＭＯＳトランジスタのトランスコンダクタンス

入力電圧Ｖｉｎに対するゲート接地のＭＯＳトランジスタＭ１のトランスコンダクタンス特性を（１１）式および（１２）式から計算すると、次式（１４）で表される。同様に、入力電圧Ｖｉｎに対するソース接地のＭＯＳトランジスタＭ２のトランスコンダクタンス特性を（１０）式および（１３）式より計算すると、次式（１５）式で表される。
Ｉｄ＿Ｍ１／Ｖｉｎ＝−ｇｍ×｛（Ｃ１＋ｊ×ω×Ｃｉｎ×Ｃ１×Ｒｉｎ）
／（Ｃｉｎ＋Ｃ１＋ｊ×ω×Ｃｉｎ×Ｃ１×Ｒｉｎ）｝
……（１４）
Ｉｄ＿Ｍ２／Ｖｉｎ＝ｇｍ×｛（Ｃｉｎ＋ｊ×ω×Ｃｉｎ×Ｃ１×Ｒｉｎ）
／（Ｃｉｎ＋Ｃ１＋ｊ×ω×Ｃｉｎ×Ｃ１×Ｒｉｎ）｝
……（１５）
ここで、Ｃ１＝Ｃ２＝Ｃとすると、（１４）式および（１５）式は、それぞれ（１６）式および（１７）式で表すことができる。

Ｉｄ＿Ｍ１／Ｖｉｎ
＝−ｇｍ×｛（１＋ｊ×ω×Ｃ×Ｒｉｎ）／（２＋ｊ×ω×Ｃ×Ｒｉｎ）｝
……（１６）
Ｉｄ＿Ｍ２／Ｖｉｎ
＝ｇｍ×｛（１＋ｊ×ω×Ｃ×Ｒｉｎ）／（２＋ｊ×ω×Ｃ×Ｒｉｎ）｝
……（１７）
（１６）式および（１７）式で表されるＭＯＳトランジスタＭ１およびＭ２のトランスコンダクタンス特性を、図２および図３に示す。

図２は、ＭＯＳトランジスタＭ１およびＭ２のトランスコンダクタンス振幅特性を示し、図３はトランスコンダクタンス位相特性を示す。図２において縦軸は振幅〔ｄＢ〕を表し、図３において縦軸は位相〔ｄｅｇ〕を示す。図２および図３において、横軸は、周波数〔Ｈｚ〕を示し、ｐｏｌｅの周波数ｆｐで規格化している。また、図２および図３において、実線（Ｉｄ＿Ｍ１／Ｖｉｎ）は、ＭＯＳトランジスタＭ１のトランスコンダクタンス特性を表し、破線（Ｉｄ＿Ｍ２／Ｖｉｎ）は、ＭＯＳトランジスタＭ２のトランスコンダクタンス特性を表す。

（１６）式、（１７）式から、共に、（１８）式で表される周波数ｆｐにｐｏｌｅを１個、そして、その２倍の周波数２×ｆｐにｐｏｌｅを１個有していることがわかる。
ｆｐ＝１／（２×π×Ｃ×Ｒｉｎ） ……（１８）
ｆｐ：ｐｏｌｅ周波数
その結果、（１６）式、（１７）式はｐｏｌｅ周波数およびｐｏｌｅの個数が等しいことから、図４および図５に示すように、全周波数帯において、振幅特性は等しく、また、位相差も理想的な位相差である１８０度に保たれていることがわかる。

図４および図５は、（１６）式および（１７）式で表されるＭＯＳトランジスタＭ１およびＭ２のトランスコンダクタンス特性における振幅特性差および位相誤差を示したものである。
図４は、ＭＯＳトランジスタＭ１およびＭ２間の、トランスコンダクタンス差動間振幅差特性を示し、図５はトランスコンダクタンス差動間位相差特性を示す。図４において縦軸は振幅差〔ｄＢ〕を表し、図５において縦軸は位相誤差〔ｄｅｇ〕を表す。また、図４および図５において、横軸は周波数〔Ｈｚ〕でありｐｏｌｅの周波数ｆｐで規格化したものである。

図４および図５に示すように、全周波数帯において理想的な差動出力電流を出力することの可能な、シングルエンド−差動変換器１１を実現することができる。
なお、図１のシングルエンド−差動変換器１１の回路において、理想的な差動出力電流を得るためには、ＤＣカット容量Ｃｉｎと容量Ｃ１の容量値を近い値に設定することが好ましく、Ｃｉｎ＝Ｃ１とすることがより好ましい。Ｃｉｎ≪Ｃ１の場合、周波数が１０×ｆｐ以下では、Ｉｄ＿Ｍ１≫Ｉｄ＿Ｍ２となる。同様に、Ｃｉｎ≫Ｃ１の場合、周波数が１０×ｆｐ以下では、Ｉｄ＿Ｍ１≪Ｉｄ＿Ｍ２となる。なお、記号「≪」は、記号「≪」の左辺は右辺よりもはるかに小さいことを表し、記号「≫」は、記号「≫」の右辺は左辺よりもはるかに小さいことを表す。

また、理想的な差動出力電流を得るためには、抵抗Ｒ１の抵抗値は、抵抗Ｒｉｎの抵抗値よりも高いことが好ましく、抵抗Ｒ１の抵抗値は、無視できるぐらい十分大きくすることがより好ましい。抵抗Ｒ１の抵抗値を十分大きくすることによって、抵抗Ｒｉｎ及び容量Ｃ１からなるローパスフィルタの伝達関数に影響を与えずに、ＭＯＳトランジスタＭ１及びＭ２の動作点を与えることができる。

このように、第１実施形態においては、バイアス端子Ｔｂに、ゲート接地のＭＯＳトランジスタＭ１のゲート端子を抵抗Ｒ１を介して接続するとともに、ソース接地のＭＯＳトランジスタＭ２のゲート端子を抵抗Ｒｉｎおよび抵抗Ｒ１を介して接続し、さらに、ＭＯＳトランジスタＭ１のゲート端子とグランド端子Ｔｇｎｄとの間に容量Ｃ１を接続した。そのため、ソース接地のＭＯＳトランジスタＭ２のゲート端子電圧の変動が、ゲート接地のＭＯＳトランジスタＭ１のゲート端子電圧に伝達される。その結果、ゲート接地のＭＯＳトランジスタＭ１のトランスコンダクタンス特性と、ソース接地のＭＯＳトランジスタＭ２のトランスコンダクタンス特性とにおいて、ｐｏｌｅの周波数および数を一致させることができる。そのため、ＭＯＳトランジスタＭ２のＤＣカット容量Ｃｉｎおよび抵抗Ｒｉｎにより形成されるハイパスフィルタのｐｏｌｅ周波数以下の周波数範囲であっても、良好に動作する周波数特性を有するシングルエンド−差動変換器１１を実現することができる。

（第２の実施形態）
次に、第２の実施形態を説明する。
（回路構成）
この第２実施形態におけるシングルエンド−差動変換器１１は、図６に示すように、第１実施形態におけるシングルエンド−差動変換器１１においてさらに、バイアス電圧供給部２０を設けたものである。

バイアス電圧供給部２０は、図６に示すように、電源Ｖｄｄおよびグランド端子Ｔｇｎｄ間に、定電流源２１およびダイオード接続されたＮチャネル型のＭＯＳトランジスタＭ２０が直列に接続されてなる。そして、ＭＯＳトランジスタＭ２０のゲート端子およびドレイン端子が定電流源２１に接続されるとともに、これらゲート端子およびドレイン端子が抵抗Ｒ１を介してゲート接地のＭＯＳトランジスタＭ１のゲート端子に接続され、ＭＯＳトランジスタＭ２０のソース端子がグランド端子Ｔｇｎｄに接続される。

なお、抵抗Ｒ１は、次式（１９）の条件を満足するとき、短絡することができる。すなわち、図７に示すように、図６に示すシングルエンド−差動変換器１１において抵抗Ｒ１を省略した構成とすることもできる。その理由は、ダイオード接続されたＮチャネル型のＭＯＳトランジスタＭ２０は、小信号的に１／ｇｍ２０の抵抗と等価とみなせるからである。
１／ｇｍ２０≫Ｒ１ ……（１９）
ｇｍ２０：ダイオード接続のＭＯＳトランジスタＭ２０のトランスコンダクタンス
このような構成とした場合であっても、ダイオード接続のＭＯＳトランジスタＭ２０のゲート端子電圧がバイアス電圧として、ＭＯＳトランジスタＭ１およびＭ２のゲート端子に供給されるため、上記第１の実施形態と同等の作用効果を得ることができる。

（第３の実施形態）
次に、第３の実施形態を説明する。
（回路構成）
この第３実施形態におけるシングルエンド−差動変換器１１は、図８に示すように、第１実施形態におけるＭＯＳトランジスタＭ１、Ｍ２に変えて、バイポーラトランジスタＢ１、Ｂ２を設けたものである。

このように、電圧−電流変換用の能動素子として、バイポーラトランジスタを用いた場合であっても、上記第１実施形態と同等の作用効果を得ることができる。
なお、上記第２実施形態において、電圧−電流変換用の能動素子として、バイポーラトランジスタを用いることも可能であり、この場合も、上記第２実施形態と同等の作用効果を得ることができる。

また、電圧−電流変換用の能動素子は、第１および第２実施形態で説明したＭＯＳトランジスタや、第３実施形態で説明したバイポーラトランジスタに限るものではなく、真空管や他の能動素子を用いることも可能であり、この場合も上記各実施形態と同等の作用効果を得ることができる。
また、上記実施形態においては、図１に示すＭＯＳトランジスタＭ１およびＭ２のドレイン側に、図９に示すように、ＭＯＳトランジスタＭ３、Ｍ４を介して電源Ｖｄｄに接続する構成とした場合について説明したが、これに限るものではなく、ＭＯＳトランジスタＭ１およびＭ２のドレイン側の構成は、ＭＯＳトランジスタＭ１およびＭ２のドレイン端子から差動出力電流を得ることができれば、どのような構成であってもよい。

なお、上記実施形態において、ゲート接地のＭＯＳトランジスタＭ１が第１の能動素子に対応し、ソース接地のＭＯＳトランジスタＭ２が第２の能動素子に対応し、ゲート端子が制御端に対応し、ドレイン端子が高電位側電極端に対応し、ソース端子が低電位側電極端に対応し、ＤＣカット容量Ｃｉｎが第１の容量素子に対応し、ドレイン電流Ｉｄ＿Ｍ１が第１の電流に対応し、ドレイン電流Ｉｄ＿Ｍ２が第２の電流に対応し、抵抗Ｒ１が第１の抵抗に対応し、抵抗Ｒｉｎが第２の抵抗に対応している。

また、ダイオード接続のＭＯＳトランジスタＭ２０が第３の能動素子に対応し、定電流源２１が電流源に対応し、抵抗Ｒｉｎが第３の抵抗に対応し、容量Ｃ１が第２の容量素子に対応している。

本発明のシングルエンド−差動変換器は、動作する周波数が比較的広いため、広帯域で使用される無線機等に好適である。

１１ シングルエンド−差動変換器
２０ バイアス電圧供給部
Ｍ１ ゲート接地のＭＯＳトランジスタ
Ｍ２ ソース接地のＭＯＳトランジスタ
Ｍ２０ ダイオード接続のＭＯＳトランジスタ
Ｔｇｎｄ 電源端子
Ｔｉｎ１ 入力端子
Ｃ１：容量
Ｃｉｎ：ＤＣカット容量
Ｒ１：高抵抗
Ｒｉｎ：抵抗

Claims (7)

1. 電圧−電流変換素子としての第１の能動素子および第２の能動素子を有し、
   前記第１の能動素子を流れる第１の電流と、前記第２の能動素子を流れる電流であり且つ前記第１の電流とは逆位相となる第２の電流とが、一の入力信号の差動信号として出力されるシングルエンド−差動変換器において、
   前記第１の能動素子および前記第２の能動素子はそれぞれ制御端と高電位側電極端および低電位側電極端とを備え、
   前記第１の能動素子の制御端には一定のバイアス電圧が入力され且つ前記第２の能動素子の低電位側電極端には基準電圧が入力され、
   前記一の入力信号が、前記第１の能動素子の低電位側電極端に入力されるとともに第１の容量素子を介して前記第２の能動素子の制御端に入力され、
   前記第２の能動素子の制御端の電圧変動分を前記第１の能動素子の制御端に伝達するようになっていることを特徴とするシングルエンド−差動変換器。
2. 前記バイアス電圧を、第１の抵抗を介して前記第１の能動素子の制御端に供給するとともに、前記第１の抵抗および当該第１の抵抗よりも抵抗値の小さい第２の抵抗を介して前記第２の能動素子の制御端に供給することを特徴とする請求項１記載のシングルエンド−差動変換器。
3. 制御端と高電位側電極端および定電位側電極端とを備えた第３の能動素子と、
   当該第３の能動素子の高電位側電極端に接続される電流源と、を有し、
   前記第３の能動素子の高電位側電極端と前記制御端とは接続され、
   前記第３の能動素子の前記制御端の電圧を前記バイアス電圧として用いることを特徴とする請求項２記載のシングルエンド−差動変換器。
4. 前記第２の能動素子の制御端に第３の抵抗を介してバイアス電圧が供給され、前記第３の抵抗を介して前記第２の能動素子の制御端の電圧変動を前記第１の能動素子の制御端に伝達するようになっており、
   制御端と高電位側電極端および低電位側電極端とを備えた第３の能動素子と、
   当該第３の能動素子の前記高電位側電極端に接続される電流源と、を有し、
   前記第３の能動素子の高電位側電極端と前記制御端とは接続され、
   前記第３の能動素子の前記制御端の電圧を前記バイアス電圧として用い、
   前記第３の能動素子のトランスコンダクタンスの逆数は、前記第３の抵抗の抵抗値よりも大きいことを特徴とする請求項１記載のシングルエンド−差動変換器。
5. 前記第１の能動素子の制御端には、第２の容量素子を介して前記基準電圧が入力されることを特徴とする請求項１から請求項４のいずれか１項に記載のシングルエンド−差動変換器。
6. 前記第１の容量素子および前記第２の容量素子の容量値は略等しいまたは等しいことを特徴とする請求項５記載のシングルエンド−差動変換器。
7. 前記第１および第２の能動素子は、ＭＯＳトランジスタ、バイポーラトランジスタまたは真空管であることを特徴とする請求項１から請求項６のいずれか１項に記載のシングルエンド−差動変換器。

Images