JP2011259233A - ソースフォロワ回路、ソースフォロワ型フィルタ回路 - Google Patents

Abstract

【課題】入力ＭＯＳトランジスタのオーバードライブ電圧が低い場合でも、出力信号が歪まないソースフォロワ回路を提供することを目的とする。
【解決手段】ソースフォロワ回路を、ＭＯＳトランジスタ（Ｔｒ）１、Ｔｒ２でなるＴｒ対、ドレインがＴｒ１のソース及び出力端子１７に接続するＴｒ３、ドレインがＴｒ２のソース及び出力端子１８に接続するＴｒ４でなるＴｒ対、ゲートとドレインがＴｒ３のゲートに接続してＴｒ３と電流ミラーを構成するＴｒ７、Ｔｒ７のドレインに接続してＴｒ７に電流を供給する電流源９、ゲートとドレインがＴｒ４のゲートに接続してＴｒ４と電流ミラーを構成するＴｒ８、Ｔｒ８のドレインに接続してＴｒ８に電流を供給する電流源１０、Ｔｒ７のゲートと出力端子１８との間に接続される容量素子１１、Ｔｒ８のゲートと出力端子１７との間に接続される容量素子１２によって構成する。
【選択図】 図１

Description

本発明は、高速で動作するソースフォロワ回路、このソースフォロワ回路を使ったソースフォロワ型フィルタ回路に関する。

ソースフォロワ回路は、バッファ回路として広く用いられている。図８（ａ）は、全差動型のソースフォロワ回路を示した図である。図中に示した符号５１〜５４、５７、５８はＭＯＳトランジスタを示す。また、符号５９、６０は定電流源、符号６３、６４は信号が差動入力される入力端子対、符号６７、６８は信号が差動出力される出力端子対、符号５５、５６は容量負荷を示している。図８（ａ）の回路は、全差動回路であるので、全ての構成素子は、左右対称になるように構成されている。このように全差動回路構成にすることで、信号範囲を実質的に２倍にすることができるので、ソースフォロワ回路は、低電源電圧で動作する場合など広く用いられている。なお、このような全作動型のソースフォロワ回路は、例えば、非特許文献１に記載されている。

図９は、従来のソースフォロワ回路をベースにしたフィルタ回路である。フィルタ回路は、ＭＯＳトランジスタ３１〜３８、容量素子４１、４２、電流源３９、４０から構成される。図９に示した回路もまた左右対称になるように構成されている。このフィルタ回路は、入力信号が、端子４３、４４から差動信号として入力され、端子４７、４８から差動信号として出力される。ＭＯＳトランジスタ３１、３２、３３、３４は２段重ねにしたソースフォロワであり、ＭＯＳトランジスタ３５、３６が電流源として作用する。容量素子４２、４１は、ＭＯＳトランジスタのソース対に接続されており、これら容量値によって通過帯域を決めている。
図９のフィルタ回路は、高速性能を発揮できるという特徴を備えている。なお、このようなフィルタ回路は、例えば、特許文献１、非特許文献２に記載されている。

ＵＳ２００８ １５７８６４号公報

Ｂｅｈｚａｄ Ｒａｚａｖｉ著／黒田忠広監訳、アナログＣＭＯＳ集積回路の設計 基礎編、丸善株式会社、２０００年７月 ８２〜９１ページ Stefano D'Amico、Matteo Conta、Andrea Baschirotto著 IEEE Journal of Solid State Circuits、 41巻、12号、2713〜2719ページ。論文タイトル「A 4.1-mW 10-MHz Fourth-Order Source Follower-Based Continuous-Time Filter With 79-dB DR」

しかしながら、図８（ａ）に示した従来のソースフォロワ回路を高速で動作させようとする場合、信号振幅を大きくすると信号が歪むという問題があった。この歪みについて図８（ａ）を用いて説明する。なお、この説明では、ＭＯＳトランジスタ５１、５３、５７と電流源５９、容量素子５５からなる左半分だけに注目して行う。また、電流源５９の電流値をＩo、ＭＯＳトランジスタ５３と５７のサイズを同じとする。ＭＯＳトランジスタ５３、５７はカレントミラーを構成しているので、ＭＯＳトランジスタ５３は、電流値Ｉoを供給する電流源と同じ作用をする。

ここで入力端子６３から入力される入力信号Ｖinを式（１）のように表す。
Ｖin＝Ｖ1・ｓｉｎωt＋Ｖa …式（１）
ここでＶ1は入力信号振幅、ωは入力信号周波数、Ｖaは入力ＤＣ電圧レベルである。周波数ωが低い場合、出力信号は式（２）のように表すことができる。
Ｖout＝Ｖ2・ｓｉｎωt＋Ｖb …式（２）
ここで、Ｖ2は出力信号振幅、Ｖbは出力ＤＣ電圧レベルである。ただし、式（２）で入力信号周波数ωがソースフォロワ回路の帯域内であれば、出力振幅Ｖ2は減衰しないので入力信号振幅Ｖ1に等しくなる。しかしながら、帯域制限とは別にソースフォロワ回路のスルーレート制限のために、信号振幅が大きくなると、信号周波数がソースフォロワ回路の帯域に達しなくても入力信号と同じ波形が得られなくなる。

このような現象は、図８（ａ）において、ＭＯＳトランジスタ５３、５４が定電流源であるため、出力端子６７、６８の信号電圧Ｖ67、Ｖ68が下降できる速度がＭＯＳトランジスタ５３、５４に流れる電流によって制限を受けることによって起こる。
ここで、簡単にスルーレートについて説明する。図８（ｂ）は、図８（ａ）に示したソースフォロワ回路のうちの、電流源５９、ＭＯＳトランジスタ５７、５１、５３、容量素子５５の等価回路であって、ＭＯＳトランジスタ７０１、電流源７０２、容量素子７０４を含んでいる。ＭＯＳトランジスタ７０１と電流源７０２との間の出力端子を端子７０３として示す。

図８（ｂ）に示した等価回路において、ソースフォロワ回路のスルーレート（ＳＲ）と、ＭＯＳトランジスタ７０１のオーバードライブ電圧（Ｖｇｓ−Ｖｔｈ）の関係は、以下のように導かれる。なお、以下の説明は、全てｓｔｒｏｎｇ ｉｎｖeｒｓｉｏｎの式を用いている。また、この説明中、ｇｍはＭＯＳトランジスタ７０１のモビリティ、Ｉoは電流源７０２を流れる電流、Ｃは容量素子７０３の容量値、ωcはカットオフ周波数、ωinは入力信号の周波数、Ａoは入力信号の振幅を示している。
ｇｍ＝２（Ｉo・Ｋ）^1/2＝２Ｉo／（Ｖｇｓ−Ｖｔｈ） …式（２−２）
ωcとｇｍとの関係は、
ωc＝ｇｍ／２πｃ …式（２−３）
スルーレートＳＲは、
ＳＲ＝Ｉo／Ｃ …式（２−４）
以上の条件の下、必要なスルーレートは、
ＳＲ＝２π・ωin・Ａo …式（２−５）

与えられた周波数ωin、ＳＲの下で可能な最大振幅Ａoは、式（２−５）より、以下のように求められる。
Ａo＝ＳＲ／（２π・ωin） …式（２−６）
式（２−６）に、式（２−３）、（２−５）を代入することにより、
Ａo＝Ｉo／（２π・ｃ・ωin）＝（Ｉo／ｇｍ）・（ωc／ωin）
＝[（Ｖｇｓ−Ｖｔｈ）／２]・（ωc／ωin） …式（２−７）
ωc＝ωinのとき、
Ａo＝（Ｖｇｓ−Ｖｔｈ）／２ …式（２−８）

図８（ａ）に示したソースフォロワ回路では、出力端子６７における信号の下降する速度（単位時間あたりの電圧変化）が、電流源として動作するＭＯＳトランジスタ５３の電流値Ｉoに比例し、出力端子６７の容量値Ｃ55に反比例する。すなわちスルーレート値ＳＲは、ＳＲ＝Ｉo／Ｃ55のように表すことができる。もしＭＯＳトランジスタ５３、５４に流れる電流が不足する場合、出力端子６７、６８にかかる電圧の下降する速度は、スルーレート値ＳＲよりも大きい速度にならないので出力波形はサイン波に対して、歪むことになる。

より具体的には、式（２）で表される出力信号の変化率の最大値は、式（２）を時間で微分することで求められるω・Ｖ2となる。すなわち、スルーレート値であるＳＲがω・Ｖ2より小さい場合は、スルーレートが不足するために、出力波形は、理想とする信号波形に対して歪むことになる。このようにソースフォロワ回路は、電流源を用いているために、信号周波数が大きくて、かつ信号振幅が大きい場合に、スルーレートの影響を受けやすくなる。

式（２）のように表される出力信号の場合、信号が下降する最大値は、式（２）の微分の式からも分かるように、出力信号が出力ＤＣ電圧レベルであるＶbをクロスする（信号の値が小さい値から大きい値に連続的変化しながら電圧レベルＶｂに到達する（上向きにクロスするともいう）、または、信号の値が大きい値から小さい値に連続的変化しながら電圧レベルＶｂに到達する（下向きにクロスするともいう）ことをいう）ときに得られる。従って、出力信号が、電圧レベルＶbを下向きにクロスする時に、電圧が降下できる程度に電流源として動作するＭＯＳトランジスタ５３、５４の電流値を十分大きくすればよいことになる。

しかしながらこの場合、消費電流が大きくなるという問題の他に以下に述べる理由でスルーレートを向上することができなかった。すなわち、入力周波数をωin、ソースフォロワ回路の帯域ωcとすると、式（３）によって出力信号振幅の最大値Ａoが与えられる。
Ａo＝（ωc／ωin）・（Ｖgs−Ｖth）／２ …式（３）

ここで、Ｖgs、Ｖthは、それぞれソースフォロワ回路の入力トランジスタ（図８のＭＯＳトランジスタ５１または５２）のゲート・ソース間電圧、閾値電圧であり、（Ｖgs−Ｖth）のことを通常オーバードライブ電圧Ｖovと称している。通常、（Ｖgs−Ｖth）は、高いＶgsによる移動度劣化を避けるために０．２〜０．５Ｖで設計されることが多い。例えば、ωin＝０．５ωcでかつ（Ｖｇｓ−Ｖｔｈ）＝０．５Ｖの場合、式（３）より最大振幅Ａoは０．５Ｖでしかない。ωin＝ωcの場合は、さらにこの半分の０．２５Ｖになる。スルーレートが不足するような振幅の大きい信号、あるいは周波数の高い信号に対して、出力信号は入力信号に追随できない（＝フォローできない）ので、出力信号は大きく歪み、ソースフォロワ回路として機能しなくなる。

すなわち、従来のソースフォロワ回路では、信号周波数が高くかつ信号振幅がわずか０．５Ｖ程度の場合でもスルーレート制限のために、信号波形が歪むことになる。このように、ソースフォロワ回路は単純な回路で実現できるものの、ドライバ回路として用いる場合は駆動能力が弱いという問題があった。

また図９の従来のフィルタ回路も、高速で動作させようとする場合、信号振幅を大きくすると信号が歪むという問題があった。この歪みについて図９を用いて説明する。なお、以下の説明においては、ＭＯＳトランジスタ３２、３３、３５、３７と電流源３９からなる図９の回路の半分だけに注目して行う。また、電流源３９の電流値をＩo、ＭＯＳトランジスタ３７と３５のサイズを同じとする。ＭＯＳトランジスタ３７、３５はカレントミラーを構成しているので、ＭＯＳトランジスタ３５は、電流値Ｉoを供給する電流源と同じ作用をする。

ここで入力端子４４から入力される入力信号Ｖinを式（３−２）のように表す。
Ｖin＝Ｖ1・ｓｉｎωt＋Ｖe …式（３−２）
式（３−２）において、Ｖ1は入力信号の振幅、ωは入力信号の周波数、Ｖeは入力ＤＣ電圧レベルである。周波数ωが低い場合、出力信号は式（３−３）のように表すことができる。
Ｖout＝Ｖ2・ｓｉｎωt＋Ｖf …式（３−３）

式（３−３）において、Ｖ2は出力信号の振幅、Ｖfは出力ＤＣ電圧レベルである。ただし、式（３−３）で入力信号周波数ωがソースフォロワ回路の帯域内であれば、出力振幅Ｖ2は減衰しないので入力信号振幅Ｖ1に等しくなる。しかしながら、帯域制限とは別にソースフォロワ回路のスルーレート制限のために、信号振幅が大きくなると信号周波数が、ソースフォロワ回路の帯域に達しなくても入力信号と同じ波形が得られなくなる。それは、図９において、ＭＯＳトランジスタ３５、３６が定電流源であるため、出力端子４７、４８の信号電圧Ｖ47、Ｖ48が下降できる速度は、ＭＯＳトランジスタ３５、３６に流れる電流によって制限を受ける。

ここで、図９に示した回路におけるスルーレートについて簡単に説明する。図９の出力端子４７では信号の下降する速度（単位時間あたりの電圧変化）は、電流源として動作するＭＯＳトランジスタ３５の電流値Ｉoに比例し、端子４７の容量値Ｃ42の２倍に反比例する。すなわちスルーレート値ＳＲは、ＳＲ＝Ｉo／（２・Ｃ42）のように表すことができる。

もしＭＯＳトランジスタ３５、３６に流れる電流が不足する場合、出力端子４７、４８にかかる電圧が下降する速度は、スルーレート値ＳＲよりも大きい速度にならない。このため、出力波形はサイン波に対して、歪むことになる。より具体的には、式（３−３）で表される出力信号の変化率の最大値は、式（３−３）を時間で微分することで求められるω・Ｖ2となる。すなわち、スルーレート値であるＳＲがω・Ｖ2より小さい場合は、スルーレートが不足するために、出力波形は、理想とする信号波形に対して歪むことになる。

このようにソースフォロワ回路は、電流源を用いているために、信号周波数が大きくて、かつ信号振幅が大きい場合に、スルーレートの影響を受けやすくなる。式（３−３）のように表される出力信号の場合、信号が下降する最大値は、式（３−３）の微分の式からも分かるように、信号が出力ＤＣ電圧レベルであるＶfをクロスするときに得られる。
したがって、出力信号が、電圧レベルＶfを下向きにクロスするときに、電圧が降下できる程度に電流源として動作するＭＯＳトランジスタ３５、３６の電流値を十分大きくすればよいことになる。しかしながらこの場合、消費電流が大きくなるという問題の他に以下に述べる理由でスルーレートを向上することができなかった。

すなわち、入力周波数をωin、ソースフォロワ回路のフィルタの帯域をωcとすると、式（３）と同様に計算することで、式（３−４）によって出力信号振幅の最大値Ａoが与えられる。
Ａo＝（ωc／ωin）・（Ｖgs−Ｖth）／４Ｑ …式（３−４）
式（３−４）において、Ｖgs、Ｖthはソースフォロワ回路の入力トランジスタ（図９のＭＯＳトランジスタ３１〜３４）のゲート・ソース間電圧、閾値電圧であり、Ｑは図９に示したフィルタ回路のＱ値（クオリティファクタ）である。このように図９のフィルタ回路もソースフォロワ回路をベースにしているために図８のソースフォロワ回路と同様に信号周波数が高く、かつ信号振幅が僅か０．５Ｖ程度の信号の場合でもスルーレート制限のために、信号波形が歪む。

本発明は、このような点に鑑みてなされたもので、入力ＭＯＳトランジスタのオーバードライブ電圧が０．２〜０．５Ｖ程度と低い場合でも、出力信号が歪まないソースフォロワ回路、このソースフォロワ回路をベースにした、フィルタの出力信号レベルが大きいソースフォロワ型フィルタ回路を提供することを目的とする。
なお、図８（ａ）の回路において出力端子６７、６８の信号電圧が上昇する場合は、端子６３、６４からの入力信号が上昇する。このとき、ＭＯＳトランジスタ５１、５２のゲート端子にかかる電圧も上昇して電流が電源６９から供給されるので電圧が上昇するときは制限を受けることはない。

同様に、図９の回路において端子４７、４８及び端子４５、４６の信号電圧が上昇する。このとき、端子４３、４４からの入力信号が上昇しており、ＭＯＳトランジスタ３１、３２のゲート端子にかかる電圧も上昇して電流を電源８１から供給されるので電圧が上昇するときは制限を受けることはない。

以上の課題を解決するため、請求項１に記載のソースフォロワ回路は、ゲートに第１入力信号が入力される第１ＭＯＳトランジスタ（例えば図１に示したＭＯＳトランジスタ１）と、ゲートに第２入力信号が入力される第２ＭＯＳトランジスタ（例えば図１に示したＭＯＳトランジスタ２）と、を備える第１トランジスタ対と、ドレインが前記第１ＭＯＳトランジスタのソース及び第１出力信号が出力される第１出力端子（例えば図１に示した出力端子１７）に接続する第３ＭＯＳトランジスタ（例えば図１に示したＭＯＳトランジスタ３）と、ドレインが前記第２ＭＯＳトランジスタのソース及び第２出力信号が出力される第２出力端子（例えば図１に示した出力端子１８）に接続する第４ＭＯＳトランジスタ（例えば図１に示したＭＯＳトランジスタ４）と、を備える第２トランジスタ対と、ゲートとドレインが前記第３ＭＯＳトランジスタのゲートに接続して前記第３ＭＯＳトランジスタと電流ミラーを構成する第５ＭＯＳトランジスタ（例えば図１に示したＭＯＳトランジスタ７）と、前記第５ＭＯＳトランジスタのドレインと接続して前記第５ＭＯＳトランジスタに電流を供給する第１電流源（例えば図１に示した電流源９）と、ゲートとドレインが前記第４ＭＯＳトランジスタのゲートに接続して前記第４ＭＯＳトランジスタと電流ミラーを構成する第６ＭＯＳトランジスタ（例えば図１に示したＭＯＳトランジスタ８）と、前記第６ＭＯＳトランジスタのドレインと接続して前記第６ＭＯＳトランジスタに電流を供給する第２電流源（例えば図１に示した電流源１０）と、前記第５ＭＯＳトランジスタのゲートと前記第２出力端子との間に接続される第１容量素子（例えば図１に示した容量素子１１）と、前記第６ＭＯＳトランジスタのゲートと前記第１出力端子との間に接続される第２容量素子（例えば図１に示した容量素子１２）と、を含むことを特徴とする。

また、本発明のソースフォロワ回路は、上記した発明において、前記第２出力端子と入力端子が接続され、前記第１容量素子と出力端子が接続される第１増幅器（例えば、図３に示した増幅器２２）と、前記第１出力端子と入力端子が接続され、前記第２容量素子と出力端子が接続される第２増幅器（例えば、図３に示した増幅器２１）と、をさらに含むことが望ましい。

本発明のソースフォロワ型フィルタ回路は、第１入力信号を入力するゲートを有する第１ＭＯＳトランジスタ（例えば図５に示したＭＯＳトランジスタ３１）と、第２入力信号を入力するゲートを有する第２ＭＯＳトランジスタ（例えば図５に示したＭＯＳトランジスタ３２）と、を備える第１トランジスタ対と、前記第１ＭＯＳトランジスタのソースに接続するドレインを有する第３ＭＯＳトランジスタ（例えば図５に示したＭＯＳトランジスタ３３）と、前記第２ＭＯＳトランジスタのソースに接続するドレインを有する第４ＭＯＳトランジスタ（例えば図５に示したＭＯＳトランジスタ３４）と、を備え、前記第３ＭＯＳトランジスタのゲートが前記第４ＭＯＳトランジスタの前記ドレインに接続され、前記第４ＭＯＳトランジスタのゲートが前記第３ＭＯＳトランジスタの前記ドレインに接続される第２トランジスタ対と、前記第１ＭＯＳトランジスタ乃至前記第４ＭＯＳトランジスタのソースの各々に接続される容量素子（例えば図５に示した容量素子４１、４２）と、ドレインが前記第３ＭＯＳトランジスタのソース及び第１出力信号が出力される第１出力端子に接続する第５ＭＯＳトランジスタ（例えば図５に示したＭＯＳトランジスタ３５）と、ドレインが前記第４ＭＯＳトランジスタのソース及び第２出力信号が出力される第２出力端子に接続する第６ＭＯＳトランジス（例えば図５に示したＭＯＳトランジスタ３６）タと、を備える第３トランジスタ対と、ゲートとドレインが前記第５ＭＯＳトランジスタのゲートに接続し、前記第５ＭＯＳトランジスタと電流ミラーを構成する第７ＭＯＳトランジスタ（例えば図５に示したＭＯＳトランジスタ３７）と、前記第７ＭＯＳトランジスタのドレインと接続し、前記第７ＭＯＳトランジスタに電流を供給する第１電流源と（例えば図５に示した電流源３９）、ゲートとドレインが前記第６ＭＯＳトランジスタのゲートに接続し、前記第６ＭＯＳトランジスタと電流ミラーを構成する第８ＭＯＳトランジスタ（例えば図５に示したＭＯＳトランジスタ３８）と、前記第８ＭＯＳトランジスタのドレインと接続し、前記第８ＭＯＳトランジスタに電流を供給する第２電流源（例えば図５に示した電流源４０）と、前記第７ＭＯＳトランジスタのゲートと前記第２出力端子との間に接続される第１容量素子（例えば図５に示した容量素子１５３）と、前記第８ＭＯＳトランジスタのゲートと前記第１出力端子との間に接続される第２容量素子（例えば図５に示した容量素子１５４）と、を含むことを特徴とする。

また、本発明のソースフォロワ型フィルタ回路は、上記した発明において、前記第２出力端子と入力端子が接続され、前記第１容量素子と出力端子が接続される第１増幅器（例えば図７に示した増幅器１２２）と、前記第１出力端子と入力端子が接続され、前記第２容量素子と出力端子が接続される第２増幅器（例えば図７に示した増幅器１２１）と、をさらに含むことが望ましい。

本発明によれば、スルーレートが最も大きい値が望まれる点においてソースフォロワ回路の電流源の電流値を大きくすることができる。このため、従来のソースフォロワ回路に比べて無信号時の電流値を増加させることなく、より周波数の高い信号あるいはより振幅の大きな信号に対してもスルーレートの制限を受けることなく、すなわち歪むことなく信号を出力することができるソースフォロワ回路、このソースフォロワ回路を用いたソースフォロワ型のフィルタ回路を提供することができる。

本発明の実施形態１のソースフォロワ回路の回路図である。 本発明の実施形態１のソースフォロワ回路の動作を説明するための信号波形図である。 本発明の実施形態２のソースフォロワ回路の回路図である。 本発明の実施形態２のソースフォロワ回路の動作を説明するための信号波形図である。 本発明の実施形態３のソースフォロワ回路をベースにしたフィルタ回路の回路図である。 本発明の実施形態３のフィルタ回路の動作を説明するための信号波形図である。 本発明の実施形態３のフィルタ回路の変形例を説明するための図である。 従来のソースフォロワ回路及び、この等価回路を説明するための図である。 従来のソースフォロワ回路をベースにしたフィルタ回路の回路図である。

以下、図を参照して本発明に係る実施形態１ないし実施形態３のソースフォロワ回路と、ソースフォロワ回路をベースにしたソースフォロワ型フィルタ回路を説明する。
（実施形態１）
１ 構成
図１は、本発明の実施形態１のソースフォロワ回路を説明するための回路図である。なお、図１に示した実施形態１のソースフォロワ回路の構成は、図８に示した従来のソースフォロワ回路に容量値がＣ1である容量素子１１、１２を加えたものである。
すなわち、図１に示したソースフォロワ回路は、ＮＭＯＳトランジスタ１〜４、７、８と、電流源９、１０と容量素子５、６、１１、１２から構成される。

２ 動作
次に、図１のソースフォロワ回路の動作について説明する。図１のソースフォロワ回路の入力端子１３、１４から周波数ωの信号が入力され、出力端子１７、１８から出力される信号電圧Ｖ17、Ｖ18は、式（４）、（５）で示される。
Ｖ17＝Ａ・ｓｉｎωt …式（４）
Ｖ18＝Ａ・ｓｉｎ（ωt＋π） …式（５）
式（４）、（５）で表される信号が出力されると、出力端子１７、１８は差動出力端子であるので、それぞれの信号関係は振幅が同じで位相がπ（１８０度）だけずれたもの、すなわち反転関係になっている。

図２（ａ）は、信号電圧Ｖ17、Ｖ18の波形を示した図である。ここで、端子１５の信号電圧Ｖ15について説明する。端子１５は出力端子１８に対して、容量値がＣ1である容量素子１１により出力端子１８と結合され、さらに抵抗値がＲ7の抵抗素子と等価とみなされるＭＯＳトランジスタ７を通して電源２０に接続している。このような場合、出力端子１８を入力端子、端子１５を出力端子とするカットオフ周波数ωｃが１／（Ｒ7・Ｃ1）であるＨＰＦ（高域通過フィルタ）回路が形成されていることになる。

ここで抵抗値Ｒ7は、ＭＯＳトランジスタ７のトランスコンダクタンス値ｇｍ7の逆数である１／ｇｍ7に等しい。ＨＰＦの出力信号は、よく知られているように入力信号に対して９０度位相が進んでいる。すなわち図１における信号電圧Ｖ18に対して信号電圧Ｖ15は、ＨＰＦの出力なので、図２（ａ）に示すように位相が９０度進んでいる。
図２（ａ）の矢印で示した時刻ｔ1において、出力端子１８は点線で示した電圧レベルＶbをクロスしている。ここで、Ｖbは無信号時の出力端子１８、１７の電圧レベルでもある。また信号電圧Ｖ15の場合、無信号時の電圧レベルはＶbとは異なる値になるが、図２（ａ）においては、電圧波形Ｖ17、Ｖ18との位相関係を分かりやすくするために、無信号時の電圧レベルをＶ17、Ｖ18に揃えて表示している。

図８で説明したように、従来技術では、端子６７の電圧がこの電圧Ｖbとクロスして下降する時間ｔ1で、電流源として動作するＭＯＳトランジスタ５３の電流を最も多く必要とする。一方、図１の場合、ＨＰＦの作用によって、端子１５の電圧が、図２（ａ）に示す時刻ｔ1で最大値になっている。また、端子１５は、電流源であるＭＯＳトランジスタ３のゲートに電流を供給しているので、信号がゼロの場合（無信号時）に比べてより多くの電流を供給することができるようになっている。このような実施形態１の機能は、図８のＭＯＳトランジスタ５３の場合に問題となっていた電流不足を解消する方向に働く。

しかも、端子１５の時刻ｔ1におけるピーク電圧は、出力電圧（＝入力電圧）が大きい場合にはより大きくなる。このため、実施形態１では、よりスルーレート値を大きくすることができる。すなわち、信号振幅が大きくなると、スルーレート値もまた大きくなるので、従来の回路で見られた大振幅でのスルーレート不足になりやすいという問題を解消していることになる。さらには、周波数が高い場合は、ＨＰＦの周波数特性より出力がより大きくなるので、容量素子１１、１２を設置したことで、大振幅、高い周波数で問題となっていたスルーレートが不足するという問題を同時に解消することができる。

（実施形態２）
１ 構成
先ず、実施形態２の説明に先立って、実施形態２のソースフォロワ回路が目的とする実施形態１の改善すべき点について説明する。このため、ここでは、図１に示した回路について、より詳細に説明する。
図１のソースフォロワ回路では、信号電圧Ｖ15は、信号電圧Ｖ17が下降して無信号電圧レベルであるＶbをクロスした時（図２の時刻ｔ1）のレベルが高ければ高いほど、ＭＯＳトランジスタ３の電流が大きくなるので、より効果が高くなる。

図２（ａ）においては、動作をわかりやすくするために、端子１５の電圧振幅と出力端子１７の電圧振幅を同じにしたが、実際はＨＰＦの作用により、信号電圧Ｖ15は、図２（ｂ）のように信号電圧Ｖ17に比較すると減衰している。ＨＰＦによる信号振幅の減衰量を抑えるためには、ＨＰＦのカットオフ周波数を信号周波数に近づける、或いは同じにする方法がある。この場合、図２（ｃ）に示すように位相の進み量が９０より小さい値になり、信号周波数がカットオフ周波数と同じだと位相進み量は４５度となる。

図２（ｃ）から分かるように、時刻ｔ1において、端子１５の電圧は位相進み量が小さいため、信号電圧Ｖ15のピーク電圧とはならない。このため、実施形態１は、スルーレート向上の作用はあるものの、信号電圧Ｖ15の値は最大にならず、実際の回路では、位相進み量が図２（ｂ）と図２（ｃ）の間の中間のいずれかで最適なスルーレート値となる。
そこで、実施形態２では、位相進み量を９０度に保ちつつ、時刻ｔ1で端子１５にかかる信号電圧Ｖ15が最大になるようにしたものである。

１ 構成
図３は、本発明の実施形態２のソースフォロワ回路を説明するための回路図である。なお、図３に示した実施形態２の構成は、図１に示したソースフォロワ回路に増幅率がＧである増幅器２１、２２を加えたものである。また、実施形態２では、図３に示した構成のうち、図１に示した構成と同様の構成については同様の符号を付し、その説明を一部略すものとする。
すなわち、図３に示したソースフォロワ回路は、ＮＭＯＳトランジスタ１〜４、７、８と、電流源９、１０と容量素子１１、１２と増幅器２１、２２から構成される。

２ 動作
次に、図３のソースフォロワ回路の動作について説明する。図１と図３の違いは、増幅率がＧである増幅器２１、２２が追加されている点である。実施形態２では、このように増幅器２１、２２の追加によって、端子１５、１６の振幅レベルは図１の場合に比べてＧ倍だけ大きくなる。すなわち、増幅器が存在しない場合、端子１５の信号電圧Ｖ15は、図２（ｂ）に示すように振幅が小さいものであった。しかし、実施形態２では、増幅器の追加によって、図４に示すように、信号電圧Ｖ15の振幅を、位相進み量に影響を与えることなく、より大きくすることができる。それにより、実施形態２では、実施形態１で説明した図１の回路に比べ、スルーレートをＧ倍大きくすることが可能になる。

（実施形態３）
１ 構成
図５は、本発明の実施形態３のソースフォロワ回路をベースにしたフィルタ回路を説明するための回路図である。なお、図５に示した実施形態３の構成は、図９に示した従来のソースフォロワ回路に容量素子１５３、１５４を加えたものである。また、図５に示した構成のうち、図９に示した従来のソースフォロワ回路と同様の構成については同様の符号を付し、その説明を一部略すものとする。
すなわち、図５のフィルタ回路は、ＭＯＳトランジスタ３１〜３８、容量素子４１、４２、５３、５４、電流源３９、４０から構成される。

２ 動作
次に、図５のフィルタ回路の動作について説明する。
ソースフォロワ回路をベースにした図５のフィルタ回路の入力端子４３、４４から周波数ωの信号が入力される。このとき、出力端子４７、４８から出力される信号電圧Ｖ47、Ｖ48は、式（６）、（７）で示される。
Ｖ47＝Ａ・ｓｉｎωt …式（６）
Ｖ48＝Ａ・ｓｉｎ（ωt＋π） …式（７）
式（６）、（７）で表される信号が出力されるとき、出力端子４７、４８は差動出力端子であるので、それぞれの信号関係は振幅が同じで位相がπ（１８０度）だけずれたもの、すなわち反転関係になっている。図６は、信号電圧Ｖ47、Ｖ48、Ｖ49の波形を示した図である。

また、端子４９の信号電圧Ｖ49について説明する。端子４９は、容量値がＣ53である容量素子１５３によって出力端子４８と結合され、さらに抵抗値Ｒ37と等価とみなされるＭＯＳトランジスタ３７を介して電源８２に接続している。このような場合、入力端子４８を入力端子、端子４９を出力端子とするカットオフ周波数ωｃが１／（Ｒ37・Ｃ53）であるＨＰＦ（高域通過フィルタ）回路が形成されていることになる。

ここで抵抗値Ｒ37は、ＭＯＳトランジスタ３７のトランスコンダクタンス値ｇｍ37の逆数である１／ｇｍ37に等しい。ＨＰＦの出力信号は、よく知られているように入力信号に対して９０度位相が進んでいる。すなわち、信号電圧Ｖ49は、ＨＰＦの出力なので、図５に示した信号電圧Ｖ48に対し、図６に示すように位相が９０度進んでいる。
図６中の矢印で示した時刻ｔ1において、出力端子４８は点線で示した電圧レベルＶfをクロスしている。ここで、Ｖfは、無信号時の出力端子４８、４７の電圧レベルでもある。また信号電圧Ｖ49の場合、無信号時の電圧レベルはＶfとは異なる値になるが、図６においては、電圧波形Ｖ47、Ｖ48との位相関係を分かりやすくするために、無信号時の電圧レベルをＶ47、Ｖ48に揃えて表示している。

図８（ａ）で説明したように、従来技術では、この電圧Ｖfとクロスして下降する時間ｔ1で電流源として動作するＭＯＳトランジスタ５３の電流を最も多く必要とする。一方、図５に示したソースフォロワ型フィルタ回路では、ＨＰＦの作用によって、端子４９の信号電圧Ｖ49は、図６に示すように時刻ｔ1で最大値になっている。また、この端子４９は、電流源であるＭＯＳトランジスタ３５のゲートに電圧を供給しているので、信号がゼロの場合（無信号時）に比べてより多くの電流を供給することができるようになっている。このような実施形態３の機能は、図８（ａ）に示したＭＯＳトランジスタ５３の場合に問題となっていた電流不足を解消する方向に働く。

しかも、端子４９の時刻ｔ1におけるピーク電圧は、出力電圧（＝入力電圧）が大きい場合にはより大きくなるので、よりスルーレート値を大きくできる。すなわち、信号振幅が大きくなると、スルーレート値もまた大きくなるので、従来の回路で見られた大振幅でのスルーレート不足になりやすいという問題を解消していることになる。さらには、周波数が高い場合は、ＨＰＦの周波数特性より出力がより大きくなるので、実施形態３は、容量素子１５３、１５４を設置したことで、大振幅、高い周波数で問題となっていたスルーレートが不足するという問題を同時に解消することができる。

なお、本発明の実施形態３は、以上述べた構成に限定されるものではない。例えば、図７に示したように、図６に示したソースフォロワ回路に、増幅器１２１、１２２を設けるようにしてもよい。このような構成によれば、実施形態２と同様に、実施形態３のソースフォロワ型フィルタ回路のスルーレートをさらに大きくすることができる。

本発明は、ソースフォロワ回路及びソースフォロワ回路をベースにしたフィルタ回路のスルーレートを向上できるので、大きな振幅でかつ高い周波数の信号であっても歪むことなく信号を出力できるので、ソースフォロワ回路を負荷容量が大きい場合に使用する、あるいは低消費電流で高速動作させたいフィルタ回路に用いることができる。

１〜４、７、８、３１〜３８ ＭＯＳトランジスタ
５、６、１１、１２、４１、４２、１５３、１５４ 容量素子
９、１０、３９、４０ 電流源
１３、１４、４３、４４ 入力端子
１５、１６、４５、４９ 端子
１７、１８、４７、４８ 出力端子
２０、８２ 電源
２１、２２ 増幅器

Claims (4)

1. ゲートに第１入力信号が入力される第１ＭＯＳトランジスタと、ゲートに第２入力信号が入力される第２ＭＯＳトランジスタと、を備える第１トランジスタ対と、
   ドレインが前記第１ＭＯＳトランジスタのソース及び第１出力信号が出力される第１出力端子に接続する第３ＭＯＳトランジスタと、ドレインが前記第２ＭＯＳトランジスタのソース及び第２出力信号が出力される第２出力端子に接続する第４ＭＯＳトランジスタと、を備える第２トランジスタ対と、
   ゲートとドレインが前記第３ＭＯＳトランジスタのゲートに接続して前記第３ＭＯＳトランジスタと電流ミラーを構成する第５ＭＯＳトランジスタと、
   前記第５ＭＯＳトランジスタのドレインと接続して前記第５ＭＯＳトランジスタに電流を供給する第１電流源と、
   ゲートとドレインが前記第４ＭＯＳトランジスタのゲートに接続して前記第４ＭＯＳトランジスタと電流ミラーを構成する第６ＭＯＳトランジスタと、
   前記第６ＭＯＳトランジスタのドレインと接続して前記第６ＭＯＳトランジスタに電流を供給する第２電流源と、
   前記第５ＭＯＳトランジスタのゲートと前記第２出力端子との間に接続される第１容量素子と、
   前記第６ＭＯＳトランジスタのゲートと前記第１出力端子との間に接続される第２容量素子と、
   を含むことを特徴とするソースフォロワ回路。
2. 前記第２出力端子と入力端子が接続され、前記第１容量素子と出力端子が接続される第１増幅器と、
   前記第１出力端子と入力端子が接続され、前記第２容量素子と出力端子が接続される第２増幅器と、
   を、さらに含むことを特徴とする請求項１に記載のソースフォロワ回路。
3. 第１入力信号を入力するゲートを有する第１ＭＯＳトランジスタと、第２入力信号を入力するゲートを有する第２ＭＯＳトランジスタと、を備える第１トランジスタ対と、
   前記第１ＭＯＳトランジスタのソースに接続するドレインを有する第３ＭＯＳトランジスタと、前記第２ＭＯＳトランジスタのソースに接続するドレインを有する第４ＭＯＳトランジスタとを備え、前記第３ＭＯＳトランジスタのゲートが前記第４ＭＯＳトランジスタの前記ドレインに接続され、前記第４ＭＯＳトランジスタのゲートが前記第３ＭＯＳトランジスタの前記ドレインに接続される第２トランジスタ対と、
   前記第１ＭＯＳトランジスタ乃至前記第４ＭＯＳトランジスタのソースの各々に接続される容量素子と、
   ドレインが前記第３ＭＯＳトランジスタのソース及び第１出力信号が出力される第１出力端子に接続する第５ＭＯＳトランジスタと、ドレインが前記第４ＭＯＳトランジスタのソース及び第２出力信号が出力される第２出力端子に接続する第６ＭＯＳトランジスタと、を備える第３トランジスタ対と、
   ゲートとドレインが前記第５ＭＯＳトランジスタのゲートに接続し、前記第５ＭＯＳトランジスタと電流ミラーを構成する第７ＭＯＳトランジスタと、
   前記第７ＭＯＳトランジスタのドレインと接続し、前記第７ＭＯＳトランジスタに電流を供給する第１電流源と、
   ゲートとドレインが前記第６ＭＯＳトランジスタのゲートに接続し、前記第６ＭＯＳトランジスタと電流ミラーを構成する第８ＭＯＳトランジスタと、
   前記第８ＭＯＳトランジスタのドレインと接続し、前記第８ＭＯＳトランジスタに電流を供給する第２電流源と、
   前記第７ＭＯＳトランジスタのゲートと前記第２出力端子との間に接続される第１容量素子と、
   前記第８ＭＯＳトランジスタのゲートと前記第１出力端子との間に接続される第２容量素子と、
   を含むことを特徴とするソースフォロワ型フィルタ回路。
4. 前記第２出力端子と入力端子が接続され、前記第１容量素子と出力端子が接続される第１増幅器と、
   前記第１出力端子と入力端子が接続され、前記第２容量素子と出力端子が接続される第２増幅器と、
   をさらに含むことを特徴とする請求項３に記載のソースフォロワ型フィルタ回路。

Images