JP6177422B2 - アクティブバラン回路及びトランス - Google Patents
アクティブバラン回路及びトランス Download PDFInfo
- Publication number
- JP6177422B2 JP6177422B2 JP2016504913A JP2016504913A JP6177422B2 JP 6177422 B2 JP6177422 B2 JP 6177422B2 JP 2016504913 A JP2016504913 A JP 2016504913A JP 2016504913 A JP2016504913 A JP 2016504913A JP 6177422 B2 JP6177422 B2 JP 6177422B2
- Authority
- JP
- Japan
- Prior art keywords
- coil
- terminal
- signal
- current
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005669 field effect Effects 0.000 claims description 34
- 239000003990 capacitor Substances 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 13
- 230000000694 effects Effects 0.000 description 5
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/32—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/16—Networks for phase shifting
- H03H11/18—Two-port phase shifters providing a predetermined phase shift, e.g. "all-pass" filters
Landscapes
- Amplifiers (AREA)
- Coils Or Transformers For Communication (AREA)
- Networks Using Active Elements (AREA)
Description
このアクティブバラン回路では、入力端子1の入力信号から、ゲート接地のCG(common・Gate)トランジスタ4の出力をトランジスタ5により位相を調整することにより、0度位相の信号を出力端子2に出力する。また、入力端子1の入力信号から、ソース接地のCS(common・Source)トランジスタ6の出力を180度位相の反転信号として出力端子3に出力することで差動信号を得る。
図7の構成では、出力端子2の位相を正確に検出し、出力端子2の位相を出力端子3の位相の180度(反転位相)に制御する必要がある。しかし、回路の容量やトランジスタの閾値電圧のばらつきにより、特に高い周波数領域では正確に位相調整することが困難である。また、バラン回路で発生するノイズに関しても図7の構成では、削減することが考慮されていない。
ソース端子が前記入力端子に接続されるとともに、ゲート端子が接地される第1電界効果トランジスタと、
ゲート端子が前記入力端子に接続されるとともに、ソース端子が接地される第2電界効果トランジスタと、
前記第1電界効果トランジスタのドレイン端子に接続される第1コイルと前記第2電界効果トランジスタのドレイン端子に接続される第2コイルとを有する1次コイルと、前記第1コイルに対応する第3コイルと前記第2コイルに対応する第4コイルとを有する2次コイルとを備えるトランスと、
前記第3コイルに接続され、前記第3コイルに発生する信号を前記第1信号として出力する第1出力端子と、
前記第4コイルに接続され、前記第4コイルに発生する信号を前記第2信号として出力する第2出力端子と
を備える特徴とする。
図1は、本実施の形態に係るアクティブバラン回路100の構成を示す回路図である。図1を用いて、本実施の形態に係るアクティブバラン回路100の回路構成について説明する。
アクティブバラン回路100は、入力端子1から入力されるシングルエンド信号に基づいて、第1信号を出力端子2から出力し、前記第1信号とは180度位相がずれた第2信号を出力端子3から出力する。第1信号と第2信号とにより、シングルエンド信号から生成される差動信号を構成する。
(1)アクティブバラン回路100は、シングルエンド信号が入力される入力端子1にゲート接地トランジスタ4(以下、CGトランジスタ4)のソース端子を接続するとともに、ソース接地トランジスタ6(以下、CSトランジスタ6)のゲート端子を接続した入力段を有する。
CGトランジスタ4は、ソース端子が入力端子1に接続されるとともに、ゲート端子を共通端子とする(接地する)、ゲート接地の第1電界効果トランジスタの一例である。また、CSトランジスタ6は、ゲート端子が入力端子1に接続されるとともに、ソース端子を共通端子とする(接地する)、ソース接地の第2電界効果トランジスタの一例である。
非対称トランス110は、1次側(1次コイル)と2次側(2次コイル)とを有するトランスの一例である。
出力端子2は、インダクタL3に発生する信号を第1信号として出力する第1出力端子の一例である。出力端子3は、インダクタL4に発生する信号を第2信号として出力する第2出力端子の一例である。
図1において、CGトランジスタ4で発生するノイズは、差動信号の出力においてキャンセルされる。これは、CGトランジスタ4におけるノイズは、CSトランジスタ6により180度反転されたノイズによりキャンセルされるからである。
したがって、CSトランジスタ6により発生するノイズを削減することが、アクティブバラン回路100のノイズを効果的に削減することになる。
CGトランジスタ4のトランスコンダクタンスgm1は、入力側のインピーダンス(Rs)とマッチングをとる必要から、gm1=1/Rsとなる一定値となる。よって、CSトランジスタ6のトランスコンダクタンスgm2を増加させる場合、gm1とgm2との関係は、必然的にgm2>gm1となる。
ここで、CGトランジスタ4、CSトランジスタ6に流れる信号電流値を、各々、i1、i2とすると、gm1:gm2=1:Nであるため、i1:i2=1:Nとなり非対称な信号電流値となる。
CSトランジスタ6を流れる信号電流値i2は、CGトランジスタ4を流れる信号電流値i1よりも大きい。特に、CSトランジスタ6を流れる電流値i2は、CGトランジスタ4を流れる信号電流値i1の2倍以上10倍以下の範囲内であることが好ましい。
しかし、本実施の形態では、負荷インピーダンスを、非対称トランス110の1次側をコイルにすることにより実現しているため、ノイズの増加を避けることができる。これは、抵抗素子に比べてコイルのノイズは小さいためである。
このように、第1コイルのインダクタ値L1は、第2コイルのインダクタ値L2よりも大きい。特に、第1コイルのインダクタ値L1は、第2コイルのインダクタ値L2の2倍以上10倍以下の範囲内であることが好ましい。
図2に示すように、nの値を一定(ここでは、n=4)とすると、Nの増加によりNF(ノイズ)は減少するが、高周波での特性は劣化する。したがって、適切なNを選定する必要がある。Nの値は2から10が好ましい。特に、Nの値は、4から8の範囲内がよく、8が最適である。
図3を用いて、非対称トランスの1次側の電流で生成された磁界により、2次側のインダクタL3,L4に差動信号電流を生成する動作について説明する。
インダクタL1,L2,L3,L4について、電圧をv1,v2,v3,v4とし、電流をi1,i2,i3,i4とする。また、Mmnは相互インダクタンスとする。m,nは、1,2,3,4の値をとる。例えば、M12は、L1とL2との相互インダクタンスを意味する。
k12=kp、k34=kS、k12とk34以外のkmn=k、L1=nLp、L2=Lp、L3=L4=Lsとする。
このように、第3コイルのインダクタ値L3と第4コイルのインダクタ値L4とは略等しいことが好ましい。L3=L4とすることにより、第1信号と第2信号との位相誤差、振幅誤差を抑制することができる。
上記の値と、式1及び式2により、2次側の電圧は以下の式3となる。
本実施の形態では、主に、実施の形態1と異なる点について説明する。
本実施の形態では、実施の形態1で説明した構成部と同様の構成部については同一の符号を付し、その説明を省略する場合がある。
図4に示すアクティブバラン回路102は、実施の形態1で説明したアクティブバラン回路100に対し、CG−CSトランジスタで構成される入力段と非対称トランスの1次側との間に、カスコードトランジスタが挿入された構成を有する。
カスコードトランジスタ32のソース端子はCSトランジスタ6のドレイン端子に接続され、ゲート端子はバイアス端子30に接続され、ドレイン端子はインダクタL2に接続される。
本実施の形態では、主に、実施の形態1,2と異なる点について説明する。
本実施の形態では、実施の形態1,2で説明した構成部と同様の構成部については同一の符号を付し、その説明を省略する場合がある。
図5に示すアクティブバラン回路103は、実施の形態2で説明したアクティブバラン回路102に対し、CSトランジスタ6のバイアス電圧を設定することができる構成を追加したものである。
このように、入力端子1とCSトランジスタ6のゲート端子の間にコンデンサ41を挿入し、バイアス電圧をバイアス端子40からCSトランジスタ6のゲート端子に供給する。
本実施の形態では、主に、実施の形態1〜3と異なる点について説明する。
本実施の形態では、実施の形態1〜3で説明した構成部と同様の構成部については同一の符号を付し、その説明を省略する場合がある。
本実施の形態では、実施の形態1〜3のアクティブバラン回路100,102,103において、トランジスタの一部または全部を電界効果型トランジスタから接合型(バイポーラ型)トランジスタに変更した構成について説明する。
図6に示すアクティブバラン回路104では、実装されている全ての電界効果型トランジスタを接合型トランジスタに変更している。アクティブバラン回路104は、CGトランジスタ4に替えて接合型トランジスタ51を備え、CSトランジスタ6に替えて接合型トランジスタ52を備える。
接合型トランジスタ52は、ベース端子が入力端子1に接続されるとともに、エミッタ端子を共通端子とする(接地する)、エミッタ接地の第2接合型トランジスタの一例である。
また、実施の形態1〜3のアクティブバラン回路100,102,103において、トランジスタの全部を電界効果型から接合型に変更してもよいし、一部を電界効果型から接合型に変更してもよい。
なお、以上の実施の形態は、本質的に好ましい例示であって、本発明、その適用物や用途の範囲を制限することを意図するものではなく、必要に応じて種々の変更が可能である。本発明は、これらの実施の形態に限定されるものではなく、必要に応じて種々の変更が可能である。
Claims (9)
- シングルエンド信号が入力される入力端子を有するアクティブバラン回路において、
ソース端子が前記入力端子に接続されるとともに、ゲート端子が接地され、第1電流が流れる第1電界効果トランジスタと、
ゲート端子が前記入力端子に接続されるとともに、ソース端子が接地され、電流値が前記第1電流より大きい第2電流が流れる第2電界効果トランジスタと、
1次コイルと2次コイルとが磁気的に結合されるトランスと
を備え、
前記1次コイルは、
前記第1電界効果トランジスタのドレイン端子に接続される第1コイルであって前記第1電流が入力される第1コイルと、前記第1コイルに接続されるとともに前記第2電界効果トランジスタのドレイン端子に接続される第2コイルであって前記第2電流が入力される第2コイルとを有し、
前記第1コイルのインダクタ値は、前記第2コイルのインダクタ値よりも大きく、
前記2次コイルは、
前記第1コイルに対応する第3コイルと前記第2コイルに対応する第4コイルとを有し、
前記第3コイルのインダクタ値と前記第4コイルのインダクタ値とは等しく、
前記アクティブバラン回路は、さらに、
前記第3コイルに接続され、前記第3コイルに発生する信号を前記シングルエンド信号と同位相の第1信号として出力する第1出力端子と、
前記第4コイルに接続され、前記第4コイルに発生する信号を前記シングルエンド信号とは180度位相がずれた第2信号として出力する第2出力端子と
を備えたアクティブバラン回路。 - 前記第1コイルのインダクタ値は、前記第2コイルのインダクタ値の2倍以上10倍以下の範囲内である請求項1に記載のアクティブバラン回路。
- 前記第2電界効果トランジスタのトランスコンダクタンス値は、前記第1電界効果トランジスタのトランスコンダクタンス値の2倍以上10倍以下の範囲内である請求項1または2に記載のアクティブバラン回路。
- 前記入力端子と前記第2電界効果トランジスタのゲート端子との間に配置されたバイアス端子と、前記バイアス端子と前記入力端子との間に配置されたコンデンサとを備えた請求項1から3のいずれか1項に記載のアクティブバラン回路。
- 前記第1電界効果トランジスタと前記第1コイルとの間に、前記第1電界効果トランジスタにカスコード接続された第3電界効果トランジスタを備えた請求項1から4のいずれか1項に記載のアクティブバラン回路。
- 前記第2電界効果トランジスタと前記第2コイルとの間に、前記第2電界効果トランジスタにカスコード接続された第4電界効果トランジスタを備えた請求項1から5のいずれか1項に記載のアクティブバラン回路。
- シングルエンド信号が入力される入力端子を有するアクティブバラン回路において、
エミッタ端子が前記入力端子に接続されるとともに、ベース端子が接地され、第1電流が流れる第1接合型トランジスタと、
ベース端子が前記入力端子に接続されるとともに、エミッタ端子が接地され、電流値が前記第1電流より大きい第2電流が流れる第2接合型トランジスタと、
1次コイルと2次コイルとが磁気的に結合されるトランスと
を備え、
前記1次コイルは、
前記第1接合型トランジスタのコレクタ端子に接続され、前記第1電流が入力される第1コイルと、前記第1コイルに接続されるとともに前記第2接合型トランジスタのコレクタ端子に接続され、前記第2電流が入力される第2コイルとを有し、
前記第1コイルのインダクタ値は、前記第2コイルのインダクタ値よりも大きく、
前記2次コイルは、
前記第1コイルに対応する第3コイルと前記第2コイルに対応する第4コイルとを有し、
前記第3コイルのインダクタ値と前記第4コイルのインダクタ値とは等しく、
前記アクティブバラン回路は、さらに、
前記第3コイルに接続され、前記第3コイルに発生する信号を第1信号として出力する第1出力端子と、
前記第4コイルに接続され、前記第4コイルに発生する信号を前記第1信号とは180度位相がずれた第2信号として出力する第2出力端子と
を備えたアクティブバラン回路。 - 入力端子から入力されるシングルエンド信号に基づいて、第1信号と、前記第1信号とは180度位相がずれた第2信号とを出力するアクティブバラン回路であって、ソース端子が前記入力端子に接続されるとともに、ゲート端子が接地され、第1電流が流れる第1電界効果トランジスタと、ゲート端子が前記入力端子に接続されるとともに、ソース端子が接地され、電流値が前記第1電流より大きい第2電流が流れる第2電界効果トランジスタとを備えるアクティブバラン回路に用いられるトランスであって、
1次コイルと、前記1次コイルに磁気的に結合される2次コイルとを有し、
前記1次コイルは、
前記第1電界効果トランジスタのドレイン端子に接続され、前記第1電流が入力される第1コイルと、前記第1コイルに接続されるとともに前記第2電界効果トランジスタのドレイン端子に接続され、前記第2電流が入力される第2コイルとを有し、
前記第1コイルのインダクタ値は、前記第2コイルのインダクタ値よりも大きく、
前記2次コイルは、
前記第1コイルに対応する第3コイルと前記第2コイルに対応する第4コイルとを有し、
前記第3コイルのインダクタ値と前記第4コイルのインダクタ値とは等しく、
前記第3コイルは、前記第3コイルに発生する信号を前記第1信号として出力する第1出力端子に接続され、
前記第4コイルは、前記第4コイルに発生する信号を前記第2信号として出力する第2出力端子に接続されるトランス。 - 前記第1コイルのインダクタ値は、前記第2コイルのインダクタ値の2倍以上10倍以下の範囲内である請求項8に記載のトランス。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2014/054692 WO2015128965A1 (ja) | 2014-02-26 | 2014-02-26 | アクティブバラン回路及びトランス |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2015128965A1 JPWO2015128965A1 (ja) | 2017-03-30 |
JP6177422B2 true JP6177422B2 (ja) | 2017-08-09 |
Family
ID=54008337
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016504913A Expired - Fee Related JP6177422B2 (ja) | 2014-02-26 | 2014-02-26 | アクティブバラン回路及びトランス |
Country Status (3)
Country | Link |
---|---|
US (1) | US9614498B2 (ja) |
JP (1) | JP6177422B2 (ja) |
WO (1) | WO2015128965A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111082765B (zh) * | 2019-12-27 | 2022-04-08 | 中电国基南方集团有限公司 | 一种超宽带两位移相器 |
US11949446B2 (en) * | 2020-06-26 | 2024-04-02 | Intel Corporation | Transformer, transmitter circuit, semiconductor chip, semiconductor package, base station, mobile device, and method for a radio frequency transmitter |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4942868A (en) | 1988-03-30 | 1990-07-24 | Malmros Holding, Inc. | Ultrasonic treatment of animals |
US5048520A (en) | 1988-03-30 | 1991-09-17 | Malmros Holding, Inc. | Ultrasonic treatment of animals |
US5305737A (en) | 1988-03-30 | 1994-04-26 | Arjo Inc. | Ultrasonic treatment system |
US5178134A (en) | 1988-03-30 | 1993-01-12 | Malmros Holding, Inc. | Ultrasonic treatment of animals |
US5665141A (en) | 1988-03-30 | 1997-09-09 | Arjo Hospital Equipment Ab | Ultrasonic treatment process |
JP2000165202A (ja) * | 1998-11-25 | 2000-06-16 | Toshiba Corp | 単相−差動変換回路 |
US6150852A (en) | 1999-01-14 | 2000-11-21 | Qualcomm Incorporated | Active differential to single-ended converter |
JP3656911B2 (ja) * | 2002-09-27 | 2005-06-08 | オリオン電機株式会社 | 電源回路 |
JP4226376B2 (ja) * | 2003-04-15 | 2009-02-18 | 日本電信電話株式会社 | アクティブバラン回路 |
JP2005244000A (ja) * | 2004-02-27 | 2005-09-08 | Toko Inc | バラントランス |
JP5828069B2 (ja) | 2011-07-27 | 2015-12-02 | パナソニックIpマネジメント株式会社 | 電力分配回路 |
JP5588496B2 (ja) * | 2011-11-02 | 2014-09-10 | 旭化成エレクトロニクス株式会社 | スプリッタ回路およびチューナーシステム |
-
2014
- 2014-02-26 US US15/103,403 patent/US9614498B2/en not_active Expired - Fee Related
- 2014-02-26 JP JP2016504913A patent/JP6177422B2/ja not_active Expired - Fee Related
- 2014-02-26 WO PCT/JP2014/054692 patent/WO2015128965A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2015128965A1 (ja) | 2015-09-03 |
US9614498B2 (en) | 2017-04-04 |
US20160315599A1 (en) | 2016-10-27 |
JPWO2015128965A1 (ja) | 2017-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7420423B2 (en) | Active balun device | |
JP4998211B2 (ja) | 低雑音増幅器及び差動増幅器 | |
JP4803189B2 (ja) | 差動増幅器 | |
JP2010147574A (ja) | 電力増幅器 | |
TWI548205B (zh) | Balanced upscale mixer | |
JP2012257070A (ja) | トランスインピーダンスアンプ | |
JP5239451B2 (ja) | 差動単相変換回路 | |
US7642858B2 (en) | Active baluns | |
JP6177422B2 (ja) | アクティブバラン回路及びトランス | |
JP6488674B2 (ja) | Dcオフセットキャンセル回路 | |
US20170111011A1 (en) | Balanced up-conversion mixer | |
JP4423303B2 (ja) | 周波数変換回路 | |
JP5375680B2 (ja) | 単相差動変換器 | |
JP5433614B2 (ja) | 半導体集積回路および受信装置 | |
JP2015170892A (ja) | 低雑音増幅回路 | |
US8310311B2 (en) | Semiconductor integrated circuit device and communication system | |
JP2014225852A (ja) | アクティブバラン回路 | |
JP6230903B2 (ja) | 低雑音増幅器 | |
CN110661494A (zh) | 高频放大电路及半导体设备 | |
TWI696345B (zh) | 信號處理裝置 | |
US8847687B2 (en) | Multi-path broadband amplifier | |
US20140357204A1 (en) | Signal Processing | |
JP2008258789A (ja) | 低雑音増幅器 | |
JP5589881B2 (ja) | 差動単相変換回路 | |
KR101584448B1 (ko) | 대신호용 능동 발룬 회로 및 이를 이용한 차동 전력 증폭기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170419 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170613 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170711 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6177422 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |