JP2014023149A - 多出力相互コンダクタンス増幅器に基づく計装用増幅器 - Google Patents

多出力相互コンダクタンス増幅器に基づく計装用増幅器 Download PDF

Info

Publication number
JP2014023149A
JP2014023149A JP2013141506A JP2013141506A JP2014023149A JP 2014023149 A JP2014023149 A JP 2014023149A JP 2013141506 A JP2013141506 A JP 2013141506A JP 2013141506 A JP2013141506 A JP 2013141506A JP 2014023149 A JP2014023149 A JP 2014023149A
Authority
JP
Japan
Prior art keywords
output
inverting
amplifier
resistor
transconductance amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013141506A
Other languages
English (en)
Other versions
JP6212307B2 (ja
Inventor
Paul M Werking
ポール・エム・ワーキング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honeywell International Inc
Original Assignee
Honeywell International Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honeywell International Inc filed Critical Honeywell International Inc
Publication of JP2014023149A publication Critical patent/JP2014023149A/ja
Application granted granted Critical
Publication of JP6212307B2 publication Critical patent/JP6212307B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45644—Indexing scheme relating to differential amplifiers the LC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45676—Indexing scheme relating to differential amplifiers the LC comprising one cascode current mirror
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45711—Indexing scheme relating to differential amplifiers the LC comprising two anti-phase controlled SEPP circuits as output stages, e.g. fully differential

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

【課題】計装用増幅器のための装置及び集積回路を提供すること。
【解決手段】一例では、計装用増幅器装置は、第１の多出力相互コンダクタンス増幅器の２つの非反転出力部、並びに第２の多出力相互コンダクタンス増幅器の非反転出力部及び反転出力部を使用する。両方の多出力相互コンダクタンス増幅器は、反転入力部に接続される非反転出力部、及び個々の入力電圧端子に接続される非反転入力部を有する。第１の抵抗器が、両方の多出力相互コンダクタンス増幅器の反転入力部間に接続される。両方の多出力相互コンダクタンス増幅器の出力部は、互いに接続され、第２の抵抗器を介してグランドに接続され、出力電圧端子に接続される。他の例では、３出力相互コンダクタンス増幅器からの２対の出力部が、２つの電圧出力端子を提供するように接続され、バッファ又は差動増幅器に接続されてもよい。これらは、従来の計装用増幅器を上回る種々の利点を提供する。
【選択図】図４

Description

[0001]本開示は、集積回路に関し、詳細には集積回路内の計装用増幅器に関する。
[0002]実験室用途、産業用途、及びオーディオ用途を含む種々の用途では、例えば、潜在的に非常に高い共通電圧が重畳された２つの比較的弱い個々の電圧間の差を測定する必要性が共有される。計装用増幅器は、２つの個々の入力電圧上に重畳された共通電圧、すなわち同相電圧を除去し、２つの個々の入力電圧間の差に正比例する出力電圧を生成することによってこの必要性を満たす。このように、計装用増幅器の出力電圧Ｖｏｕｔは、式１に従って、２つの入力電圧Ｖ１及びＶ２の同相利得ＡＣＭ及び差動利得ＡＤＭによって特徴付けられる。
Ｖｏｕｔ＝ＡＤＭ（Ｖ１−Ｖ２）＋ＡＣＭ（Ｖ１＋Ｖ２）／２ （式１）
[0003]理想的な計装用増幅器は、一定の差動利得、及びゼロの同相利得を有する。実際には、同相利得は、ゼロではない可能性があるが、代わりに、差動利得よりはるかに小さい可能性がある。計装用増幅器に関する重要な測定値は、同相除去比（ＣＭＲＲ）であり、これは、デシベル（ｄＢ）で表された差動利得に対する同相利得の比である。通常の計装用増幅器は、３０から６０ｄＢの範囲のＣＭＲＲを有する可能性がある。ＣＭＲＲがより高いほど、計装用増幅器は理想により近くなる。
[0004]通常の計装用増幅器は、演算増幅器及び４つ以上の抵抗器を使用して実装される。計装用増幅器内の特定の抵抗器によって提示される抵抗の大きさは、増幅器の利得を決定する。しかしながら、抵抗器の選択によってこれらの増幅器の利得を制御することは、通常、可能である限り同一の抵抗を有する一対の対抗器を整合させることに左右される。計装用増幅器を製造することの困難さ及び費用は、抵抗器の対の整合に求められる精度が高くなるにつれて、急激に上昇する可能性がある。例えば、特定のレベルより上の精度の抵抗器の整合は、通常、抵抗器の精密に較正されたトリミングのために、レーザを使用する高価なプロセスを必要とする。
[0005]計装用増幅器内の抵抗器は、追加の厄介な問題を引き起こす可能性がある。例えば、抵抗器は、ポリシリコン抵抗器として実装される可能性があり、ポリシリコン抵抗器は、抵抗器対が完全に整合されている場合であっても、出力電圧に著しい歪み又は非線形性を形成する電圧係数を有する可能性がある。このような電圧係数は、任意の同相電圧が差動利得を変化させることによって出力電圧を事実上変調させる可能性がある。
米国特許第８，０８１，０３０号
[0006]本開示は、他の利点の中でも高い精度及び同相除去を計装用増幅器に提供することができる装置、集積回路、及び方法を対象とする。
[0007]一例では、装置は、第１の多出力相互コンダクタンス増幅器、第２の多出力相互コンダクタンス増幅器、第１の抵抗器、第２の抵抗器、及び第１の出力電圧端子を含む。第１の多出力相互コンダクタンス抵抗器は、非反転入力部、反転入力部、第１の非反転出力部、及び第２の非反転出力部を含む。第１の非反転出力部は反転入力部に接続され、非反転入力部は第１の入力電圧端子に接続される。第２の多出力相互コンダクタンス増幅器は、非反転入力部、反転入力部、第１の非反転出力部、及び反転出力部を含む。第１の非反転出力部は反転入力部に接続され、非反転入力部は第２の入力電圧端子に接続される。第１の抵抗器の第１の端部は、第１の多出力相互コンダクタンス増幅器の反転入力部に接続され、第１の抵抗器の第２の端部は、第２の多出力相互コンダクタンス増幅器の反転入力部に接続される。第２の抵抗器の第１の端部は、第１の相互コンダクタンス増幅器の第２の非反転出力部、及び第２の多出力相互コンダクタンス増幅器の反転出力部の両方に接続される。第２の抵抗器の第２の端部は、第２の抵抗器の第１の端部が非反転入力を有する場合、グランドに接続され、又は第２の抵抗器の第１の端部が反転入力を有する場合、増幅器の増幅器出力ノードに接続される。第１の出力電圧端子は、第１の多出力相互コンダクタンス増幅器の第２の非反転出力部、及び第２の多出力相互コンダクタンス増幅器の反転出力部の両方に接続される。
[0008]他の例では、集積回路は、第１の３出力相互コンダクタンス増幅器、第２の３出力相互コンダクタンス増幅器、第１のノード、第２のノード、第１の抵抗器、第２の抵抗器、第３の抵抗器、第１の出力電圧端子、及び第２の出力電圧端子を含む。第１の３出力相互コンダクタンス増幅器は、非反転入力部、反転入力部、第１の非反転出力部、第２の非反転出力部、及び反転出力部を含む。第１の非反転出力部は、反転入力部に接続される。第２の３出力相互コンダクタンス増幅器は、非反転入力部、反転入力部、第１の非反転出力部、第２の非反転出力部、及び反転出力部を含む。第１の非反転出力部は、反転入力部に接続される。第１のノードは、第１の多出力相互コンダクタンス増幅器の第２の非反転出力部、及び第２の多出力相互コンダクタンス増幅器の反転出力部の両方に接続される。第２のノードは、第１の多出力相互コンダクタンス増幅器の反転出力部、及び第２の多出力相互コンダクタンス増幅器の第２の非反転出力部の両方に接続される。第１の抵抗器は、第１及び第２の３出力相互コンダクタンス増幅器の非反転入力部に接続される。第２の抵抗器の第１の端部は第１のノードに接続され、第３の抵抗器の第１の端部は第２のノードに接続される。第２及び第３の抵抗器の第２の端部は、出力信号復帰基準電圧又はグランドに接続される。第１の出力電圧端子は第１のノードの下流にあり、第２の出力電圧端子は第２のノードの下流にある。
[0009]他の実施形態は、入力及び出力電圧ラインの一部又はすべてにバッファを有する上記増幅器を含む。これらのバッファは、演算増幅器を含んでもよく、電圧利得及び位相遅延をこれらの電圧ラインに与えることができる。電圧利得は、入力バッファ全体で一致していてもよく、１に等しくてもよい。加えて、位相遅延応答は、入力バッファ全体で一致していてもよい。
[0010]
１つ又は複数の例の詳細は、添付図面及び以下の説明に記載される。他の特徴、目的、及び利点は、説明、図面、及び特許請求の範囲から明らかになるであろう。
[0011]本開示の例示的な実施形態による、２つの２出力相互コンダクタンス増幅器を用いて実装される計装用増幅器の回路図である。 [0012]本開示の他の例示的な実施形態による、２つの３出力相互コンダクタンス増幅器及び非反転出力バッファを用いて実装される計装用増幅器の回路図である。 [0013]本開示の他の例示的な実施形態による、２つの３出力相互コンダクタンス増幅器及び反転出力バッファを用いて実装される計装用増幅器の回路図である。 [0014]本開示の例示的な実施形態による、２つの３出力相互コンダクタンス増幅器及び２つの出力部を用いて実装される計装用増幅器の回路図である。 [0015]本開示の例示的な実施形態による、２つの３出力相互コンダクタンス増幅器、及び非反転バッファを有する２つの出力部を用いて実装される計装用増幅器の回路図である。 [0016]本開示の他の例示的な実施形態による、２つの３出力相互コンダクタンス増幅器、及び反転バッファを有する２つの出力部を用いて実装される計装用増幅器の回路図である。 [0017]本開示の例示的な実施形態による、２つの３出力相互コンダクタンス増幅器、差動増幅器、及び２つの出力部を用いて実装される計装用増幅器の回路図である。 [0018]本開示の他の例示的な実施形態による、２つの３出力相互コンダクタンス増幅器及び２つの出力部を用いて実装される計装用増幅器の回路図である。 [0019]本開示の他の例示的な実施形態による、２つの３出力相互コンダクタンス増幅器、及び非反転バッファを有する２つの出力部を用いて実装される計装用増幅器の回路図である。 [0020]本開示の他の例示的な実施形態による、２つの３出力相互コンダクタンス増幅器、及び反転バッファを有する２つの出力部を用いて実装される計装用増幅器の回路図である。 [0021]本開示の他の例示的な実施形態による、２つの３出力相互コンダクタンス増幅器、差動増幅器、及び２つの出力部を用いて実装される計装用増幅器の回路図である。 [0022]本開示の例示的な実施形態による、計装用増幅器内に組み込まれてもよい３出力相互コンダクタンス増幅器の例示的な実施形態の例の概略図である。
[0023]本明細書に記載の種々の例は、多出力相互コンダクタンス増幅器に基づく計装用増幅器のための装置及び集積回路を対象とし得る。特に、本明細書に開示される多くの例は、３出力相互コンダクタンス増幅器（「ＴＯＴＡ」）に基づく計装用増幅器を実装する。３出力相互コンダクタンス増幅器は、実質的に同じ振幅又は大きさの電流の３つの出力を供給し、出力の２つは反転されず、すなわち、非反転極性を有し、第３の出力は反転され、すなわち、反転極性を有する。すなわち、３出力相互コンダクタンス増幅器は、３つの電流出力Ｉｏｕｔ１、Ｉｏｕｔ２、Ｉｏｕｔ３を供給し、ここで、−Ｉｏｕｔ３＝Ｉｏｕｔ１＝−Ｉｏｕｔ２である。本明細書で開示される３出力相互コンダクタンス増幅器又は他の多出力相互コンダクタンス増幅器に基づく計装用増幅器を実装すると、他の利点の中でも、高い精度及び同相信号の除去を提供することができる。
[0024]図１は、２つの多出力相互コンダクタンス増幅器（「ＭＯＴＡ」）１５及び２９を用いて実装される例示的な計装用増幅器１０の回路図である。本明細書で使用される多出力相互コンダクタンス増幅器は、概して、２つ以上の出力を有し、２出力相互コンダクタンス増幅器（「ＤＯＴＡ」）又は３出力相互コンダクタンス増幅器（「ＴＯＴＡ」）として実装され得る任意の相互コンダクタンス増幅器を指す用語である。ＭＯＴＡ１５及び１９は、図１に示される実施形態ではＤＯＴＡとして実装され、ＤＯＴＡ１５は２つの非反転出力部を有し、ＤＯＴＡ２９は１つの非反転出力部及び１つの反転出力部を有する。ＭＯＴＡ１５及び２９は、他の例では３出力相互コンダクタンス増幅器（「ＴＯＴＡ」）として実装されてもよく、計装用増幅器１０は、多出力相互コンダクタンス増幅器１５の２つの非反転出力部、及び多出力相互コンダクタンス増幅器２９の非反転出力部の１つを使用する。
[0025]種々の実装形態で使用される技術に応じて、ＴＯＴＡとして、ＭＯＴＡ１５及び２９の両方、並びにおそらくは、集積回路の他の増幅器要素を実装することは、より簡単且つより容易である可能性がある。これは、ＤＯＴＡ１５及び２９の両方の機能を含む種々の機能のためにＭＯＴＡの単一の機能を使用することを可能にすることができ、このことは、例えば、ライブラリインフラストラクチャコストの複雑さを低減することができる。他の例では、一方が２つの非反転出力部を有し、一方が１つの非反転出力部を有する、特定の形式のＤＯＴＡとしてＭＯＴＡ１５及び２９を実装することは、説得力のある利点を提供することができる。
[0026]図１の例は、後述する他の例の中でも、計装用増幅器として機能することができ、計装用増幅器１０に示される要素は、入力端子１２のＶ１及び入力端子２４のＶ２の２つの入力電圧間の電圧差に比例する出力端子４４での出力電圧Ｖｏｕｔを供給する増幅器網として機能することができる。
[0027]具体的には、計装用増幅器１０では、ＤＯＴＡ１５は、非反転入力部１４、反転入力部２０、第１の非反転出力部１８、及び第２の非反転出力部２２を有する。ＤＯＴＡ１５の非反転入力部１４は、第１の入力電圧端子１２に接続される。第１の非反転出力部１８は反転入力部２０に接続され、この方法によって、ＤＯＴＡ１５は、２型の電流コンベア（「ＣＣＩＩ」）としても機能する。このように、反転出力部２０の電圧入力を、非反転入力部１４の電圧と実質的に等しくすることができ、抵抗器３８（抵抗Ｒ１を有する）を通る電流を、非反転出力部１８及び２２の整合された電流と実質的に等しくすることができ、入力部１４及び２０の電流を実質的にゼロにすることができる。
[0028]第２のＤＯＴＡ２９は、図１の図に示すように、非反転入力部２６、反転入力部３４、第１の非反転出力部３２、及び反転出力部３６を有する。ＤＯＴＡ２９の非反転入力部２６は、第２の入力電圧端子２４に接続される。第１の非反転出力部３２は反転入力部３４に接続され、これによって、ＤＯＴＡ２９は、２型の電流コンベア（「ＣＣＩＩ」）としても機能することを意味する。
[0029]計装用増幅器１０は、抵抗Ｒ１を有する第１の抵抗器３８も含む。第１の抵抗器３８の第１の端部は、第１のＤＯＴＡ１５の反転入力部２０に接続され、第１の抵抗器３８の第２の端部は、第２のＤＯＴＡ２９の反転入力部３４に接続される。
[0030]第１のＤＯＴＡ１５の第２の非反転出力部２２及び第２のＤＯＴＡ２９の反転出力部３６は、ノード４０を介して互いに接続される。計装用増幅器１０は、抵抗Ｒ２を有する第２の抵抗器４２も含む。第２の抵抗器４２の第１の端部は、ノード４０を介して、第１のＤＯＴＡ１５の第２の非反転出力部２２及び第２のＤＯＴＡ２９の反転出力部３６の両方に接続される。第２の抵抗器４２の第２の端部はグランドに接続され、抵抗器４２を通って流れる電流の２倍の電流が抵抗器３８を通って流れる。
[0031]計装用増幅器１０は、電圧Ｖｏｕｔを有する第１の出力電圧端子４４も含む。第１の出力電圧端子４４は、第１のＤＯＴＡ１５の第２の非反転出力部２２及び第２のＤＯＴＡ２９の反転出力部３６の両方に接続される。
[0032]計装用増幅器１０は、それによって、入力電圧Ｖ１及びＶ２の電圧自体に比較して非常に小さくすることができる入力電圧Ｖ１及びＶ２間の電圧差の電圧Ｖｏｕｔを介した非常に明確な示度を提供することができる。すなわち、計装用増幅器１０は、差動電圧が入力電圧Ｖ１及びＶ２の同相電圧に比較して非常に弱い場合であっても、入力電圧Ｖ１及びＶ２間の差動電圧の明確な示度を提供することができる。さらに、計装用増幅器１０は、図２及び３を簡単に紹介した後、後述するように、通常の計装用増幅器に勝るいくつかの利点と共にこの機能を果たすことができる。図２及び３は、いくつかの設定でさらなる利点を提供することもできる計装用増幅器１０の変形例を示す。
[0033]図２は、２つの３出力相互コンダクタンス増幅器（「ＴＯＴＡ」）１６及び３０を用いて実装される計装用増幅器５０の回路図である。計装用増幅器５０の多くは、図１の計装用増幅器１０と類似する。図１のＤＯＴＡ１５及び２９は、上述したようにＴＯＴＡとして実装されてもよいが、図２は、２つの非反転出力部及び１つの反転入力部を各々が有するＴＯＴＡ１６及び３０として実装された類似の要素を明示的に示す。
[0034]ＴＯＴＡ１６は、図１のＤＯＴＡ１５とまったく同じ要素を有するが、計装用増幅器５０で使用されない反転出力部４６も図示されている。同様に、ＴＯＴＡ３０は、図１のＤＯＴＡ２９とまったく同じ要素を有するが、計装用増幅器５０で使用されない第２の非反転出力部４８も図示されている。第１のＴＯＴＡ１６の反転出力部４６及び第２のＴＯＴＡ３０の第２の非反転出力部４８は、図２の実装形態では使用されないが、ＴＯＴＡ１６及び３０は、いくつかの例でより簡単な実装形態及び低減されたライブラリインフラストラクチャコストを提供することができる同一の要素であってもよい。加えて、第１のＴＯＴＡ１６の反転出力部４６及び第２のＴＯＴＡ３０の第２の非反転出力部４８は、後続の図に関連して以下に開示されるように、追加の利点を提供することもできる。
[0035]図２の計装用増幅器５０は、ノード４０及び（それが受ける出力が図１とは異なる上流回路構成によって調整されることを示すため、図１の出力電圧端子４４とは別の参照番号が割り当てられる）出力電圧端子５６間の出力バッファ５４も含む。出力バッファ５４は、例えば、従来の単一出力の演算相互コンダクタンス増幅器（「ＯＴＡ」）又は演算増幅器として構成されてもよい。
[0036]図３は、これも２つのＴＯＴＡ１６及び３０を用いて実装される計装用増幅器６０の回路図である。計装用増幅器６０は、演算増幅器又はＯＴＡのいずれかであってもよく、非反転バッファ５４とは反対の反転バッファとして構成される増幅器７４も含む。計装用増幅器６０は、この例では、第１のＴＯＴＡ１６の反転出力部４６及び第２のＴＯＴＡ３０の第２の非反転出力部４８も使用する。第１のＴＯＴＡ１６の反転出力部４６及び第２のＴＯＴＡ３０の第２の非反転出力部４８は、ノード７０を介して増幅器７４の反転入力部７２に接続され、増幅器７４の非反転入力部７６はグランドに接続される。増幅器７４の出力部７８は、増幅器出力ノード７９を介して、抵抗Ｒ２を有する帰還抵抗器８０に接続される。帰還抵抗器８０の他方の端部は、増幅器７４の反転入力部７２で仮想グランドに接続される。したがって、図３の抵抗器８０並びに図１及び２の抵抗器４２の両方の場合では、抵抗器４２及び８０は、各々、第２の抵抗器を形成し、第２の抵抗器の第１の端部は、ＤＯＴＡ又はＴＯＴＡの一方の非反転出力部、及びＤＯＴＡ又はＴＯＴＡの他方の反転出力部に接続され、第２の端部は、グランド又は出力ノードに接続される。具体的には、図１及び２の抵抗器４２に関しては、この第２の抵抗器の第１の端部が第１のＤＯＴＡ１５又は第１のＴＯＴＡ１６の非反転入力部に接続される場合、この第２の抵抗器の第２の端部はグランドに接続され、図３の抵抗器８０に関しては、この第２の抵抗器の第１の端部が第１のＴＯＴＡ１６の反転入力部２２に接続される場合、この第２の抵抗器の第２の端部はインバータの出力部に接続される。いずれの場合でも、計装用増幅器は、出力バッファ、すなわち、計装用増幅器５０のための出力バッファ５６、又は計装用増幅器６０のための出力バッファとして構成された増幅器７４で構成されてもよい。増幅器７４の出力部７８は、出力電圧Ｖｏｕｔを有する出力電圧端子８２にも接続される。
[0037]図１〜３の計装用増幅器１０、５０、及び６０は、通常の計装用増幅器に勝るいくつかの重要な利点を提供することができる。例えば、既知の計装用増幅器は、典型的に、抵抗が整合されなければならない抵抗器の１つ又は複数の対を含む４つ以上の抵抗器を含み、計装用増幅器の同相除去（ＣＭＲ）はこの整合の精度によって制約される。対照的に、図１〜３の計装用増幅器１０、５０、及び６０は、２つの抵抗器のみを含み、優れたＣＭＲを提供するために整合させる必要はない。
[0038]抵抗器３８及び４２は、この例では別個の抵抗要素であってもよい。抵抗器３８及び４２は、ポリシリコン、ＴａＮ、ＣｒＳｉ、ＣｒＳｉＮ、ＳｉＣＣｒ、又は他の適切な抵抗性材料で構成されてもよい。
[0039]出力が軽い負荷をかけられる場合、出力バッファを持たない図１の計装用増幅器１０が有利である可能性がある。出力が重い負荷をかけられる場合、図２の計装用増幅器２０は追加の利点を提供することができる。図３の計装用増幅器６０は、さらなる利点を提供することができ、且つ、増幅器７４はレイルトゥレイル入力段を必要としないため、実装するのがより簡単である可能性ある。図１の計装用増幅器１０は、その使用が可能である適用例において実装するために、これらの３つの例の中で最も経済的である可能性がある。
[0040]加えて、図１〜３の３つの計装用増幅器１０、５０、及び６０はすべて、いくつかの利点を共有することができる。計装用増幅器５０及び６０は、非常に低い出力インピーダンスを有することができる。２つの並列電流コンベアからの出力を加えることによって、計装用増幅器１０、５０、及び６０の各々は、追加の抵抗器なしに２倍の出力電流及び２倍の差動利得を提供する。計装用増幅器１０、５０、及び６０は、出力電流が並列の２つの異なる増幅器からの出力を結合し、それらの雑音は無相関であるため、すべてそれらの電圧利得に関して低い雑音を有することができる。計装用増幅器１０、５０、及び６０は、それらは並列電流コンベアの単一の段のみを有するため、優れた周波数応答を実現することもできる。計装用増幅器１０及び５０の各々は、通常の計装用増幅器と比較してより低い量の電力及びチップ面積を消費する可能性もある。
[0041]３つの計装用増幅器１０、５０、及び６０のすべてに関する出力電圧Ｖｏｕｔは、式１によって記述される伝達関数に従い、ここで差動利得ＡＤＭは以下のとおりである。
ＡＤＭ＝２Ｒ２／Ｒ１ （式２）
同相利得ＡＣＭは、増幅器の入力段トランジスタに依存し、典型的には、適切に設計された増幅器に関して０．０００１（約１／ｇｍｒ０）未満である。
[0042]図４は、２つのＴＯＴＡ１６及び３０、並びに２つの出力部を用いて実装される例示的な計装用増幅器９０の回路図である。図４Ｂは、２つのＴＯＴＡ１６及び３０、並びに非反転バッファ５４及び９６を有する２つの出力部を用いて実装される例示的な計装用増幅器９０Ｂの回路図である。図５は、２つのＴＯＴＡ１６及び３０、並びに増幅器１０６及び７４を有する２つの出力部を用いて実装される例示的な計装用増幅器１００の回路図であり、増幅器１０６及び７４は、演算増幅器又はＯＴＡのいずれかであり、反転バッファとして構成される。図１〜３のものと共通して共有されるこれらの例の要素は、同じ参照番号を有する。
[0043]図１及び２の例は、それぞれ個々のＤＯＴＡ又はＴＯＴＡ１５／１６及び２９／３０からの１つの非反転出力部及び１つの反転出力部の１つの対を使用し、図３の例は、それぞれ個々のＴＯＴＡ１６及び３０からの１つの非反転出力部及び１つの反転出力部の他の潜在的な対を使用するが、図４、４Ｂ及び５の例は、出力電圧Ｖｏｕｔ１及びＶｏｕｔ２の２つの出力を供給するために、両方の対を同時に使用する。すなわち、計装用増幅器９０、９０Ｂ、及び１００は、各々、一方の出力に関して、図２のように、第１のＴＯＴＡ１６の非反転出力部２２及び第２のＴＯＴＡ３０からの反転出力部３６のノード４０を介して結合された出力を使用し、計装用増幅器９０、９０Ｂ、及び１００は、また、他の出力に関して、図３のように、第２のＴＯＴＡ３０の非反転出力部２２及び第１のＴＯＴＡ１６の反転出力部のノード７０を介して結合された出力を使用する。
[0044]計装用増幅器９０、９０Ｂ、及び１００は、したがって、上述した利点のすべてを有する差動増幅器として機能することができ、この差動増幅器では、２つの出力の各々が、２つの異なる並列の無相関の相互コンダクタンス増幅器の１つの反転出力部及び１つの非反転出力部から、結合されない通常の差動増幅器の出力の２倍の利得を有する。計装用増幅器９０、９０Ｂ、及び１００のすべてに関する出力電圧Ｖｏｕｔ１及びＶｏｕｔ２は、以下の式３によって記述される伝達関数に従い、ここで、同相利得ＡＣＭは単純化のために無視される。
Ｖｏｕｔ１−Ｖｏｕｔ２＝［２（Ｒ２＋Ｒ３）／Ｒ１］（Ｖ１−Ｖ２） （式３）
[0045]加えて、Ｒ２＝Ｒ３の特別な場合では、式３は式４に縮小する。
Ｖｏｕｔ１−Ｖｏｕｔ２＝４（Ｒ２／Ｒ１）（Ｖ１−Ｖ２） （式４）
[0046]図４Ｂの計装用増幅器９０Ｂでは、ノード４０を介して結合された出力は、図２のように非反転バッファ５４を介して出力電圧端子５２に送られる。ノード７０を介して結合された出力も、非反転バッファ９６を介して出力電圧端子９８に送られ、また、他方の端部で接地された抵抗器９４に接続される。図５の計装用増幅器１００では、ノード７０を介して結合された出力は、図３に示し、図３を参照して説明したように、増幅器７４を介して出力電圧端子８２に送られ、増幅器７４は、演算増幅器又はＯＴＡであってもよく、反転バッファとして構成される。
[0047]計装用増幅器１００では、ノード４０を介して結合された出力も、増幅器１０６を介して第２の出力電圧端子１１４に送られ、増幅器１０６は、演算増幅器又はＯＴＡであってもよく、反転バッファとして構成される。同様に、増幅器１０６は、反転入力部１０４を介してノード４０からの結合された入力を受け、非反転入力部１０８はグランドに接続され、出力部１１０は、抵抗器１１２を介して反転入力部１０４に戻って接続され、出力部１１０は、第２の出力電圧Ｖｏｕｔ２である第２の電圧出力部１１４にも接続される。
[0048]計装用増幅器９０、９０Ｂ、及び１００のいずれかの変形例では、出力部の設計要件に適するように、出力部のいずれか一方は、他方の出力部とは独立して、バッファ、又は反転バッファ若しくは非反転バッファを使用してもしなくてもよい。計装用増幅器９０Ｂは、高インピーダンス負荷の駆動を伴わない用途では、出力バッファ５４及び９６にレイルトゥレイル入力を必要とする可能性がある。
[0049]計装用増幅器９０、９０Ｂ、及び１００は、２つの増幅器出力部からの結合された出力をその出力部の各々に使用しない差動増幅器と比較して、２倍大きい信号及び優れた信号対雑音比を提供することができる。典型的な一例では、計装用増幅器の２つの結合された出力を使用することは、信号対雑音比を、図３の単一出力計装用増幅器６０より３ｄＢ高くすることができ、図３の単一出力計装用増幅器６０は、それ自体が、増幅器の１つからの１つの出力のみを使用する従来の単一出力計装用増幅器より約３ｄＢ低い雑音を有する。
[0050]図６は、２つのＴＯＴＡ１６及び３０、差動増幅器１２４、並びに電圧出力端子１３６及び１３８を介した２つの出力を用いて実装される例示的な計装用増幅器１２０の回路図である。計装用増幅器１２０の第１の段は、ちょうど図４及び５のように、ノード４０を介して結合された第１のＴＯＴＡ１６からの非反転出力部２２及び第２のＴＯＴＡ３０からの反転出力部３６、並びにノード７０を介して結合された第２のＴＯＴＡ３０からの非反転出力部４８及び第１のＴＯＴＡ１６からの反転出力部４６を含む。ノード４０からの結合された出力は、差動増幅器１２４の非反転入力部１２２に接続され、ノード７０からの結合された出力は、差動増幅器１２４の反転入力部１２６に接続される。
[0051]差動増幅器１２４の第１の出力部１３０は、抵抗Ｒ２を有する第２の抵抗器１３４を介して差動増幅器１２４の反転入力部１２６に接続され、差動増幅器１２４の第２の出力部１２８は、抵抗Ｒ３を有する第３の抵抗器１３２を介して差動増幅器１２４の非反転入力部１２２に接続される。差動増幅器１２４の第１の出力部１３０は、出力電圧Ｖｏｕｔ１を有する第１の出力電圧端子１３８にも接続され、差動増幅器１２４の第２の出力部１２８は、出力電圧Ｖｏｕｔ２を有する第２の出力電圧端子１３６にも接続される。差動増幅器１２４からの出力部１３０及び１２８は、それによって、計装用増幅器１２０からの出力部として機能する。計装用増幅器１２０の出力は、式３及び４の伝達関数によっても特徴づけられ得る。
[0052]単一の差動増幅器１２４を介して第１の段の両方の出力、すなわち、ノード４０からの結合された出力及びノード７０からの結合された出力を動作させることによって、計装用増幅器１２０は、各々が上述したように２つの出力を結合することに基づく２つの出力を使用することの利点のすべてを提供することができ、同時に、計装用増幅器１２０は、抵抗器又はＴＯＴＡ出力の不整合に起因する同相出力信号を低減することもできる。
[0053]図７は、図４の計装用増幅器９０と同様の、２つのＴＯＴＡ１６及び３０並びに２つの出力部５６及び９８を用いて実装される他の例示的な計装用増幅器１４０の回路図である。図７Ｂは、図４Ｂの計装用増幅器９０Ｂと同様の、２つのＴＯＴＡ１６及び３０並びに非反転バッファ５４及び９６を有する２つの出力部を用いて実装される他の例示的な計装用増幅器１４０の回路図である。図８は、図５の計装用増幅器１００と同様の、ＴＯＴＡ１６及び３０、並びに演算増幅器又はＯＴＡであってもよく、反転バッファとして構成された増幅器１０６及び７４を有する２つの出力部を用いて実装される例示的な計装用増幅器１５０の回路図である。図９は、図６の計装用増幅器１２０と同様の、ＴＯＴＡ１６及び３０、差動増幅器１２４、並びに２つの出力部を用いて実装される例示的な計装用増幅器１６０の回路図である。計装用増幅器１４０、１４０Ｂ、１５０及び１６０は、抵抗３８を２つの抵抗１４２及び１４４の配置に置き換えることによって、図４〜６からのそれらの概念と異なる。
[0054]図４、４Ｂ、５及び６の例では、抵抗器３８がＴＯＴＡ１６及び３０の両方の反転入力部間に接続され、図７、７Ｂ、８及び９の例では、抵抗器１４２及び１４４が異なる配置を有する。抵抗器１４２は、一方の端部で第１のＴＯＴＡ１６の反転入力部２０と接続され、他方の端部で第２のＴＯＴＡ３０の非反転入力部２６と接続される。同様に、抵抗器１４４は、一方の端部で第２のＴＯＴＡ３０の反転入力部３４と接続され、他方の端部で第１のＴＯＴＡ１６の非反転入力部１４と接続される。
[0055]図７、７Ｂ、８及び９の計装用増幅器１４０、１４０Ｂ、１５０及び１６０は、特定の状況で種々の利点を提供することができる。例えば、計装用増幅器１４０、１４０Ｂ、１５０及び１６０は、低ノイズが重要である少なくともいくつかの用途で特に適当であり得る。
[0056]計装用増幅器１４０、１４０Ｂ、１５０及び１６０の差動利得は、式５によって記述される。
Ｖｏｕｔ１−Ｖｏｕｔ２＝［（Ｒ２／Ｒ１）＋（Ｒ２／Ｒ４）＋（Ｒ３／Ｒ１）＋（Ｒ３／Ｒ４）］（Ｖ１−Ｖ２） （式５）
[0057]加えて、Ｒ２＝Ｒ３及びＲ１＝Ｒ４の特殊な場合、式５は式６に縮小する。
Ｖｏｕｔ１−Ｖｏｕｔ２＝４（Ｒ２／Ｒ１）（Ｖ１−Ｖ２） （式６）
[0058]図１〜４、４Ｂ、５〜７、７Ｂ、８及び９の例の各々では、出力電圧端子は、各々ＤＯＴＡ又はＴＯＴＡの２つの出力を互いに接続する接続ノード４０、７０の下流にある。出力電圧端子は、図１、４及び７の例のように直接接続によって、又は図２、３、４Ｂ〜６、７Ｂ、８及び９の例のようにバッファ若しくは差動増幅器を介して、ノード４０及び／又は７０の下流に接続されてもよい。
[0059]図１０は、本開示の例示的な実施形態による、計装用増幅器に組み込まれてもよいＴＯＴＡ２００の例示的な実装形態の例の概略図である。図１０の概略図は、図１〜９のＴＯＴＡ又はＤＯＴＡがどのように実装され得るかの、個々のトランジスタのレベルでの詳細な例を与える。例えば、図１０に示すＴＯＴＡ２００の実装形態は、図２〜９のＴＯＴＡ１６、３０のいずれにも使用され得る。図１０に示すＴＯＴＡ２００は、上述したように、各ＴＯＴＡの２つの出力を使用することによって、図１のＤＯＴＡ１５、２９のいずれかの代わりに使用されてもよい。図１のＤＯＴＡ１５、２９は、その他の点でＴＯＴＡ２００と類似したＤＯＴＡとして実装されてもよい。ＴＯＴＡの動作及び構造の詳細は、米国特許第８，０８１，０３０号にも与えられる。この概略図は、ＴＯＴＡの多くの可能な実装形態の１つのみを示す。
[0060]図１０の実装形態では、ＴＯＴＡ２００は、差動増幅器回路２０２、非反転出力段２０４、及び反転出力段２１０を含む。ＴＯＴＡ２００は、陽性の又は高い電圧を供給することができる第１の電圧源ＶＤＤ、及び陰性の又は低い又は接地電圧を供給することができる第２の電圧源ＶＳＳに結合されてもよい。ＴＯＴＡ２００の別の実装形態は、ＴＯＴＡ２００の要素として使用されるトランジスタの形式の変化に対応して、逆極性の電圧を含む異なる電圧値を供給することができる電圧源ＶＤＤ及びＶＳＳを使用することができる。したがって、種々のトランジスタが図１０でＰＭＯＳトランジスタ又はＮＭＯＳトランジスタとして示されているが、逆極性の電圧源を使用する実装では、ＰＭＯＳトランジスタはＮＭＯＳトランジスタに変更されてもよく、その逆も同じである。
[0061]差動増幅器回路２０２は、２つの入力を受け入れる入力段及び電流出力を供給する出力段を有する任意の差動増幅器であってもよい。図示のように、図１０の差動増幅器回路２０２は、入力段２０６及び出力段２０８を含み得る。差動増幅器回路２０２は、他の段及び構成要素も同様に含み得る。
[0062]図示のように、差動増幅器２０２の入力段２０６は、第１のトランジスタ２１２、第２のトランジスタ２１４、第３のトランジスタ２１６、及び第４のトランジスタ２１８を含む４つの電界効果トランジスタ、並びに電流源２２０を含み得る。好適にはＰＭＯＳトランジスタである第１のトランジスタ２１２は、電流源２２０を介して第１の電圧源ＶＤＤに結合されたソース、第３のトランジスタ２１６のドレインに結合されたドレイン、及び差動増幅器２０２の陽性入力部として機能するゲートを含み得る。同様に、好適にはＰＭＯＳトランジスタである第２のトランジスタ２１４は、電流源２２０を介して第１の電圧源ＶＤＤに結合されたソース、第４のトランジスタ２１８のドレインに結合されたドレイン、及び差動増幅器２０２の陰性入力部として機能するゲートを含み得る。好適にはＮＭＯＳトランジスタである第３のトランジスタ２１６は、第１のトランジスタ２１２のドレインに結合されたドレイン、第２の電圧源ＶＳＳに結合されたソース、及びそれ自体のドレインに結合されたゲートを含み得る。同様に、好適にはＮＭＯＳトランジスタである第４のトランジスタ２１８は、第２のトランジスタ２１４のドレインに結合されたドレイン、第２の電圧源ＶＳＳに結合されたソース、及びそれ自体のドレインに結合されたゲートを含み得る。図示のように、第３のトランジスタ２１６のゲート／ドレインは、入力段２０６の第１の出力部として機能することができ、第４のトランジスタ２１８のゲート／ドレインは、入力段２０６の第２の出力部として機能することができる。
[0063]差動増幅器２０２の出力段２０６も、第５のトランジスタ２２２、第６のトランジスタ２２４、第７のトランジスタ２２６、及び第８のトランジスタ２２８を含む４つの電界効果トランジスタを含み得る。好適にはＮＭＯＳトランジスタである第５のトランジスタ２２２は、第２の電圧源ＶＳＳに結合されたソース、第６のトランジスタ２２４のドレインに結合されたドレイン、及び差動増幅器２０２の入力段２０６の第１の出力部に結合されたゲートを含み得る。好適にはＰＭＯＳトランジスタである第６のトランジスタ２２４は、第１の電圧源ＶＤＤに結合されたソース、第５のトランジスタ２２２のドレインに結合されたドレイン、及びそれ自体のドレインに結合されたゲートを含み得る。好適にはＰＭＯＳトランジスタである第７のトランジスタ２２６は、第１の電圧源ＶＤＤに結合されたソース、第８のトランジスタ２２８のドレインに結合されたドレイン、及び第６のトランジスタ２２４のゲート／ドレインに結合されたゲートを含み得る。好適にはＮＭＯＳトランジスタである第８のトランジスタ２２８は、第７のトランジスタ２２６のドレインに結合されたドレイン、第２の電圧源ＶＳＳに結合されたソース、及び差動増幅器２０２の入力段２０６の第２の出力部に結合されたゲートを含み得る。図示のように、第７のトランジスタ２２６及び第８のトランジスタ２２８の結合されたドレインは、その結果、出力段２０８の電流出力部として機能することができる。したがって、第７のトランジスタ２２６及び第８のトランジスタ２２８の結合されたドレインは、その結果、第１の出力電流ＩＯＵＴ１を供給する、ＴＯＴＡ２００の第１の電流出力部として機能することもできる。
[0064]ＴＯＴＡ２００の非反転出力段２０４は、ＴＯＴＡ２００の差動増幅器回路２０２の出力段２０８を複製する等によって、ＴＯＴＡ２００の差動増幅器回路２０２の電流出力と実質的に同じ振幅及び位相を有する第２の電流出力を供給するように機能することができる。この点で、差動増幅器２０２の出力段２０８を複製するために、非反転出力段２０４は、２つのトランジスタ、第１のトランジスタ２３０及び第２のトランジスタ２３２を含むプッシュプル出力段であってもよい。第１のトランジスタ２３０及び第２のトランジスタ２３２は、差動増幅器回路２０２の第７及び第８のトランジスタ２２６及び２２８と実質的に同じ特性を有してもよく、実質的に同じ構成に配置されてもよい。
[0065]具体的には、好適にはＰＭＯＳトランジスタである第１のトランジスタ２３０は、第１の電圧源ＶＤＤに結合されたソース、第２のトランジスタ２３２のドレインに結合されたドレイン、及び第６のトランジスタ２２４のゲート／ドレインに結合されたゲートを含み得る。好適にはＮＭＯＳトランジスタである第２のトランジスタ２３２は、第１のトランジスタ２３０のドレインに結合されたドレイン、第２の電圧源ＶＳＳに結合されたソース、及び差動増幅器回路２０２の入力段２０６の第２の出力部に結合されたゲートを含み得る。図示のように、第１のトランジスタ２３０及び第２のトランジスタ２３２の結合されたドレインは、その結果、ＴＯＴＡ２００の非反転出力段２０４の電流出力部として機能することができる。したがって、第１のトランジスタ２３０及び第２のトランジスタ２３２の結合されたドレインは、その結果、第２の出力電流ＩＯＵＴ２を供給する、ＴＯＴＡ２００の第２の電流出力部として機能することもできる。
[0066]ＴＯＴＡ２００の反転出力段２１０は、その結果、第１及び第２の電流出力ＩＯＵＴ１及びＩＯＵＴ２と実質的に同じ振幅を有するが、第１及び第２の電流出力と実質的に反対の極性を有する第３の電流出力を供給するように機能することができる。図示のように、反転出力段２１０は、第１のトランジスタ２４２、第２のトランジスタ２４４、第３のトランジスタ２４６、及び第４のトランジスタ２４８を含む４つのトランジスタを含むことができる。
[0067]好適にはＮＭＯＳトランジスタである第１のトランジスタ２４２は、第２の電圧源ＶＳＳに結合されたソース、第２のトランジスタ２４４のドレインに結合されたドレイン、及び差動増幅器回路２０２の入力段２０６の第２の出力部に結合されたゲートを含み得る。好適にはＰＭＯＳトランジスタである第２のトランジスタ２４４は、第１の電圧源ＶＤＤに結合されたソース、第１のトランジスタ２４２のドレインに結合されたドレイン、及びそれ自体のドレインに結合されたゲートを含み得る。好適にはＰＭＯＳトランジスタである第３のトランジスタ２４６は、第１の電圧源ＶＤＤに結合されたソース、第４のトランジスタ２４８のドレインに結合されたドレイン、及び第２のトランジスタ２４４のゲート／ドレインに結合されたゲートを含み得る。好適にはＮＭＯＳトランジスタである第４のトランジスタ２４８は、第２の電圧源ＶＳＳに結合されたソース、第３のトランジスタ２４６のドレインに結合されたドレイン、及び差動増幅器回路２０２の入力段２０６の第１の出力部に結合されたゲートを含み得る。
[0068]図示のように、第３のトランジスタ２４６及び第４のトランジスタ２４８の結合されたドレインは、その結果、反転出力段２１０の電流出力部として機能することができる。したがって、第３のトランジスタ２４６及び第４のトランジスタ２４８の結合されたドレインは、第１及び第２の電流出力ＩＯＵＴ１及びＩＯＵＴ２と実質的に同じ振幅だが、第１及び第２の電流出力と実質的に反対の極性の第３の電流出力−ＩＯＵＴ３を供給する、ＴＯＴＡ２００の第３の電流出力部として機能することもできる。ＴＯＴＡ２００は、したがって、実質的に同じ振幅の電流を有する３つの出力部を提供することができ、３つの出力部のうち２つは非反転出力部であり、出力部の１つは反転出力部である。上述したようにＴＯＴＡ２００の要素の適切な変動が、ＴＯＴＡ及びＤＯＴＡの他の形態に従って行われてもよく、上述したような計装用増幅器の他の実装形態に関する非反転及び／又は反転電流出力部の他の組合せを提供することができる。
[0069]本開示に記載の回路構成要素は、別個の構成要素として、１つ若しくは複数の集積回路の１つ若しくは複数の要素として、又はそれらの任意の組合せとして実装され得る。本明細書に記載の回路構成要素は、ＣＭＯＳプロセス技術及びバイポーラ接合トランジスタ（ＢＪＴ）プロセス技術を含む多様なプロセス技術の任意のものを使用して製造され得る。加えて、本明細書に記載の回路網は、計測、工業用制御、医療用途、又は計装用増幅器を使用する可能性がある任意の他の用途を含む種々の用途で使用され得る。
[0070]本開示の種々の態様を説明してきた。これら及び他の態様は、添付の特許請求の範囲内にある。
１０ 計装用増幅器
１２ 入力端子
１４ 非反転入力部
１５ 多出力相互コンダクタンス増幅器
１８ 第１の非反転出力部
２０ 反転入力部
２２ 第２の非反転出力部
２４ 入力端子
２６ 非反転入力部
２９ 多出力相互コンダクタンス増幅器
３２ 第１の非反転出力部
３４ 反転入力部
３６ 反転出力部
３８ 第１の抵抗器
４０ ノード
４２ 第２の抵抗器
４４ 出力端子
４６ 反転出力部
４８ 第２の非反転出力部
５０ 計装用増幅器
５４ 出力バッファ
５６ 出力電圧端子
６０ 計装用増幅器
７０ ノード
７２ 反転入力部
７４ 増幅器
７６ 非反転入力部
７８ 出力部
７９ 増幅器出力ノード
８０ 帰還抵抗器
８２ 出力電圧端子
９０ 計装用増幅器
９０Ｂ 計装用増幅器
９４ 抵抗器
９６ 非反転バッファ
９８ 出力電圧端子
１００ 計装用増幅器
１０４ 反転入力部
１０６ 増幅器
１０８ 非反転入力部
１１０ 出力部
１１２ 抵抗器
１１４ 第２の電圧出力部
１２０ 計装用増幅器
１２２ 非反転入力部
１２４ 差動増幅器
１２６ 反転入力部
１２８ 第２の出力部
１３０ 第１の出力部
１３２ 第３の抵抗器
１３４ 第２の抵抗器
１３６ 第２の出力電圧端子
１３８ 第１の出力電圧端子
１４０ 計装用増幅器
１４０Ｂ 計装用増幅器
１４２ 抵抗器
１４４ 抵抗器
１５０ 計装用増幅器
１６０ 計装用増幅器
２００ ＴＯＴＡ
２０２ 差動増幅器回路
２０４ 非反転出力段
２０６ 入力段
２０８ 出力段
２１０ 反転出力段
２１２ 第１のトランジスタ
２１４ 第２のトランジスタ
２１６ 第３のトランジスタ
２１８ 第４のトランジスタ
２２０ 電流源
２２２ 第５のトランジスタ
２２４ 第６のトランジスタ
２２６ 第７のトランジスタ
２２８ 第８のトランジスタ
２３０ 第１のトランジスタ
２３２ 第２のトランジスタ
２４２ 第１のトランジスタ
２４４ 第２のトランジスタ
２４６ 第３のトランジスタ
２４８ 第４のトランジスタ

Claims (15)

  1. 非反転入力部、反転入力部、第１の非反転出力部、及び第２の非反転出力部を備え、前記第１の非反転出力部は前記反転入力部に接続され、前記非反転入力部は第１の入力電圧端子に接続される、第１の多出力(multiple-output)相互コンダクタンス(transconductance)増幅器と、
    非反転入力部、反転入力部、第１の非反転出力部、及び反転出力部を備え、前記第１の非反転出力部は前記反転入力部に接続され、前記非反転入力部は第２の入力電圧端子に接続される、第２の多出力相互コンダクタンス増幅器と、
    第１の抵抗器であって、前記第１の抵抗器の第１の端部が前記第１の多出力相互コンダクタンス増幅器の前記反転入力部に接続され、前記第１の抵抗器の第２の端部が前記第２の多出力相互コンダクタンス増幅器の前記反転入力部に接続される、第１の抵抗器と、
    第２の抵抗器であって、前記第２の抵抗器の第１の端部が前記第１の多出力相互コンダクタンス増幅器の前記第２の非反転出力部、及び前記第２の多出力相互コンダクタンス増幅器の前記反転出力部の両方に接続され、前記第２の抵抗器の第２の端部が、前記第２の抵抗器の前記第１の端部が非反転入力を有する場合、グランドに接続され、又は前記第２の抵抗器の前記第１の端部が反転入力を有する場合、増幅器の増幅器出力ノードに接続される、第２の抵抗器と、
    前記第１の多出力相互コンダクタンス増幅器の前記第２の非反転出力部、及び前記第２の多出力相互コンダクタンス増幅器の前記反転出力部の両方に接続される第１の出力電圧端子と
    を備える、装置。
  2. 前記第１の多出力相互コンダクタンス増幅器及び前記第２の多出力相互コンダクタンス増幅器は、３出力相互コンダクタンス増幅器である、請求項１に記載の装置。
  3. 前記第１の多出力相互コンダクタンス増幅器の前記第２の非反転出力部、及び前記第２の多出力相互コンダクタンス増幅器の前記反転出力部の両方に接続される第１のノードと、
    前記第１のノード及び前記第１の出力電圧端子の間に接続される非反転出力バッファと
    をさらに備える、請求項１に記載の装置。
  4. 前記第１の多出力相互コンダクタンス増幅器の前記反転出力部、及び前記第２の多出力相互コンダクタンス増幅器の前記第２の非反転出力部の両方に接続される第１のノードと、
    前記第１のノード及び前記第１の出力電圧端子の間に接続される反転出力バッファとをさらに備え、
    前記反転出力バッファは、演算相互コンダクタンス増幅器及び前記第２の抵抗器を備える、請求項１に記載の装置。
  5. 前記第１の多出力相互コンダクタンス増幅器は反転出力部をさらに備え、前記第２の多出力相互コンダクタンス増幅器は第２の非反転出力部をさらに備え、前記装置は、前記第１の多出力相互コンダクタンス増幅器の前記反転出力部、及び前記第２の多出力相互コンダクタンス増幅器の前記第２の非反転出力部の両方に接続される第２の出力電圧端子を備え、前記装置はさらに、
    前記第１の多出力相互コンダクタンス増幅器の前記反転出力部、及び前記第２の多出力相互コンダクタンス増幅器の前記第２の非反転出力部の両方に接続される第２のノードと、
    前記第２のノード及び前記第２の出力電圧端子の間に接続される非反転出力バッファと
    を備える、請求項１に記載の装置。
  6. 前記第１の多出力相互コンダクタンス増幅器の前記反転出力部、及び前記第２の多出力相互コンダクタンス増幅器の前記第２の非反転出力部の両方に接続される第２のノードと、
    前記第２のノード及び前記第２の出力電圧端子の間に接続される反転出力バッファと
    をさらに備え、
    さらに、前記反転出力バッファは、演算相互コンダクタンス増幅器及び前記第２の抵抗器を備える、
    請求項５に記載の装置。
  7. 前記第１の多出力相互コンダクタンス増幅器の前記第２の非反転出力部、及び前記第２の多出力相互コンダクタンス増幅器の前記反転出力部の両方に接続される第１のノードと、
    前記第１の多出力相互コンダクタンス増幅器の前記反転出力部、及び前記第２の多出力相互コンダクタンス増幅器の前記第２の非反転出力部の両方に接続される第２のノードと、
    非反転入力部及び反転入力部を有する差動増幅器と
    をさらに備え、前記第１のノードは前記非反転入力部に接続され、前記第２のノードは前記反転入力部に接続される、
    請求項５に記載の装置。
  8. 非反転入力部、反転入力部、第１の非反転出力部、第２の非反転出力部、及び反転出力部を備え、前記第１の非反転出力部は前記反転入力部に接続され、前記非反転入力部は第１の入力電圧端子に接続される、第１の３出力相互コンダクタンス増幅器と、
    非反転入力部、反転入力部、第１の非反転出力部、第２の非反転出力部、及び反転出力部を備え、前記第１の非反転出力部は前記反転入力部に接続され、前記非反転入力部は第２の入力電圧端子に接続される、第２の３出力相互コンダクタンス増幅器と、
    前記第１の多出力相互コンダクタンス増幅器の前記第２の非反転出力部、及び前記第２の多出力相互コンダクタンス増幅器の前記反転出力部の両方に接続される第１のノードと、
    前記第１の多出力相互コンダクタンス増幅器の前記反転出力部、及び前記第２の多出力相互コンダクタンス増幅器の前記第２の非反転出力部の両方に接続される第２のノードと、
    前記第１の３出力相互コンダクタンス増幅器の前記反転入力部、及び前記第２の３出力相互コンダクタンス増幅器の前記反転入力部に接続される第１の抵抗器と、
    第２の抵抗器であって、前記第２の抵抗器の第１の端部が前記第１のノードに接続される、第２の抵抗器と、
    第３の抵抗器であって、前記第３の抵抗器の第１の端部が前記第２のノードに接続される、第３の抵抗器と、
    前記第１のノードの下流の第１の出力電圧端子と、
    前記第２のノードの下流の第２の出力電圧端子と
    を備える、集積回路。
  9. 前記第２の抵抗器の第２の端部はグランドに接続され、前記第３の抵抗器の第２の端部はグランドに接続され、前記第２の抵抗器の前記第１の端部は前記第１のノード及び第１の非反転バッファに接続され、前記第３の抵抗器の前記第２の端部は前記第２のノード及び第２の非反転バッファに接続される、請求項８に記載の集積回路。
  10. 第１の演算相互コンダクタンス増幅器を備え、前記第１のノードが前記第１の演算相互コンダクタンス増幅器の反転入力部に接続され、前記第２の抵抗器が前記第１の演算相互コンダクタンス増幅器の前記反転入力部及び前記第１の演算相互コンダクタンス増幅器の出力部の間に接続される、第１の反転バッファと、
    第２の演算相互コンダクタンス増幅器を備え、前記第２のノードが前記第２の演算相互コンダクタンス増幅器の反転入力部に接続され、前記第３の抵抗器が前記第２の演算相互コンダクタンス増幅器の前記反転入力部及び前記第２の演算相互コンダクタンス増幅器の出力部の間に接続される、第２の反転バッファと
    をさらに備える、請求項８に記載の集積回路。
  11. 非反転入力部及び反転入力部を備える差動増幅器をさらに備え、前記第１のノードは前記差動増幅器の前記非反転入力部に接続され、前記第２のノードは前記差動増幅器の前記反転入力部に接続され、前記第２の抵抗器は前記差動増幅器の前記非反転入力部及び前記差動増幅器の第１の出力部の間に接続され、前記第３の抵抗器は前記差動増幅器の前記反転入力部及び前記差動増幅器の第２の出力部の間に接続される、請求項８に記載の集積回路。
  12. 前記第１の３出力相互コンダクタンス増幅器及び前記第２の３出力相互コンダクタンス増幅器は各々、差動増幅器回路、非反転出力段、及び反転出力段を備え、複数のＰＭＯＳトランジスタ及び複数のＮＭＯＳトランジスタを使用して実装される(implemented)、請求項８に記載の集積回路。
  13. 非反転入力部、反転入力部、第１の非反転出力部、第２の非反転出力部、及び反転出力部を備え、前記第１の非反転出力部は前記反転入力部に接続され、前記非反転入力部は第１の入力電圧端子に接続される、第１の３出力相互コンダクタンス増幅器と、
    非反転入力部、反転入力部、第１の非反転出力部、第２の非反転出力部、及び反転出力部を備え、前記第１の非反転出力部は前記反転入力部に接続され、前記非反転入力部は第２の入力電圧端子に接続される、第２の３出力相互コンダクタンス増幅器と、
    前記第１の多出力相互コンダクタンス増幅器の前記第２の非反転出力部、及び前記第２の多出力相互コンダクタンス増幅器の前記反転出力部の両方に接続される第１のノードと、
    前記第１の多出力相互コンダクタンス増幅器の前記反転出力部、及び前記第２の多出力相互コンダクタンス増幅器の前記第２の非反転出力部の両方に接続される第２のノードと、
    前記第１の３出力相互コンダクタンス増幅器の前記反転入力部、及び前記第２の３出力相互コンダクタンス増幅器の前記非反転入力部に接続される第１の抵抗器と、
    前記第２の３出力相互コンダクタンス増幅器の前記反転入力部及び前記第１の３出力相互コンダクタンス増幅器の前記非反転出力部に接続される第２の抵抗器と、
    第３の抵抗器であって、前記第３の抵抗器の第１の端部が前記第１のノードに接続される、第３の抵抗器と、
    第４の抵抗器であって、前記第４の抵抗器の第１の端部が前記第２のノードに接続される、第４の抵抗器と、
    前記第１のノードの下流の第１の出力電圧端子と、
    前記第２のノードの下流の第２の出力電圧端子と
    を備える、集積回路。
  14. 前記第３の抵抗器の第２の端部がグランドに接続され、前記第４の抵抗器の第２の端部がグランドに接続され、前記第３の抵抗器の前記第１の端部が前記第１のノード及び第１の非反転バッファに接続され、前記第４の抵抗器の前記第２の端部が前記第２のノード及び第２の非反転バッファに接続される、請求項１３に記載の集積回路。
  15. 第１の演算相互コンダクタンス増幅器を備え、前記第１のノードが前記第１の演算相互コンダクタンス増幅器の反転入力部に接続され、前記第３の抵抗器が前記第１の演算相互コンダクタンス増幅器の前記反転入力部及び前記第１の演算相互コンダクタンス増幅器の出力部の間に接続される、第１の反転バッファと、
    第２の演算(operational)相互コンダクタンス増幅器を備え、前記第２のノードが前記第２の演算相互コンダクタンス増幅器の反転入力部に接続され、前記第４の抵抗器が前記第２の演算相互コンダクタンス増幅器の前記反転入力部及び前記第２の演算相互コンダクタンス増幅器の出力部の間に接続される、第２の反転バッファと
    をさらに備える、請求項１３に記載の集積回路。
JP2013141506A 2012-07-19 2013-07-05 多出力相互コンダクタンス増幅器に基づく計装用増幅器 Active JP6212307B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/553,503 US8823450B2 (en) 2012-07-19 2012-07-19 Multiple-output transconductance amplifier based instrumentation amplifier
US13/553,503 2012-07-19

Publications (2)

Publication Number Publication Date
JP2014023149A true JP2014023149A (ja) 2014-02-03
JP6212307B2 JP6212307B2 (ja) 2017-10-11

Family

ID=48703315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013141506A Active JP6212307B2 (ja) 2012-07-19 2013-07-05 多出力相互コンダクタンス増幅器に基づく計装用増幅器

Country Status (4)

Country Link
US (1) US8823450B2 (ja)
EP (1) EP2688203B1 (ja)
JP (1) JP6212307B2 (ja)
CN (1) CN103580628B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015201705A (ja) * 2014-04-07 2015-11-12 新日本無線株式会社 計装増幅器
JP2019193140A (ja) * 2018-04-26 2019-10-31 株式会社デンソー アナログマルチプレクサ付き増幅回路

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015204021B4 (de) * 2015-03-05 2017-04-06 Dialog Semiconductor (Uk) Limited Dynamische Strombegrenzungsschaltung
US10715195B2 (en) * 2018-06-13 2020-07-14 Futurewei Technologies, Inc. Split mixer current conveyer
CN112825476B (zh) * 2019-11-20 2022-10-14 圣邦微电子（北京）股份有限公司 一种运算放大器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10150333A (ja) * 1996-11-18 1998-06-02 Toshiba Corp 電圧変換回路及び差動差分増幅器
JP2000295052A (ja) * 1999-04-05 2000-10-20 Makoto Ishida 増幅回路
JP2003023327A (ja) * 2001-07-10 2003-01-24 Sharp Corp 光増幅器及びこれを用いた光ピックアップ装置
US7738947B2 (en) * 2006-05-08 2010-06-15 Chang Gung University Biomedical signal instrumentation amplifier
JP2010148094A (ja) * 2008-12-19 2010-07-01 Honeywell Internatl Inc マルチ・モード増幅器

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5093634A (en) 1990-10-31 1992-03-03 At&T Bell Laboratories Merged current clamp in triple-input transconductor, for use in oscillator
US5410274A (en) 1992-09-16 1995-04-25 Hughes Aircraft Company Single-ended and differential amplifiers with high feedback input impedance and low distortion
GB2305564A (en) 1995-09-19 1997-04-09 Nec Corp Bipolar operational transconductance amplifier
US6084461A (en) 1996-11-29 2000-07-04 Varian Medical Systems, Inc. Charge sensitive amplifier with high common mode signal rejection
US5936466A (en) 1997-08-04 1999-08-10 International Business Machines Corporation Differential operational transconductance amplifier
US6107856A (en) 1997-12-30 2000-08-22 Lsi Logic Corporation Dual output comparator for operating over a wide common mode range
US6538513B2 (en) 2000-12-22 2003-03-25 Intersil Americas Inc. Common mode output current control circuit and method
KR100687706B1 (ko) 2003-12-26 2007-02-27 한국전자통신연구원 Ｄｃ 옵셋성분이 제거되고 비대칭성이 개선된 트랜스컨덕터
US7327189B2 (en) 2004-08-17 2008-02-05 National Instruments Corporation Differential structure programmable gain instrumentation amplifier
WO2006034313A1 (en) 2004-09-20 2006-03-30 The Trustees Of Columbia University In The City Ofnew York Low voltage operational transconductance amplifier circuits
US7301398B1 (en) 2006-03-20 2007-11-27 Rf Micro Devices, Inc. High linearity differential transconductance amplifier
US7479831B2 (en) 2006-11-16 2009-01-20 National Semiconductor Corporation Class AB differential current conveyor input stage for a fully differential current feedback amplifier
FR2911446B1 (fr) 2007-01-16 2012-11-16 Commissariat Energie Atomique Amplificateur a transconductance a filtre de rejection de bruit hors bande utile
US7557651B2 (en) 2007-02-02 2009-07-07 Texas Instruments Incorporated Dual transconductance amplifiers and differential amplifiers implemented using such dual transconductance amplifiers
US7671686B2 (en) 2007-10-24 2010-03-02 Industrial Technology Research Institute Low noise amplifier
US20100013537A1 (en) 2008-07-15 2010-01-21 Teledyne Scientific & Imaging, Llc Low-voltage differential signaling receiver with common mode noise suppression
US7893759B1 (en) 2009-03-18 2011-02-22 Honeywell International Inc. Current conveyor based instrumentation amplifier
US8134407B2 (en) 2009-11-25 2012-03-13 Analog Devices, Inc. Enhancing dual op-amps for differential connections
US8049562B2 (en) 2010-01-07 2011-11-01 Texas Instruments Incorporated Amplifier with improved input resistance and controlled common mode

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10150333A (ja) * 1996-11-18 1998-06-02 Toshiba Corp 電圧変換回路及び差動差分増幅器
JP2000295052A (ja) * 1999-04-05 2000-10-20 Makoto Ishida 増幅回路
JP2003023327A (ja) * 2001-07-10 2003-01-24 Sharp Corp 光増幅器及びこれを用いた光ピックアップ装置
US7738947B2 (en) * 2006-05-08 2010-06-15 Chang Gung University Biomedical signal instrumentation amplifier
JP2010148094A (ja) * 2008-12-19 2010-07-01 Honeywell Internatl Inc マルチ・モード増幅器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015201705A (ja) * 2014-04-07 2015-11-12 新日本無線株式会社 計装増幅器
JP2019193140A (ja) * 2018-04-26 2019-10-31 株式会社デンソー アナログマルチプレクサ付き増幅回路
WO2019207980A1 (ja) * 2018-04-26 2019-10-31 株式会社デンソー アナログマルチプレクサ付き増幅回路

Also Published As

Publication number Publication date
JP6212307B2 (ja) 2017-10-11
EP2688203A2 (en) 2014-01-22
US8823450B2 (en) 2014-09-02
EP2688203B1 (en) 2019-01-02
US20140022015A1 (en) 2014-01-23
CN103580628B (zh) 2018-01-12
CN103580628A (zh) 2014-02-12
EP2688203A3 (en) 2017-02-08

Similar Documents

Publication Publication Date Title
KR100946815B1 (ko) 프로그램 가능한 저잡음 증폭기 및 방법
JP6212307B2 (ja) 多出力相互コンダクタンス増幅器に基づく計装用増幅器
US9685914B2 (en) Amplifier circuit
TWI384751B (zh) 可消除直流電壓偏移之運算放大器
Stornelli et al. A rail-to-rail constant-gm CCII for Instrumentation Amplifier applications
JPH0360209A (ja) 増幅器回路とこの回路を含む半導体集積回路
JP2015061320A (ja) プログラマブルゲイン計装増幅器
CN101471631A (zh) Cmos音频运算放大器
US6525608B2 (en) High gain, high bandwidth, fully differential amplifier
US8169263B2 (en) Differential gm-boosting circuit and applications
US20130147559A1 (en) Fully differential autozeroing amplifier
US20080169847A1 (en) Driver and driver/receiver system
JP2005184221A (ja) 差動対回路及び演算増幅回路
JP4371618B2 (ja) 差動増幅回路
Ettaghzouti et al. A novel low-voltage low-power CCII based on super class AB CMOS OTA cells and filter application
Lee Low-voltage op amp design and differential difference amplifier design using linear transconductor with resistor input
JPH07283660A (ja) 多入力トランジスタおよび多入力トランスコンダクタ回路
EP0765543B1 (en) Differential amplifier with common-mode rejection for low supply voltages
WO2017030091A1 (ja) 半導体装置、オペアンプ及び電子機器
JP3442613B2 (ja) 可変利得増幅器
RU2319288C1 (ru) Дифференциальный усилитель с низковольтным питанием
US7417483B2 (en) Wide-band wide-swing CMOS gain enhancement technique and method therefor
US7312658B2 (en) Differential amplifier with two outputs and a single input of improved linearity
Çini Current-Mode Rail-to Rail Instrumentation Amplifier for General Purpose Instrumentation Applications
JP4913392B2 (ja) アッテネータ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160628

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170818

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170915

R150 Certificate of patent or registration of utility model

Ref document number: 6212307

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250