CN103580628B - 基于多输出跨导放大器的仪器放大器 - Google Patents
基于多输出跨导放大器的仪器放大器 Download PDFInfo
- Publication number
- CN103580628B CN103580628B CN201310301760.1A CN201310301760A CN103580628B CN 103580628 B CN103580628 B CN 103580628B CN 201310301760 A CN201310301760 A CN 201310301760A CN 103580628 B CN103580628 B CN 103580628B
- Authority
- CN
- China
- Prior art keywords
- output
- amplifier
- inverting
- inverting input
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45644—Indexing scheme relating to differential amplifiers the LC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45676—Indexing scheme relating to differential amplifiers the LC comprising one cascode current mirror
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45711—Indexing scheme relating to differential amplifiers the LC comprising two anti-phase controlled SEPP circuits as output stages, e.g. fully differential
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
本发明涉及基于多输出跨导放大器的仪器放大器。本公开针对用于仪器放大器的器件和集成电路。在一个示例中,仪器放大器器件使用第一多输出跨导放大器的两个非反相输出端以及第二多输出跨导放大器的非反相输出端和反相输出端。两个多输出跨导放大器都具有连接到反相输入端的非反相输出端,以及连接到相应的输入电压端子的非反相输入端。第一电阻器被连接在两个多输出跨导放大器的所述反相输入端之间。两个多输出跨导放大器的所述输出端被连接在一起,通过第二电阻器被连接到接地,并且被连接到输出电压端子。在其他示例中,来自三输出跨导放大器的两对输出端被连接以提供两个电压输出端子,并且还可以被连接到缓冲器或差分放大器。
Description
技术领域
本公开涉及集成电路,特别地涉及集成电路中的仪器放大器。
背景技术
在实验室、工业以及音频应用中包括的各种应用例如共享对测量与可能非常大的公共电压叠加的两个相对弱的单独电压之间的差的需要。仪器放大器通过抑制两个单独输入电压上的叠加公共电压即共模电压、并且生成与两个单独输入电压之间的差成正比的输出电压来满足这个需要。因此,仪器放大器的输出电压VOUT根据等式1通过对两个输入电压V1和V2的共模增益ACM以及差分增益ADM的运算来表征。
VOUT = ADM (V1 - V2) + ACM (V1 + V2)/2 (等式1)。
理想的仪器放大器具有恒定的差分增益和零共模增益。在实践中,共模增益可能不为零但替代地可能比差分增益小得多。针对仪器放大器的重要测量是共模抑制比(CMRR),其是以分贝(dB)表示的共模增益与差分增益的比率。典型仪器放大器可以具有30~60 dB范围的CMRR。CMRR越高,仪器放大器越接近于理想。
典型仪器放大器使用运算放大器和四个或更多个电阻器来实现。由仪器放大器中的特定电阻器所呈现的电阻的大小指示放大器的增益。然而,通过电阻器选择来控制这些放大器的增益典型地视使具有和可实行的一样接近于相同电阻的一对电阻器匹配而定。制作仪器放大器的困难和成本可以随着在使电阻器对匹配过程中探寻较大的精度而迅速地上升。例如,高于一定水平的精度的匹配电阻典型地要求对电阻器的精细校准微调使用激光器的昂贵工艺。
仪器放大器中的电阻器可以提出附加的复杂化因素。例如,电阻器可以被实现为多晶硅电阻器,其即使在电阻器对被完美地匹配时也可能具有引起输出电压的明显失真和非线性的电压系数。这样的电压系数允许任何共模电压通过改变差分增益来有效地调制输出电压。
发明内容
本公开针对除了其他优点以外还可以提供具有很大准确性和共模抑制比的仪器放大器的器件、集成电路以及方法。
在一个示例中,器件包括第一多输出跨导放大器、第二多输出跨导放大器、第一电阻器、第二电阻器以及第一输出电压端子。第一多输出跨导放大器包括非反相输入端、反相输入端、第一非反相输出端以及第二非反相输出端。第一非反相输出端被连接到反相输入端,而非反相输入端被连接到第一输入电压端子。第二多输出跨导放大器包括非反相输入端、反相输入端、第一非反相输出端以及反相输出端。第一非反相输出端被连接到反相输入端,而非反相输入端被连接到第二输入电压端子。第一电阻器的第一端被连接到第一多输出跨导放大器的反相输入端,而第一电阻器的第二端被连接到第二多输出跨导放大器的反相输入端。第二电阻器的第一端被连接到第一多输出跨导放大器的第二非反相输出端和第二多输出跨导放大器的反相输出端两者。如果第二电阻器的第一端具有非反相输入则第二电阻器的第二端被连接到接地,或者如果第二电阻器的第一端具有反相输入则连接到放大器的放大器输出节点。第一输出电压端子被连接到第一多输出跨导放大器的第二非反相输出端和第二多输出跨导放大器的反相输出端两者。
在另一示例中,集成电路包括第一三输出跨导放大器、第二三输出跨导放大器、第一节点、第二节点、第一电阻器、第二电阻器、第三电阻器、第一输出电压端子以及第二输出电压端子。第一三输出跨导放大器包括非反相输入端、反相输入端、第一非反相输出端、第二非反相输出端以及反相输出端。第一非反相输出端被连接到反相输入端。第二三输出跨导放大器包括非反相输入端、反相输入端、第一非反相输出端、第二非反相输出端以及反相输出端。第一非反相输出端被连接到反相输入端。第一节点被连接到第一多输出跨导放大器的第二非反相输出端和第二多输出跨导放大器的反相输出端两者。第二节点被连接到第一多输出跨导放大器的反相输出端和第二多输出跨导放大器的第二非反相输出端两者。第一电阻器被连接到第一和第二三输出跨导放大器的非反相输入端。第二电阻器的第一端被连接到第一节点,而第三电阻器的第一端被连接到第二节点。第二和第三电阻器的第二端被连接到输出信号返回基准电压或接地。第一输出电压端子是第一节点的下游,而第二输出电压端子是第二节点的下游。
另外的实施例包括在输入和输出电压线路中的一些或全部上具有缓冲器的上述放大器。这些缓冲器可以包括运算放大器并且可以对那些电压线路施加电压增益和相位延迟响应。所述电压增益可以跨越输入缓冲器匹配并且可以平等统一。此外,所述相位延迟响应可以跨越输入缓冲器匹配。
一个或多个示例的细节在下面在附图和描述中被阐述。其它特征、目的以及优点从本描述和图中并且从权利要求中将是显而易见的。
附图说明
图1是依照本公开的说明性实施例的用两个双输出跨导放大器实现的仪器放大器的电路图。
图2是依照本公开的另一说明性实施例的用两个三输出跨导放大器和非反相输出缓冲器实现的仪器放大器的电路图。
图3是依照本公开的另一说明性实施例的用两个三输出跨导放大器和反相输出缓冲器实现的仪器放大器的电路图。
图4是依照本公开的说明性实施例的用两个三输出跨导放大器和两个输出端实现的仪器放大器的电路图。
图4B是依照本公开的说明性实施例的用两个三输出跨导放大器和具有非反相缓冲器的两个输出端实现的仪器放大器的电路图。
图5是依照本公开的另一说明性实施例的用两个三输出跨导放大器和具有反相缓冲器的两个输出端实现的仪器放大器的电路图。
图6是依照本公开的说明性实施例的用两个三输出跨导放大器、差分放大器以及两个输出端实现的仪器放大器的电路图。
图7是依照本公开的另一说明性实施例的用两个三输出跨导放大器和两个输出端实现的仪器放大器的电路图。
图7B是依照本公开的另一说明性实施例的用两个三输出跨导放大器和具有非反相缓冲器的两个输出端实现的仪器放大器的电路图。
图8是依照本公开的另一说明性实施例的用两个三输出跨导放大器和具有反相缓冲器的两个输出端实现的仪器放大器的电路图。
图9是依照本公开的另一说明性实施例的用两个三输出跨导放大器、差分放大器以及两个输出端实现的仪器放大器的电路图。
图10是依照本公开的说明性实施例的可以被结合在仪器放大器中的三输出跨导放大器的说明性示例实施方式的示意图。
具体实施方式
本文中所描述的各种示例可以针对用于基于多输出跨导放大器的仪器放大器的器件和集成电路。特别地,本文中所公开的许多示例实现了基于三输出跨导放大器(“TOTA”)的仪器放大器。三输出跨导放大器提供基本上相同的电流振幅或大小的三个输出,其中所述输出中的两个是非反相的,即具有非反相极性,而第三输出是反相的,即具有反相极性。就是说,三输出跨导放大器提供三个电流输出 IOUT1、IOUT2、IOUT3 ,其中–IOUT3 =IOUT1 = IOUT2。像本文中所公开的那样实现基于三输出跨导放大器或其他多输出跨导放大器的仪器放大器除了其他优点之外还可以提供很大的准确性和共模信号的抑制。
图1是用两个多输出跨导放大器(“MOTA”)15和29实现的示例仪器放大器10的电路图。如本文中所使用的“多输出跨导放大器”是一般地指的是具有一个以上的输出的任何跨导放大器的术语,并且其可以被实现为双输出跨导放大器(“DOTA”)或者为三输出跨导放大器(“TOTA”)。MOTA 15和29在图1中所示出的实施例中被实现为DOTA,其中DOTA 15具有两个非反相输出端而DOTA 29具有一个非反相输出端和一个反相输出端。MOTA 15和29在其他示例中还可以被实现三输出跨导放大器(“TOTA”),其中仪器放大器10使用多输出跨导放大器15的两个非反相输出端以及多输出跨导放大器29的反相输出端和非反相输出端中的一个。
取决于在各种实施方式中使用的技术,将MOTA 15和29两者以及可能地集成电路的其他放大器元件实现为TOTA可能是更简单的或更容易的。这可以使得能够针对各种功能使用单一类型的MOTA,所述各种功能包括两个类型的DOTA 15和29 的功能,这例如可以降低库基础设施成本的复杂性。在其他示例中,将MOTA 15和29实现为特定类型的DOTA(一个具有两个非反相输出端而一个具有一个非反相输出端和一个反相输出端)可以提供引入注目的优点。
图1的示例除了在下面所讨论的另外的示例之外还可以当作仪器放大器,因为仪器放大器10中所示出的元件可以用作在输出端子44处提供输出电压VOUT的放大器网络,所述输出电压VOUT与两个输入电压在输入端子12处的V1和在输入端子24处的V2之间的电压差成比例。
特别地,在仪器放大器10中,DOTA 15具有非反相输入端14、反相输入端20、第一非反相输出端18以及第二非反相输出端22。DOTA 15的非反相输入端14被连接到第一输入电压端子12。第一非反相输出端18被连接到反相输入端20,通过这种方式, DOTA 15还当作类型2电流传输器(“CCII”)。同样地,反相输入端20的电压输入可能基本上等于在非反相输入端14处的电压,通过电阻器38(具有电阻R1)的电流可能基本上等于两个非反相输出端18和22的匹配电流,并且在输入端14和20处的电流可能基本上为零。
第二DOTA 29具有非反相输入端26、反相输入端34、第一非反相输出端32以及反相输出端36,如图1的图中所指示的那样。 DOTA 29的非反相输入端26被连接到第二输入电压端子24。第一非反相输出端32被连接到反相输入端34,通过这种方式, DOTA 29还当作类型2电流传输器(“CCII”)。
仪器放大器10还包括具有电阻R1的第一电阻器38。第一电阻器38的第一端被连接到第一DOTA 15的反相输入端20,而第一电阻器38的第二端被连接到第二DOTA 29的反相输入端34。
第一DOTA 15的第二非反相输入端22和第二DOTA 29的反相输出端36通过节点40而被连接在一起。仪器放大器10还包括具有电阻R2的第二电阻器42。第二电阻器42的第一端通过节点40而被连接到第一DOTA 15的第二反相输出端22和第二DOTA 29的反相输出端36两者。第二电阻器42的第二端被连接到接地,并且电流流过电阻器42是流过电阻器38的两倍。
仪器放大器10还包括具有电压VOUT的第一输出电压端子44。第一输出电压端子44被连接到第一DOTA 15的第二反相输出端22和第二DOTA 29的反相输出端36两者。
仪器放大器10从而可以通过输入电压V1和V2之间的电压差的电压VOUT提供非常清晰的读数,所述电压VOUT相对于输入电压V1和V2的电压它本身可能是非常小的。也就是说,即使当差分电压相对于输入电压V1和V2的共模电压是非常弱的时,仪器放大器10也可以提供输入电压V1和V2之间的差分电压的清晰读数。此外,仪器放大器10可以用优于典型仪器放大器的许多优点为这个功能服务,如简短地介绍图2和3之后在下面所讨论的那样。图2和3描绘了对还可以在一些设定中提供另外的优点的仪器放大器10的变化。
图2是用两个三输出跨导放大器(“TOTA”)16和30实现的仪器放大器50的电路图。仪器放大器50大部分与图1的仪器放大器10类似。虽然图1的DOTA 15和29还可以被实现为TOTA,如上面所讨论的那样,但是图2显式地示出了被实现为每个都具有两个非反相输出端和一个反相输出端的TOTA 16和30的模拟元件。
TOTA 16全部具有与图1的DOTA 15相同的元件但还描绘有反相输出端46,其在仪器放大器50中未使用。类似地,TOTA 30全部具有与图1的DOTA 29相同的元件但还描绘有第二非反相输出端48,其在仪器放大器50中未使用。虽然第一TOTA 16的反相输出端46和第二TOTA 30的第二非反相输出端48在图2的实施方式中未使用,但是TOTA 16和30可以为相同元件,这在一些示例中可以提供更简单的实施方式和减少的库基础设备成本。此外,第一TOTA 16的反相输出端46和第二TOTA 30的第二非反相输出端48还可以被用来提供如在下面参考后续图所公开的附加的优点。
图2的仪器放大器50还包括在节点40与输出电压端子56之间的输出缓冲器54 (其被分配与图1的输出电压端子44分离的附图标记,以指示它接收到的输出以不同于图1中的上游电路配置为条件)。例如,输出缓冲器54可以被配置为常规的单输出运算跨导放大器(“OTA”)或运算放大器。
图3是也用两个TOTA 16和30实现的仪器放大器60的电路图。仪器放大器60还包括放大器74,其可以为运算放大器或OTA,并且被配置为和非反相缓冲器54相反的反相缓冲器。在这个示例中,仪器放大器60还使用第一TOTA 16的反相输出端46和第二TOTA 30的第二非反相输出端48。第一TOTA 16的反相输出端46和第二TOTA 30的第二非反相输出端48经由节点70而被连接到放大器74的反相输入端72,同时放大器74的非反相输入端76被连接到接地。放大器74的输出端78通过放大器输出节点79而被连接到具有电阻R2的反馈电阻器80。反馈电阻器80的另一个端在放大器74的反相输入端72处被连接到虚拟接地。因此,在图3的电阻器80以及图1和2的电阻器42两者的情况下,电阻器42和80每个都形成第二电阻器,其中第一端被连接到DOTA或TOTA中的一个的非反相输出端和DOTA或TOTA中的另一个的反相输出端两者,而第二端被连接到接地或者到输出节点。特别地,至于图1和2中的电阻器42,这个第二电阻器的第二端在其中这个第二电阻器的第一端被连接到第一DOTA 15或第一TOTA 16的非反相输出端22的情况下被连接到接地,而至于图3的电阻器80,这个第二电阻器的第二端在其中这个第二电阻器的第一端被连接到第一TOTA 16的反相输入端22的情况下被连接到反相器的输出端。在任一情况下,仪器放大器可以配置有输出缓冲器,即用于仪器放大器50的输出缓冲器56,或者放大器74被配置为用于仪器放大器60的输出缓冲器。放大器74的输出端78还被连接到具有输出电压VOUT的输出电压端子82。
图1-3的仪器放大器10、50以及60可以提供优于典型仪器放大器的许多实质性优点。例如,已知的仪器放大器典型地包括四个或更多个电阻器,其包括必须在电阻上被匹配的一对或多对电阻器,其中仪器放大器的共模抑制(CMR)受到这个匹配的精度约束。相比之下,仪器放大器10、50以及60中的每一个都包括仅两个电阻器,并且所述两个电阻器处于不同的级并不必被匹配以提供极好的CMR。
电阻器38和42在这个示例中可以为分立电阻元件。电阻器38和42可以由多晶硅、TaN、CrSi、CrSiN、SiCCr或其他适当的电阻材料组成。
当输出负载轻时没有任何输出缓冲器的图1的仪器放大器10可能是有利的。当输出负载重时图2的仪器放大器50可以提供附加的优点。图3的仪器放大器60可以提供进一步的优点并且可能更易于实现,因为放大器74不需要轨到轨输入级。图1的仪器放大器10可能是用来在其使用是可实行的应用中实现的这三个示例中最经济的。
此外,图1-3的所有三个仪器放大器10、50以及60可以共享许多优点。仪器放大器50和60可以具有非常低的输出阻抗。通过从两个并行电流传输器添加输出端,仪器放大器10、50以及60中的每一个都提供双倍的输出电流,并在不用添加电阻器的情况下使差分增益加倍。仪器放大器10、50以及60对于它们的电压增益全部可以具有低噪声,因为输出电流并行组合来自两个不同放大器的输出所以它们的噪声是无关联的。仪器放大器10、50以及60还可以提供极好的频率响应,因为它们仅具有单级的并行电流传输器。仪器放大器10和50中的每一个相对于典型仪器放大器还可以消耗较低数量的功率和芯片面积。
所有三个仪器放大器10、50以及60的输出电压VOUT遵循由等式1所描述的传递函数,其中差分增益ADM如下。
ADM= 2 R2/R1 (等式2)
共模增益ACM取决于放大器输入级晶体管,并且对于良好设计的放大器来说典型地小于0.0001(大约1/gmr0)。
图4是用两个TOTA 16及30和两个输出端实现的示例仪器放大器90的电路图。图4B是用两个TOTA 16及30和具有非反相缓冲器54及96的两个输出端实现的示例仪器放大器90B的电路图。图5是用两个TOTA 16及30和具有放大器106及74的两个输出端实现的另一示例仪器放大器100的电流图,所述放大器106和74是运算放大器或OTA,并且被配置为反相缓冲器。与图1-3的那些具有共同之处的这些示例的元件具有相同的附图标记。
虽然图1和2的示例使用了每个都来自相应DOTA或TOTA 15/16和29/30的一对一个非反相输出端和一个反相输出端,并且图3的示例使用了每个都来自相应TOTA 16和30的另一潜在对的一个非反相输出端和一个反相输出端,但是图4、4B以及5的示例同时利用两对来在输出电压VOUT1和VOUT2处提供两个输出。也就是说,仪器放大器90、90B以及100每个都通过节点40来使用第一TOTA 16的非反相输出端22和第二TOTA 30的反相输出端36的组合输出以得到一个输出,如图2中所示,同时仪器放大器90、90B以及100还通过节点70来使用第二TOTA 30的非反相输出端48和第一TOTA 16的反相输出端46的组合输出以得到另一输出,如图3中所示。
仪器放大器90、90B以及100因此可以用作差分放大器,其中两个输出中的每一个都具有两倍于典型差分放大器中的输出的增益,所述输出不是由具有上面所描述的优点中的全部的两个不同的并行无关联跨导放大器的一个反相输出和一个非反相输出组合的。所有仪器放大器90、90B以及100的输出电压VOUT1和VOUT2遵循在下面由等式3所描述的传递函数,其中为了简单共模增益ACM被忽略。
VOUT1 - VOUT2 = [2(R2+R3)/R1] (V1 - V2) (等式3)。
此外,在其中R2=R3的特殊情况下,等式3简化为等式4。
VOUT1 - VOUT2 = 4(R2/R1) (V1 - V2) (等式4)。
在图4B的仪器放大器90B中,通过节点40的组合输出通过非反相缓冲器54而被发送到输出电压端子56,如图2中那样。通过节点70的组合输出还通过非反相缓冲器96而被发送输出电压端子98,并且还被连接到在另一个端被接地的电阻器94。在图5的仪器放大器100中,通过节点70的组合输出通过放大器74而被发送,所述放大器74可以为运算放大器或OTA并且被配置为输出电压端子82的反相缓冲器,如图3中所描绘的那样并且如参考其所描述的那样。
在仪器放大器100中,通过节点40的组合输出还通过放大器106而被发送,所述放大器106可以为运算放大器或OTA并且被配置为第二输出电压端子114的反相缓冲器。类似地,放大器106通过反相输入端104从节点40接收组合输入,同时非反相输入端108被连接到接地,并且输出端110通过电阻器112而被往回连接到反相输入端104,以及输出端110还被连接到第二电压输出端114,其处于第二输出电压VOUT2。
在仪器放大器90、90B以及100中的任一个的变化中,输出中的任一个可以或者可以不独立于另一个输出使用如适合于输出的设计要求的缓冲器、或反相缓冲器或非反相缓冲器。仪器放大器90B可能在不涉及驱动高阻抗负载的应用中需要到输出缓冲器54和96的轨到轨输入。
与针对其输出中的每一个不使用来自两个放大器输出的组合输出的差分放大器相比,仪器放大器90、90B以及100可以提供两倍多的信号和较高信噪比。在一个代表性示例中,使用仪器放大器的两个组合输出可以使信噪比成为比图3的单输出仪器放大器60高大约三dB,所述单输出仪器放大器60它本身具有比使用来自放大器中的一个的仅一个输出的常规单输出仪器放大器低大约三dB的噪声。
图6是用两个TOTA 16及30、差分放大器124和通过电压输出端子136及138的两个输出端实现的示例仪器放大器120的电路图。仪器放大器120的第一级包括通过节点40组合的来自第一TOTA 16的非反相输出端22和来自第二TOTA 30的反相输出端36,以及通过节点70组合的来自第二TOTA 30的非反相输出端48和来自第一TOTA 16的反相输出端46,正如图4和5中那样。来自节点40的组合输出被连接到差分放大器124的非反相输入端122,而来自节点70的组合输出被连接到差分放大器124的反相输入端126。
差分放大器124的第一输出端130通过具有电阻R2的第二电阻器134而被连接到差分放大器124的反相输入端126,而差分放大器124的第二输出端128通过具有电阻R3的第三电阻器132而被连接到差分放大器124的非反相输入端122。差分放大器124的第一输出端130还被连接到具有输出电压VOUT1的第一输出电压端子138,而差分放大器124的第二输出端128还被连接到具有输出电压VOUT2的第二输出电压端子136。来自差分放大器124的输出端130和128从而用作来自仪器放大器120的输出端。仪器放大器120的输出还可以由等式3和4的传递函数来表征。
通过运行第一级的两个输出,即来自节点40的组合输出和来自节点70的组合输出,通过单个差分放大器124,仪器放大器120可以提供使用每个都基于像上面所描述的那样组合两个输出的两个输出的所有优点,同时仪器放大器120还可以减少由于电阻器或TOTA输出失配而导致的共模输出信号。
图7是与图4的仪器放大器90类似的、用两个TOTA 16及30和两个输出端56及98实现的另一示例仪器放大器140的电路图。图7B是与图4B的仪器放大器90B类似的、用两个TOTA 16及30和具有非反相缓冲器54及96的两个输出端实现的另一示例仪器放大器140B的电路图。图8是与图5的仪器放大器100类似的、用TOTA 16及30和具有放大器106及74的两个输出端实现的示例仪器放大器150的电路图,所述放大器106和74是运算放大器或OTA并且其被配置为反相缓冲器。图9是与图6的仪器放大器120类似的、用TOTA 16及30、差分放大器124和两个输出端实现的示例仪器放大器160的电路图。仪器放大器140、140B、150以及160通过用两个电阻器142和144的布置替换电阻器38而不同于来自图4-6的它们的相对物。
虽然电阻器38在图4、4B、5以及6的示例中被连接到TOTA 16和30两者的反相输入端,但是电阻器142和144在图7、7B、8以及9的示例中具有不同的布置。电阻器142在一端与第一TOTA 16的反相输入端20连接而在另一个端与第二TOTA 30的非反相输入端26连接。类似地,电阻器144在一端与第二TOTA 30的反相输入端34连接而在另一个端与第一TOTA 16的非反相输入端14连接。
图7、7B、8以及9的仪器放大器140、140B、150以及160可以在某些上下文中提供各种优点。例如,仪器放大器140、140B、150以及160在其中低噪声是重要的至少一些应用中可能是特别适合的。
仪器放大器140、140B、150以及160的差分增益由等式5来描述:
VOUT1 - VOUT2 = [(R2/R1)+(R2/R4)+(R3/R1)+(R3/R4)] (V1-V2) (等式 5)。
此外,在其中R2=R3以及R1=R4的特殊情况下,等式5简化为等式6:
VOUT1 - VOUT2 = 4(R2/R1) (V1-V2) (等式6)。
在图1-4、4B、5-7、7B、8以及9的示例中的每一个中,输出电压端子是在每个都将DOTA或TOTA的两个输出端连接在一起的连接节点40、70的下游。输出电压端子可以通过如图1、4以及7中那样的直接连接、或者通过如图2、3、4B-6、7B、8以及9的示例中那样的缓冲器或差分放大器而被连接在节点40和/或70的下游。
图10是依照本公开的说明性实施例的可以被结合在仪器放大器中的TOTA 200的说明性示例实施方式的示意图。图10的示意图给出了在单独晶体管的级别下图1-9的TOTA或DOTA如何可以被实现的具体示例。例如,如图10中所示出的TOTA 200的实施方式可以被用于图2-9的TOTA 16、30中的任一个。还可以通过使用每个TOTA的两个输出端来使用如图10中所示出的TOTA 200代替图1的DOTA 15、29两者之一,如上面所讨论的那样。图1的DOTA15、29还可以被实现为以其他方式类同于TOTA 200的DOTA。在美国专利序号为8,081,030中还给出了关于TOTA的操作和构建的细节。这个示意图仅表示TOTA的许多可能的实施方式中的一个。
在图10的实施方式中,TOTA 200包括差分放大器电路202、非反相输出级204以及反相输出级210。TOTA 200可以被耦合到可以供应正或高电压的第一电源VDD和可以供应负或低或接地电压的第二电源VSS。TOTA 200的不同实施方式可以使用可以供应不同电压值的电压电源VDD和VSS,包括具有相反极性、具有被用作为TOTA 200的元件的晶体管的类型方面的对应改变的电压。因此,虽然各种晶体管在图10中被描绘为PMOS晶体管或NMOS晶体管,但是在使用相反极性的电压电源的实施方式中,PMOS晶体管还可以被改变为NMOS晶体管并且反之亦然。
差分放大器电路202可以为具有接受两个输入的输入级和提供电流输出的输出级的任何差分放大器电路。如所示,图10的差分放大器电路202可以包括输入级206和输出级208。差分放大器电路202还可以包括其他级和部件。
如所示,差分放大器202的输入级206可以包括四个场效应晶体管以及电流源220,所述四个场效应晶体管包括第一晶体管212、第二晶体管214、第三晶体管216以及第四晶体管218。优选为PMOS晶体管的第一晶体管212可以具有经由电流源220耦合到第一电压供应VDD的源极、耦合到第三晶体管216的漏极的漏极以及作为差分放大器202的正输入端的栅极。类似地,优选为PMOS晶体管的第二晶体管214可以具有经由电流源220耦合到第一电压供应VDD的源极、耦合到第四晶体管218的漏极的漏极以及作为差分放大器202的负输入端的栅极。优选为NMOS晶体管的第三晶体管216可以具有耦合到第一晶体管212的漏极的漏极、耦合到第二电压供应Vss的源极以及耦合到它自己的漏极的栅极。类似地,优选为NMOS晶体管的第四晶体管218可以具有耦合到第二晶体管214的漏极的漏极、耦合到第二电压供应Vss的源极以及耦合到其漏极的栅极。如所示,第三晶体管216的栅极/漏极可以作为输入级206的第一输出端,而第四晶体管218的栅极/漏极可以作为输入级206的第二输出端。
差分放大器202的输出级208还可以包括四个晶体管,其包括第五晶体管222、第六晶体管224、第七晶体管226以及第八晶体管228。优选为NMOS晶体管的第五晶体管222可以具有耦合到第二电压供应Vss的源极、耦合到第六晶体管224的漏极的漏极以及耦合到差分放大器202的输入级206的第一输出端的栅极。优选为PMOS晶体管的第六晶体管224可以具有耦合到第一电压供应VDD的源极、耦合到第五晶体管222的漏极的漏极以及耦合到它自己的漏极的栅极。优选为PMOS晶体管的第七晶体管226可以具有耦合到第一电压供应VDD的源极、耦合到第八晶体管228的漏极的漏极以及耦合到第六晶体管224的栅极/漏极的栅极。优选为NMOS晶体管的第八晶体管228可以具有耦合到第七晶体管226的漏极的漏极、耦合到第二电压供应Vss的源极以及耦合差分放大器202的输入级206的第二输出端的栅极。如所示,第七晶体管226和第八晶体管228的耦合漏极然后可以作为输出级208的电流输出端。因此,第七晶体管226和第八晶体管228的耦合漏极然后还可以用作TOTA 200的第一电流输出端,从而提供第一输出电流IOUT1。
诸如通过复制TOTA 200的差分放大器电路202的输出级208,TOTA 200的非反相输出级204 可以起作用来提供具有与TOTA 200的差分放大器电路202的电流输出基本上相同的振幅和相位的第二电流输出。在这方面,为了复制差分放大器202的输出级208,非反相输出级204可以为包括两个晶体管(第一晶体管230和第二晶体管232)的推挽式输出级。第一晶体管230和第二晶体管232可以具有基本上相同的特性,并且被以与差分放大器电路202的第七和第八晶体管226和228基本上相同的配置来放置。
特别地,优选为PMOS晶体管的第一晶体管230可以具有耦合到第一电压供应VDD的源极、耦合到第二晶体管232的漏极的漏极,以及耦合到第六晶体管224的栅极/漏极的栅极。优选为NMOS晶体管的第二晶体管232可以具有耦合到第一晶体管230的漏极的漏极、耦合到第二电压供应Vss的源极以及耦合差分放大器电路202的输入级206的第二输出端的栅极。如所示,第一晶体管230和第二晶体管232的耦合漏极然后可以作为TOTA 200的非反相输出级204的电流输出端。因此,第一晶体管230和第二晶体管232的耦合漏极然后还可以用作TOTA 200的第二电流输出端,从而提供第二输出电流IOUT2。
TOTA 200的反相输出级210然后可以起作用来提供具有与第一和第二电流输出IOUT1和IOUT2基本上相同的振幅、但具有与第一和第二电流输出基本上相反的极性的第三电流输出。如所示,反相输出级210可以包括四个晶体管,其包括第一晶体管242、第二晶体管244、第三晶体管246以及第四晶体管248。
优选为NMOS晶体管的第一晶体管242可以具有耦合到第二电压源VSS的源极、耦合到第二晶体管244的漏极的漏极,以及耦合到差分放大器电路202的输入级206的第二输出端的栅极。优选为PMOS晶体管的第二晶体管244可以具有耦合到第一电压供应VDD的源极、耦合到第一晶体管242的漏极的漏极,以及耦合到它自己的漏极的栅极。优选为PMOS晶体管的第三晶体管246可以具有耦合到第一电压供应VDD的源极、耦合到第四晶体管248的漏极的漏极,以及耦合到第二晶体管244的栅极/漏极的栅极。优选为NMOS晶体管的第四晶体管248可以具有耦合到第二电压源VSS的源极、耦合到第三晶体管246的漏极的漏极,以及耦合到差分放大器电路202的输入级206的第一输出端的栅极。
如所示,第三晶体管246和第四晶体管248的耦合漏极然后可以作为反相输出级210的电流输出端。因此,第三晶体管246和第四晶体管248的耦合漏极还可以用作TOTA 200的第三电流输出端,从而提供第一和第二输出电流IOUT1和IOUT2的基本上相同振幅但相反极性的第三输出电流–IOUT3。TOTA 200因此可以提供具有基本上相同振幅的电流的三个输出,其中三个输出中的两个是非反相输出而所述输出中的一个是反相输出。可以对如上面所描述的TOTA 200的元件作出适当的变化以适应其他形式的TOTA和DOTA,并且为如上面所描述的仪器放大器的其他实施方式提供非反相和/或反相电流输出的其他组合。
在本公开中所描述的电路部件能够被实现为分立部件、为一个或多个集成器件的一个或多个元件或其任何组合。本文中所描述的电路部件可以使用包括CMOS工艺技术和双极结晶体管(BJT)工艺技术的各式各样工艺技术中的任一个来制造。此外,本文中所描述的电路可以被用在包括仪器、工业控制、医疗应用或可以利用仪器放大器的任何其他应用的各种应用中。
已经对本公开的各个方面进行了描述。这些和其他方面是在以下权利要求的范围内。
Claims (15)
1.一种用于基于多输出跨导放大器的仪器放大器的器件,其包括:
第一多输出跨导放大器,其包括非反相输入端、反相输入端、第一非反相输出端,以及第二非反相输出端,其中,所述第一非反相输出端被连接到所述反相输入端,并且所述非反相输入端被连接到第一输入电压端子;
第二多输出跨导放大器,其包括非反相输入端、反相输入端、第一非反相输出端,以及反相输出端,其中,所述第一非反相输出端被连接到所述反相输入端,并且所述非反相输入端被连接到第二输入电压端子;
第一电阻器,其中,所述第一电阻器的第一端被连接到所述第一多输出跨导放大器的所述反相输入端,而所述第一电阻器的第二端被连接到所述第二多输出跨导放大器的所述反相输入端;
第二电阻器,其中,所述第二电阻器的第一端被连接到所述第一多输出跨导放大器的所述第二非反相输出端和所述第二多输出跨导放大器的所述反相输出端两者,并且如果所述第二电阻器的所述第一端具有非反相输入则所述第二电阻器的第二端被连接到接地,或者如果所述第二电阻器的所述第一端具有反相输入则连接到放大器的放大器输出节点;以及
第一输出电压端子,其被连接到所述第一多输出跨导放大器的所述第二非反相输出端和所述第二多输出跨导放大器的所述反相输出端两者。
2.根据权利要求1所述的器件,其中,所述第一多输出跨导放大器和所述第二多输出跨导放大器是三输出跨导放大器。
3.根据权利要求1所述的器件,进一步包括:
第一节点,其被连接到所述第一多输出跨导放大器的所述第二非反相输出端和所述第二多输出跨导放大器的所述反相输出端两者;以及
非反相输出缓冲器,其被连接在所述第一节点与所述第一输出电压端子之间。
4.根据权利要求1所述的器件,进一步包括:
第一节点,其被连接到所述第一多输出跨导放大器的所述反相输出端和所述第二多输出跨导放大器的所述第二非反相输出端两者;以及
反相输出缓冲器,其被连接在所述第一节点与所述第一输出电压端子之间,
其中,所述反相输出缓冲器包括运算跨导放大器和所述第二电阻器。
5.根据权利要求1所述的器件,
其中,所述第一多输出跨导放大器进一步包括反相输出端并且所述第二多输出跨导放大器进一步包括第二非反向输出端,并且所述器件包括连接到所述第一多输出跨导放大器的所述反相输出端和所述第二多输出跨导放大器的所述第二非反相输出端两者的第二输出电压端子,所述器件进一步包括:
第二节点,其被连接到所述第一多输出跨导放大器的所述反相输出端和所述第二多输出跨导放大器的所述第二非反相输出端两者;以及
非反相输出缓冲器,其被连接在所述第二节点与所述第二输出电压端子之间。
6.根据权利要求5所述的器件,进一步包括:
第二节点,其被连接到所述第一多输出跨导放大器的所述反相输出端和所述第二多输出跨导放大器的所述第二非反相输出端两者;以及
反相输出缓冲器,其被连接在所述第二节点与所述第二输出电压端子之间,
进一步其中,所述反相输出缓冲器包括运算跨导放大器和所述第二电阻器。
7.根据权利要求5所述的器件,进一步包括:
第一节点,其被连接到所述第一多输出跨导放大器的所述第二非反相输出端和所述第二多输出跨导放大器的所述反相输出端两者;
第二节点,其被连接到所述第一多输出跨导放大器的所述反相输出端和所述第二多输出跨导放大器的所述第二非反相输出端两者;以及
具有非反相输入端和反相输入端的差分放大器,其中,所述第一节点被连接到所述非反相输入端而所述第二节点被连接到所述反相输入端。
8.一种集成电路,其包括:
第一三输出跨导放大器,其包括非反相输入端、反相输入端、第一非反相输出端、第二非反相输出端以及反相输出端,其中,所述第一非反相输出端被连接到所述反相输入端,并且所述非反相输入端被连接到第一输入电压端子;
第二三输出跨导放大器,其包括非反相输入端、反相输入端、第一非反相输出端、第二非反相输出端以及反相输出端,其中,所述第一非反相输出端被连接到所述反相输入端,而所述非反相输入端被连接到第二输入电压端子;
第一节点,其被连接到所述第一三输出跨导放大器的所述第二非反相输出端和所述第二三输出跨导放大器的所述反相输出端两者;
第二节点,其被连接到所述第一三输出跨导放大器的所述反相输出端和所述第二三输出跨导放大器的所述第二非反相输出端两者;
第一电阻器,其被连接到所述第一三输出跨导放大器的所述反相输入端和所述第二三输出跨导放大器的所述反相输入端两者;
第二电阻器,其中,所述第二电阻器的第一端被连接到所述第一节点;
第三电阻器,其中,所述第三电阻器的第一端被连接到所述第二节点;
第一输出电压端子,其在所述第一节点的下游;以及
第二输出电压端子,其在所述第二节点的下游。
9.根据权利要求8所述的集成电路,其中,所述第二电阻器的第二端被连接到接地并且所述第三电阻器的第二端被连接到接地,所述第二电阻器的所述第一端被连接到所述第一节点和第一非反相缓冲器,而所述第三电阻器的所述第一端被连接到所述第二节点和第二非反相缓冲器。
10.根据权利要求8所述的集成电路,进一步包括:
包括第一运算跨导放大器的第一反相缓冲器,其中,所述第一节点被连接到所述第一运算跨导放大器的反相输入端,并且所述第二电阻器被连接在所述第一运算跨导放大器的所述反相输入端与所述第一运算跨导放大器的输出端之间;以及
包括第二运算跨导放大器的第二反相缓冲器,其中,所述第二节点被连接到所述第二运算跨导放大器的反相输入端,并且所述第三电阻器被连接在所述第二运算跨导放大器的所述反相输入端与所述第二运算跨导放大器的输出端之间。
11.根据权利要求8所述的集成电路,进一步包括:
包括非反相输入端和反相输入端的差分放大器,其中,所述第一节点被连接到所述差分放大器的所述非反相输入端并且所述第二节点被连接到所述差分放大器的所述反相输入端,所述第二电阻器被连接在所述差分放大器的所述非反相输入端与所述差分放大器的第一输出端之间,而所述第三电阻器被连接在所述差分放大器的所述反相输入端与所述差分放大器的第二输出端之间。
12.根据权利要求8所述的集成电路,其中,所述第一三输出跨导放大器和所述第二三输出跨导放大器每个都包括差分放大器电路、非反相输出级以及反相输出级,并且被使用多个PMOS晶体管和多个NMOS晶体管来实现。
13.一种集成电路,其包括:
第一三输出跨导放大器,其包括非反相输入端、反相输入端、第一非反相输出端、第二非反相输出端以及反相输出端,其中,所述第一非反相输出端被连接到所述反相输入端,而所述非反相输入端被连接到第一输入电压端子;
第二三输出跨导放大器,其包括非反相输入端、反相输入端、第一非反相输出端、第二非反相输出端以及反相输出端,其中,所述第一非反相输出端被连接到所述反相输入端,而所述非反相输入端被连接到第二输入电压端子;
第一节点,其被连接到所述第一三输出跨导放大器的所述第二非反相输出端和所述第二三输出跨导放大器的所述反相输出端两者;
第二节点,其被连接到所述第一三输出跨导放大器的所述反相输出端和所述第二三输出跨导放大器的所述第二非反相输出端两者;
第一电阻器,其被连接到所述第一三输出跨导放大器的所述反相输入端和所述第二三输出跨导放大器的所述非反相输入端;
第二电阻器,其被连接到所述第二三输出跨导放大器的所述反相输入端和所述第一三输出跨导放大器的所述非反相输入端;
第三电阻器,其中,所述第三电阻器的第一端被连接到所述第一节点;
第四电阻器,其中,所述第四电阻器的第一端被连接到所述第二节点;
第一输出电压端子,其在所述第一节点的下游;以及
第二输出电压端子,其在所述第二节点的下游。
14.根据权利要求13所述的集成电路,其中,所述第三电阻器的第二端被连接到接地并且所述第四电阻器的第二端被连接到接地,所述第三电阻器的所述第一端被连接到所述第一节点和第一非反相缓冲器,而所述第四电阻器的所述第二端被连接到所述第二节点和第二非反相缓冲器。
15.根据权利要求13所述的集成电路,进一步包括:
包括第一运算跨导放大器的第一反相缓冲器,其中,所述第一节点被连接到所述第一运算跨导放大器的反相输入端,并且所述第三电阻器被连接在所述第一运算跨导放大器的所述反相输入端与所述第一运算跨导放大器的输出端之间;以及
包括第二运算跨导放大器的第二反相缓冲器,其中,所述第二节点被连接到所述第二运算跨导放大器的反相输入端,并且所述第四电阻器被连接在所述第二运算跨导放大器的所述反相输入端与所述第二运算跨导放大器的输出端之间。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/553,503 US8823450B2 (en) | 2012-07-19 | 2012-07-19 | Multiple-output transconductance amplifier based instrumentation amplifier |
US13/553503 | 2012-07-19 | ||
US13/553,503 | 2012-07-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103580628A CN103580628A (zh) | 2014-02-12 |
CN103580628B true CN103580628B (zh) | 2018-01-12 |
Family
ID=48703315
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310301760.1A Expired - Fee Related CN103580628B (zh) | 2012-07-19 | 2013-07-18 | 基于多输出跨导放大器的仪器放大器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8823450B2 (zh) |
EP (1) | EP2688203B1 (zh) |
JP (1) | JP6212307B2 (zh) |
CN (1) | CN103580628B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015201705A (ja) * | 2014-04-07 | 2015-11-12 | 新日本無線株式会社 | 計装増幅器 |
DE102015204021B4 (de) * | 2015-03-05 | 2017-04-06 | Dialog Semiconductor (Uk) Limited | Dynamische Strombegrenzungsschaltung |
JP6852711B2 (ja) * | 2018-04-26 | 2021-03-31 | 株式会社デンソー | アナログマルチプレクサ付き増幅回路 |
US10715195B2 (en) * | 2018-06-13 | 2020-07-14 | Futurewei Technologies, Inc. | Split mixer current conveyer |
CN112825476B (zh) * | 2019-11-20 | 2022-10-14 | 圣邦微电子(北京)股份有限公司 | 一种运算放大器 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5093634A (en) | 1990-10-31 | 1992-03-03 | At&T Bell Laboratories | Merged current clamp in triple-input transconductor, for use in oscillator |
US5410274A (en) | 1992-09-16 | 1995-04-25 | Hughes Aircraft Company | Single-ended and differential amplifiers with high feedback input impedance and low distortion |
US5933054A (en) | 1995-09-19 | 1999-08-03 | Nec Corporation | Bipolar operational transconductance amplifier |
JPH10150333A (ja) * | 1996-11-18 | 1998-06-02 | Toshiba Corp | 電圧変換回路及び差動差分増幅器 |
US6084461A (en) | 1996-11-29 | 2000-07-04 | Varian Medical Systems, Inc. | Charge sensitive amplifier with high common mode signal rejection |
US5936466A (en) | 1997-08-04 | 1999-08-10 | International Business Machines Corporation | Differential operational transconductance amplifier |
US6107856A (en) | 1997-12-30 | 2000-08-22 | Lsi Logic Corporation | Dual output comparator for operating over a wide common mode range |
JP4255564B2 (ja) * | 1999-04-05 | 2009-04-15 | 誠 石田 | 増幅回路 |
US6538513B2 (en) | 2000-12-22 | 2003-03-25 | Intersil Americas Inc. | Common mode output current control circuit and method |
JP3827542B2 (ja) * | 2001-07-10 | 2006-09-27 | シャープ株式会社 | 光増幅器及びこれを用いた光ピックアップ装置 |
KR100687706B1 (ko) | 2003-12-26 | 2007-02-27 | 한국전자통신연구원 | Dc 옵셋성분이 제거되고 비대칭성이 개선된 트랜스컨덕터 |
US7327189B2 (en) | 2004-08-17 | 2008-02-05 | National Instruments Corporation | Differential structure programmable gain instrumentation amplifier |
US8305247B2 (en) | 2004-09-20 | 2012-11-06 | The Trustees Of Columbia University In The City Of New York | Low voltage digital to analog converter, comparator and sigma-delta modulator circuits |
US7301398B1 (en) | 2006-03-20 | 2007-11-27 | Rf Micro Devices, Inc. | High linearity differential transconductance amplifier |
US7738947B2 (en) * | 2006-05-08 | 2010-06-15 | Chang Gung University | Biomedical signal instrumentation amplifier |
US7479831B2 (en) | 2006-11-16 | 2009-01-20 | National Semiconductor Corporation | Class AB differential current conveyor input stage for a fully differential current feedback amplifier |
FR2911446B1 (fr) | 2007-01-16 | 2012-11-16 | Commissariat Energie Atomique | Amplificateur a transconductance a filtre de rejection de bruit hors bande utile |
US7557651B2 (en) | 2007-02-02 | 2009-07-07 | Texas Instruments Incorporated | Dual transconductance amplifiers and differential amplifiers implemented using such dual transconductance amplifiers |
US7671686B2 (en) | 2007-10-24 | 2010-03-02 | Industrial Technology Research Institute | Low noise amplifier |
US20100013537A1 (en) | 2008-07-15 | 2010-01-21 | Teledyne Scientific & Imaging, Llc | Low-voltage differential signaling receiver with common mode noise suppression |
US8081030B2 (en) | 2008-12-19 | 2011-12-20 | Honeywell International Inc. | Multi-mode amplifier |
US7893759B1 (en) | 2009-03-18 | 2011-02-22 | Honeywell International Inc. | Current conveyor based instrumentation amplifier |
US8134407B2 (en) | 2009-11-25 | 2012-03-13 | Analog Devices, Inc. | Enhancing dual op-amps for differential connections |
US8049562B2 (en) | 2010-01-07 | 2011-11-01 | Texas Instruments Incorporated | Amplifier with improved input resistance and controlled common mode |
-
2012
- 2012-07-19 US US13/553,503 patent/US8823450B2/en active Active
-
2013
- 2013-07-03 EP EP13174997.0A patent/EP2688203B1/en active Active
- 2013-07-05 JP JP2013141506A patent/JP6212307B2/ja active Active
- 2013-07-18 CN CN201310301760.1A patent/CN103580628B/zh not_active Expired - Fee Related
Non-Patent Citations (3)
Title |
---|
Electronically tunable gain instrumentation amplifier using OTAs;amphawan julsereewong et.al;《control, automation and systems》;20081014;第2008年卷;1820-1823:全文 * |
Instrumentation Amplifier using Robust Rail-to-Rail Operational Amplifiers with gm Control;CESAR A PRIOR ET.AL;《CIRCUITS AND SYSTEMS》;20060801;第2006年卷;图1,第I部分倒数第一段,第II部分 * |
Instrumentation amplifiers using operational transconductance amplifiers;wanlop surakampontorn et.al;《international journal of electronics》;19910901;第71卷(第3期);全文 * |
Also Published As
Publication number | Publication date |
---|---|
US8823450B2 (en) | 2014-09-02 |
EP2688203A2 (en) | 2014-01-22 |
EP2688203B1 (en) | 2019-01-02 |
CN103580628A (zh) | 2014-02-12 |
JP2014023149A (ja) | 2014-02-03 |
EP2688203A3 (en) | 2017-02-08 |
US20140022015A1 (en) | 2014-01-23 |
JP6212307B2 (ja) | 2017-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100946815B1 (ko) | 프로그램 가능한 저잡음 증폭기 및 방법 | |
CN103580628B (zh) | 基于多输出跨导放大器的仪器放大器 | |
Khateb | The experimental results of the bulk-driven quasi-floating-gate MOS transistor | |
US20050146381A1 (en) | Balanced amplifier and filter using the same | |
CN101471631A (zh) | Cmos音频运算放大器 | |
US8169263B2 (en) | Differential gm-boosting circuit and applications | |
US6525608B2 (en) | High gain, high bandwidth, fully differential amplifier | |
JPS63292710A (ja) | 集積回路 | |
US8570099B2 (en) | Single-ended-to-differential filter using common mode feedback | |
Kumngern et al. | Bulk-driven fully balanced second-generation current conveyor in 0.18 µm CMOS | |
US6714079B2 (en) | Differential amplifier with gain substantially independent of temperature | |
US20170241807A1 (en) | Readout circuit | |
Dal Fabbro et al. | An integrated CMOS instrumentation amplifier with improved CMRR | |
JP2004222238A (ja) | 可変時定数回路及びこれを用いたフィルタ回路 | |
JPH07283660A (ja) | 多入力トランジスタおよび多入力トランスコンダクタ回路 | |
CN106330120B (zh) | 一种具有高精度和高线性度的跨导运放电路 | |
WO2017030091A1 (ja) | 半導体装置、オペアンプ及び電子機器 | |
US6750714B1 (en) | Opamp with infinite open loop gain | |
JP6115991B2 (ja) | 差動増幅器 | |
CN112468102B (zh) | 一种ab类放大器 | |
Noshahr et al. | A compact and low power bandpass amplifier for low bandwidth signal applications in 65-nm CMOS | |
US20140159813A1 (en) | Enhanced transconductance circuit | |
CN106330119B (zh) | 一种具有低温度漂移系数的跨导运放电路 | |
Kumawat | Design and analysis of operational transcondactance amplifier | |
JP2016086230A (ja) | センサ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
EXSB | Decision made by sipo to initiate substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180112 Termination date: 20200718 |