JPH10150333A - 電圧変換回路及び差動差分増幅器 - Google Patents

電圧変換回路及び差動差分増幅器

Info

Publication number
JPH10150333A
JPH10150333A JP8306900A JP30690096A JPH10150333A JP H10150333 A JPH10150333 A JP H10150333A JP 8306900 A JP8306900 A JP 8306900A JP 30690096 A JP30690096 A JP 30690096A JP H10150333 A JPH10150333 A JP H10150333A
Authority
JP
Japan
Prior art keywords
voltage
mos transistor
drain
differential
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8306900A
Other languages
English (en)
Inventor
Hideji Koike
池 秀 治 小
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP8306900A priority Critical patent/JPH10150333A/ja
Priority to US08/971,730 priority patent/US6011436A/en
Publication of JPH10150333A publication Critical patent/JPH10150333A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/261—Amplifier which being suitable for instrumentation applications

Abstract

(57)【要約】 【課題】 従来のＤＤＡは、差動入力電圧の振幅が大き
くなるにつれて、入力電圧と出力電流との間の線形性が
劣化していた。 【解決手段】 ２対の差動入力電圧である第１の差動入
力電圧Ａ１及びＡ２と第２の差動入力電圧Ｂ１及びＢ２
のうち、第１、第２の差動入力電圧の正側の入力電圧の
差であるＡ１−Ｂ１に対応した電流から、同様に第１、
第２の差動入力電圧の負側の入力電圧の差であるＡ２−
Ｂ２に対応した電流を減算して差動増幅を行うことで、
線形性が向上する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電圧変換回路及び
電圧変換回路を含んだ差動差分増幅器（ＤＤＡ（Differ
ential Difference Amplifier)）に関し、特にＣＭＯＳ
回路によって構成されたＣＭＯＳ集積回路に好適なもの
に関する。
【０００２】
【従来の技術】ＤＤＡは、２つの差動入力電圧の差に比
例した電圧を出力する増幅器であり、従来のＤＤＡは図
２０に示されるような構成を有していた。
【０００３】この回路の動作原理について以下に説明す
る。入力端子Ａ１−Ａ２間に入力電圧ΔＶＡ（＝ＶＡ１
−ＶＡ２）が入力され、その差動入力電圧に比例した出
力電圧ΔＶＯＵＴ（＝（１＋２Ｒ１／Ｒ２）ΔＶＡ）が
出力端子ＯＵＴ１−ＯＵＴ２間に発生する。ただし、Ｒ
３１＝Ｒ３２＝Ｒ３３＝Ｒ３４とする。しかし、この回
路には入力電圧範囲が狭く、また４個の抵抗（Ｒ３１，
Ｒ３２，Ｒ３３，Ｒ３４）の抵抗値にバラツキがある場
合、出力電圧の中心値が入力電圧の中心値の変動に伴っ
て変動するという問題があった。
【０００４】第１の問題は、入力電圧の中心値が変動範
囲が制限されることである。Ｒ１／Ｒ２が１００以上あ
る場合、接点Ｎ３−Ｎ４間の電圧は入力電圧の２００倍
以上になる。接点Ｎ３，Ｎ４は入力電圧の中心値が変動
すればそれに従って変動するので、接点Ｎ３，Ｎ４の電
圧範囲は入力電圧の中心値の変動範囲（ΔＶＡｃｅｎ）
と、入力信号の振幅の最大値ΔＶＡ（ｍａｘ）に増幅率
を掛けた電圧とを加えたものとなる。すなわち、
【０００５】
【数１】 となり、入力電圧の中心値の変動範囲が制限される。
【０００６】第２の問題は、出力電圧ΔＶＯＵＴが入力
電圧の中心値により変動することである。差動アンプＸ
３が正しく動作するためには、Ｒ３１＝Ｒ３３，Ｒ３２
＝Ｒ３４であるべきであるが、Ｒ３１，Ｒ３２，Ｒ３
３，Ｒ３４にバラツキがある場合、 ΔＶＯＵＴ＝ＫΔＶＩＮ＋Ｌ（Ｖ４−ＶＯＵＴ２） （３） となる。ここで、
【０００７】
【数２】 とする。
【０００８】（３）式から、入力振幅が０であっても出
力電圧の振幅は入力電圧に伴って変動することが分か
る。
【０００９】これらの問題を解決するためには、出力電
圧を分圧して直接入力電圧と比較することが必要であ
る。これを実現するためにＤＤＡを計測器用のインスツ
ルメンテーションアンプとして使うことが考えられる。
ＤＤＡは、図２１のような記号で表され、入出力関係は
次の式で表される。 （ＶＯＵＴ１−ＶＯＵＴ２）＝Ａ｛（ＶＡ１−ＶＡ２） −（ＶＢ１−ＶＢ２）｝ （６） ここで、ＡはＤＤＡの増幅率である。
【００１０】ＤＤＡを使ったインスツルメンテーション
アンプの構成を図２２に示す。
【００１１】図２２の例では、入力電圧ΔＶＡはＡ１−
Ａ２端子間に入力され、Ｒ２の端子電圧はΔＶＡに等し
くなる様に負帰還がかかっているので、ＶＯＵＴ１−Ｖ
ＯＵＴ２間には−（２Ｒ１／Ｒ２＋１）ΔＶＡなる電圧
が出力される。入力電圧の中心電圧が変動しても、出力
電圧は変動しないので、入力電圧範囲は広い。また抵抗
Ｒ１，Ｒ２がばらついても、増幅率が変化するだけで、
入力電圧振幅が０のときは、出力電圧振幅も０となる。
【００１２】ＤＤＡの具体的な回路構成については、以
下の文献［１］、［２］で紹介されている。しかしいず
れの回路も次に述べるような問題を含んでいる。
【００１３】[1] Eduard Sackinger, et al,“A Vers
atile Building Block- The CMOS Differential Differ
ence Amplifier”IEEE, JSSC, Vol.SC-22 No.2, April
1987.pp287-294 [2] Shu-Chuang, et al,“A Wide Range Differentia
l Difference Amplifier. A Basic Block for Analog S
ignal Processing in MOS Technology”IEEE,Trans. on
Circuits and Systems-II: Vol.40, No.5, May 1993,p
p289-301 文献［１］に開示された回路を図２３に示す。２対の差
動入力電圧Ａ１，Ａ２を特性の揃った２対の差動トラン
ジスタ対Ｍ２０１及びＭ２０２とＭ２０３及びＭ２０４
で受けて電流に変換し、電流差を減算して、２対の差動
入力電圧の差を電流差に変換する。
【００１４】電流差ΔＩは以下の式で表される。
【００１５】
【数３】 μはＭＯＳトランジスタの移動度 Ｃｏｘはゲート酸化膜の単位面積当たりの容量 Ｗ，Ｌはトランジスタのゲート幅とゲート長 とする。
【００１６】（７）式から明らかな様に、出力電流ΔＩ
は差動入力電圧ΔＶＡ，ΔＶＢの差に比例しない。ただ
しΔＶＡ，ΔＶＢが非常に小さいときには次式が成り立
つ、
【００１７】
【数４】 従って、差動入力電圧の振幅が小さいときには、図２３
の回路はＤＤＡとして動作するが、差動入力電圧の振幅
が大きくなるに従って、２つの差動入力電圧の差と出力
電流の間の線形性が失われ、更にゲインが小さくなるた
めＤＤＡとして動作しなくなるという問題がある。
【００１８】次に、文献［２］の回路を図２４に示す。
差動入力電圧ΔＶＡに対する出力電流（ΔＩ＝Ｉ１−Ｉ
２）は次式で与えられる。
【００１９】
【数５】 ただし ＫｄはＭ１，…，Ｍ４の電流係数、 ＫｕはＭ５，…，Ｍ８の電流係数、 とする。
【００２０】（９）式に示されたように、図２４の回路
でも入力電圧と出力電流の関係には非線形性が残る。Ｋ
ｄ／Ｋｕを小さく選ぶことにより、非線形性をある程度
抑制することはできる。しかし、図２４の回路には、基
板バイアス効果の影響を受けるという他の問題がある。
トランジスタのソースを基板に接続することで、基板バ
イアス効果は抑制することはできるが、設計及びプロセ
スへ制約を与えるという新たな問題が生じる。
【００２１】
【発明が解決しようとする課題】上述のように、従来の
ＤＤＡには、差動入力電圧の振幅が大きくなるにつれて
２つの差動入力電圧の差と出力電流の間の線形性が失わ
れ、また基板バイアス効果の影響を受ける等の問題があ
った。
【００２２】本発明は上記事情に鑑みてなされたもの
で、線形性に優れ基板バイアス効果による特性の変動が
少ない電圧変換回路及びＤＤＡを提供することを目的と
する。
【００２３】
【課題を解決するための手段】本発明の差動差分増幅器
は、２対の差動入力電圧の差に対応した電圧を出力する
ものであって、差動電圧を入力され、この差動電圧の振
幅により決定される差動電圧を出力し、特性がほぼ等し
い第１及び第２の電圧変換回路であって、第１の差動入
力電圧を入力され、第１の差動出力電圧を出力する前記
第１の電圧変換回路と、第２の差動入力電圧を入力さ
れ、第２の差動出力電圧を出力する前記第２の電圧変換
回路と、差動電圧を入力され、この差動電圧の振幅に対
応する差動電流を出力し、特性がほぼ等しい第１及び第
２の電圧電流変換回路であって、前記第１の電圧変換回
路が出力した前記第１の差動出力電圧と前記第２の電圧
変換回路が出力した前記第２の差動出力電圧の正側電圧
間の電圧を入力され、第１の差動出力電流を出力する前
記第１の電圧電流変換回路と、前記第１の電圧変換回路
が出力した前記第１の差動出力電圧と前記第２の電圧変
換回路が出力した前記第２の差動出力電圧の負側電圧間
の電圧を入力され、第２の差動出力電流を出力する前記
第２の電圧電流変換回路と、差動電流を入力され、この
差動電流の差に対応する電圧を出力する電流電圧変換回
路であって、前記第１の電圧電流変換回路の正側出力端
子と、前記第２の電圧電流変換回路の負側出力端子とを
一方の入力端子に接続され、前記第１の電圧電流変換回
路の負側出力端子と、前記第２の電圧電流変換回路の正
側出力端子とを他方の入力端子に接続され、前記第１の
差動出力電流と前記第２の差動出力電流との合成出力電
流を入力されて、前記合成出力電流に対応する電圧を出
力する電流電圧変換回路とを備えることを特徴とする。
【００２４】また、本発明の他の差動差分増幅器は、差
動入力電圧を入力されて、この差動電圧振幅に対応した
単出力電圧を出力する、特性がほぼ等しい第１、第２の
電圧変換回路であって、第１の差動入力電圧を入力さ
れ、第１の差動出力電圧を出力する前記第１の電圧変換
回路と、第２の差動入力電圧を入力され、第２の差動出
力電圧を出力する前記第２の電圧変換回路と、差動入力
電圧を与えられて増幅して差動出力電圧として出力する
電圧増幅器であって、前記第１、第２の電圧変換回路の
出力端子間の電圧を前記差動入力電圧として与えられて
増幅し出力電圧とする電圧増幅回路とを備えている。
【００２５】また、本発明の電圧変換器は、例えば、ソ
ースが共通接続され定電流源を介して接地され、特性が
ほぼ等しい第１導電型の第１、第２のＭＯＳトランジス
タと、ドレインとゲートとが前記第１のＭＯＳトランジ
スタのドレインに接続され、ソースが電源端子に接続さ
れた第２導電型の第３のＭＯＳトランジスタと、ドレイ
ンとゲートとが前記第２のＭＯＳトランジスタのドレイ
ンに接続され、ソースが電源端子に接続され、前記第３
のＭＯＳトランジスタと特性がほぼ等しい第２の導電型
の第４のＭＯＳトランジスタと、ソースが基準電源端子
に接続され、ゲートがドレインに接続された第１導電型
の第５のＭＯＳトランジスタと、ソースが基準電源端子
に接続され、ゲートがドレインに接続され、前記第５の
ＭＯＳトランジスタと特性がほぼ等しい第１導電型の第
６のＭＯＳトランジスタと、ソースが電源端子に接続さ
れ、ドレインが前記第５のＭＯＳトランジスタのドレイ
ンに接続され、ゲートが前記第３のＭＯＳトランジスタ
のゲートに接続された第２導電型の第７のＭＯＳトラン
ジスタと、ソースが電源端子に接続され、ドレインが前
記第６のＭＯＳトランジスタのドレインに接続され、ゲ
ートが前記第４のＭＯＳトランジスタのゲートに接続さ
れ、前記第７のＭＯＳトランジスタと特性がほぼ等しい
第２導電型の第８のＭＯＳトランジスタとを備え、前記
第１、第２のＭＯＳトランジスタのゲートに差動入力電
圧が印加されて、第５、第６のＭＯＳトランジスタのド
レインから差動電圧を出力することを特徴としている。
【００２６】
【発明の実施の形態】以下に、本発明の一実施の形態に
ついて図面を参照して説明する。図１に、本発明の第１
の実施の形態の構成を示す。２対の差動入力電圧（ＶＡ
１，ＶＡ２）と（ＶＢ１，ＶＢ２）とは第１、第２の電
圧変換回路を介して２対の差動電圧（ΔＡ１，ΔＡ２）
と（ΔＢ１，ΔＢ２）とに変換される。
【００２７】差動電圧ΔＡ＝ΔＡ１−ΔＡ２の振幅は差
動入力電圧ΔＶＡの振幅に比例し、ΔＡの中心電圧は差
動入力電圧ΔＶＡの振幅が一定であれば変動しないもの
とする。同様にΔＢ＝ΔＢ１−ΔＢ２の振幅は差動入力
電圧ΔＶＢの振幅に比例し、ΔＢの中心電圧は差動入力
電圧ΔＶＢの振幅が一定であれば変動しないものとす
る。また２個の電圧変換器の特性はほぼ等しく、差動入
力電圧ΔＶＡ，ΔＶＢの振幅が等しいならば、ΔＡとΔ
Ｂの振幅と中心電圧は等しいとする。以上の関係を図示
すると、図２の様になる。
【００２８】２対の差動入力電圧ΔＶＡ，ΔＶＢの差電
圧は、
【００２９】
【数６】 と表される。ただし、Ｈは電圧変換器の振幅率、とす
る。
【００３０】ΔＡ１，ΔＢ１及びΔＡ２，ΔＢ２を図１
に示す電圧電流変換器に入力すれば、出力電流ΔＩは ΔＩ＝Ｉ１−Ｉ２＝Ｇ１（ΔＡ１−ΔＢ１） −Ｇ２（ΔＡ２−ΔＢ２） （１１） ただし、Ｇ１，Ｇ２は電圧電流変換器の増幅率とする。
【００３１】電圧電流変換器の増幅率は一般に差動入力
電圧の振幅によって変化するが、通常ＤＤＡでは２対の
入力電圧が等しくなるように負帰還をかけるので、定常
状態では必ず ΔＡ１＝ΔＢ１ （１２） ΔＡ２＝ΔＢ２ （１３） なる関係がなりたつ。
【００３２】定常状態においては電圧電流変換器の入力
電圧の振幅は０であり、入力電圧振幅が０付近での電圧
電流増幅器の増幅率を定数Ｇとすると、Ｇ１＝Ｇ２＝Ｇ
とおけるので、（１１）式は次式の様に変換することが
できる。 ΔＩ＝Ｇ（ΔＡ１−ΔＢ１）−Ｇ（ΔＡ２−ΔＢ２） ＝ＧＨ（ΔＶＡ−ΔＶＢ） （１４） また定常状態ではΔＩは０になるが、ΔＩが０付近での
電流電圧変換器の増幅率を定数Ｒとすると、次式を得
る。 ΔＶＯＵＴ＝ＶＯＵＴ１−ＶＯＵＴ２ ＝ＲＧＨ（ΔＶＡ−ΔＶＢ） ＝Ａ（（ＶＡ１−ＶＡ２）−（ＶＢ１−ＶＢ２）） （１５） ただし、 Ａ＝ＲＧＨ とする。
【００３３】（１５）式から図１の回路はＤＤＡとして
機能することがわかる。即ち、２対の差動入力電圧を、
出力電圧が入力電圧振幅のみによって決定される電圧変
換器を介して、２対の差動電圧に変換し、電圧変換器の
出力の２対の差動電圧の＋側の端子間と−側の端子間の
電圧を、入力電圧振幅が０付近で増幅率が一定になる電
圧電流変換器を介して、２対の差動電流に変換し、更
に、電流電圧変換器を介して、前記２対の差動電流の差
にほぼ比例した出力電圧を得ることによってＤＤＡを構
成できることが分かる。
【００３４】図１のＤＤＡは、従来のＤＤＡと次の点で
根本的に相違する。従来のＤＤＡは、一方の差動入力電
圧の振幅に対応した電流から他方の差動入力電圧の振幅
に対応した電流を減算しているが、本実施の形態では２
対の差動入力電圧の正側の入力電圧の差に対応した電流
から、２対の差動入力電圧の負側の入力電圧の差に対応
した電流を減算している。
【００３５】従来の回路の場合、差動入力電圧ΔＶＡ，
ΔＶＢに対応した差動電流を求めると、 ΔＩ＝Ｋ１ΔＶＡ−Ｋ２ΔＶＢ （１６） となる。
【００３６】ただし、Ｋ１，Ｋ２は差動入力電圧が入力
される電圧電流変換器の増幅率とする。理想的にはＫ１
とＫ２は等しいが、ここではＫ１とＫ２に差がある場合
を考える。（１６）式を変形して、 ΔＩ＝Ｋ１（ΔＶＡ−ΔＶＢ）＋（Ｋ１−Ｋ２）ΔＶＢ （１７） （１７）式の第２項は誤差を表しており、誤差は差動入
力の振幅に比例して増加することが分かる。一方、本実
施の形態では、差動入力電圧の正側の入力電圧差をΔＶ
+ 、差動入力電圧の負側の入力電圧差をΔＶ- として、
差動出力電流を求めると、 ΔＩ＝Ｋ１ΔＶ+ −Ｋ２ΔＶ- （１８） ＝Ｋ１（ΔＶ+ −ΔＶ- ）＋（Ｋ１−Ｋ２）ΔＶ- （１９） となる。
【００３７】（１９）式の第２項は誤差であるが、ΔＶ
- は安定点では０であり、よって誤差は０となる。
【００３８】従って本実施の形態では、２個の電圧電流
変換器の増幅率に誤差があっても、結果的に誤差は生じ
ないという効果を奏する。
【００３９】図１に示された第１の実施の形態において
用いられている電圧変換器Ｈ１，Ｈ２の一例について述
べる。
【００４０】図３において、Ａ１，Ａ２は入力電圧端子
であり、ＯＵＴ１，ＯＵＴ２は出力電圧端子である。Ｎ
チャネルＭＯＳトランジスタＭ１，Ｍ２は特性がほぼ等
しく、ＮチャネルＭＯＳトランジスタＭ３，Ｍ４は特性
がほぼ等しいトランジスタである。電流Ｉ１，Ｉ２，Ｉ
３，Ｉ４は、トランジスタＭ１，Ｍ２，Ｍ３，Ｍ４をそ
れぞれ流れる電流であり、Ｉs は定電流源とする。電流
Ｉ１，Ｉ２，Ｉ３，Ｉ４を求めると、 Ｉ１＝Ｋｎ１（ＶＡ１−Ｖ３−Ｖｔｈｎ１）2 （２０） Ｉ２＝Ｋｎ２（ＶＡ２−Ｖ３−Ｖｔｈｎ２）2 （２１） Ｉ３＝Ｋｎ３（ＶＣ−Ｖ１−Ｖｔｈｎ３）2 （２２） Ｉ４＝Ｋｎ４（ＶＣ−Ｖ２−Ｖｔｈｎ４）2 （２３） となる。ここで、
【００４１】
【数７】 Ｗｉ，ＬｉはトランジスタＭｉのゲート幅とゲート長と
する。
【００４２】トランジスタＭ１とトランジスタＭ３とは
直列接続されているので、Ｉ１＝Ｉ３であるから（２
０）、（２１）式から、
【００４３】
【数８】 同様にして、Ｉ２＝Ｉ４から次式を得る。
【００４４】
【数９】 トランジスタＭ１，Ｍ２と、トランジスタＭ３，Ｍ４の
特性はそれぞれほぼ等しいので、Ｋｎ１＝Ｋｎ２，Ｋｎ
３＝Ｋｎ４，Ｖｔｈｎ１＝Ｖｔｈｎ２，Ｖｔｈｎ３＝Ｖ
ｔｈｎ４であり、（２６）、（２８）式から次式を得
る。
【００４５】
【数１０】 即ち、出力電圧振幅は入力電圧振幅に比例する。次に、
出力電圧の中心電圧を求める。（２６）、（２８）式か
ら
【００４６】
【数１１】 トランジスタＭ１，Ｍ２と定電流源Ｉｓで構成される差
動電流対について、次の関係式が成り立つことは明らか
である。
【００４７】
【数１２】 （３１）式を（３０）式に代入して、次式が得られる。
【００４８】
【数１３】 即ち、出力電圧の中心電圧は入力電圧振幅のみによって
決定される。
【００４９】図３の出力電圧変換器を図１のＤＤＡに使
用した場合の構成を図４に示す。図４において、Ａ１，
Ａ２は第１の差動入力電圧、Ａ３，Ａ４は第２の差動入
力電圧である。
【００５０】トランジスタＭ１１，Ｍ１２，Ｍ１５，Ｍ
１６及び定電流源Ｉｓ１により電圧変換回路Ｈ１が構成
され、トランジスタＭ１３，Ｍ１４，Ｍ１７，Ｍ１８及
び定電流源Ｉｓ２により電圧変換回路Ｈ２が構成され、
電圧変換回路Ｈ１と特性がほぼ等しいとする。トランジ
スタＭ１９，Ｍ２０，定電流源Ｉｓ３は電圧電流変換器
Ｇ１を構成し、トランジスタＭ２１，Ｍ２２，定電流源
Ｉｓ４は電圧電流変換器Ｇ２を構成しており、電圧電流
変換器Ｇ１と特性がほぼ等しいとする。トランジスタＭ
２３，Ｍ２４は特性がほぼ等しいＰチャネルＭＯＳトラ
ンジスタで、電流電圧変換器Ｒ１を構成している。ま
た、ＶＢは基準電圧で、ＯＵＴ１，ＯＵＴ２は出力端子
とする。
【００５１】次に、図１に示された第１の実施の形態に
おける電圧変換回路の具体的な回路構成について、図５
を用いて説明する。ＮチャネルＭＯＳトランジスタＭ３
１，Ｍ３２は特性がほぼ等しく、ＰチャネルＭＯＳトラ
ンジスタＭ３３，Ｍ３４は特性がほぼ等しい関係にあ
る。
【００５２】電流Ｉ３１，Ｉ３２，Ｉ３３，Ｉ３４は、
トランジスタＭ３１，Ｍ３２，Ｍ３３，Ｍ３４をそれぞ
れに流れる電流である。この電流Ｉ３１，Ｉ３２，Ｉ３
３，Ｉ３４を求めると、 Ｉ３１＝Ｋｎ３１（ＶＡ１−Ｖ３３−Ｖｔｈｎ３１）2 （３３） Ｉ３２＝Ｋｎ３２（ＶＡ２−Ｖ３３−Ｖｔｈｎ３２）2 （３４） Ｉ３３＝Ｋｐ３３（ＶＣ−Ｖ３１−｜Ｖｔｈｐ３３｜）2 （３５） Ｉ３４＝Ｋｐ３４（ＶＣ−Ｖ３２−｜Ｖｔｈｐ３４｜）2 （３６） となる。ここで、
【００５３】
【数１４】 Ｗｉ，ＬｉはＭｉのゲート幅とゲート長とする。
【００５４】トランジスタＭ３１とＭ３３は直列接続さ
れているので、Ｉ３１＝Ｉ３３であるから、（３３）、
（３５）式から、
【００５５】
【数１５】 同様にして、Ｉ３２＝Ｉ３４から次式を得る。
【００５６】
【数１６】 トランジスタＭ３１，Ｍ３２と、トランジスタＭ３３，
Ｍ３４の特性はそれぞれほぼ等しく、Ｋｎ１＝Ｋｎ２，
Ｋｐ３＝Ｋｐ４，Ｖｔｈｎ３１＝Ｖｔｈｎ３２，Ｖｔｈ
ｐ３３＝Ｖｔｈｐ３４であるので、（３９）、（４１）
式から次式を得る。
【００５７】
【数１７】 即ち、出力電圧振幅は入力電圧振幅に比例する。次に、
出力電圧の中心電圧を求める。（３９）、（４１）式か
ら
【００５８】
【数１８】 トランジスタＭ３１，Ｍ３２と定電流源Ｉｓ３１で構成
される差動電流対について、次の関係式が成り立つこと
は容易に証明出来る。
【００５９】
【数１９】 （４４）式を（４３）式へ代入して、次式が得られる
【００６０】
【数２０】 即ち、出力電圧の中心電圧は入力電圧振幅だけで決定さ
れる。図５に示された電圧変換器も図３の電圧変換器と
同様に、図１の第１の実施の形態のＤＤＡに適用するこ
とが出来る。
【００６１】図３の電圧変換器では基板バイアス効果を
無くすために、ＭＯＳトランジスタＭ３，Ｍ４の基板を
ソースに接続する必要があったが、Ｐウエルをソースに
接続することになり、パターン面積が大きくなるという
問題がある。これに対して図５の回路は、基板バイアス
効果を考慮する必要はなく、パターン面積を縮小するこ
とができる。
【００６２】図３及び図５の電圧変換器では出力電圧振
幅を大きくしようとすると、入力電圧の変動範囲を小さ
くする必要があるが、入力電圧の変動範囲を狭めずに大
きな出力電圧を得るために、図６に示されるような電圧
変換器が考えられる。即ち、図６の回路によれば、接点
Ｎ４１，Ｎ４２の変動範囲を出来るだけ小さくし、入力
電圧と出力電圧の変動範囲を出来るだけ大きく確保する
ことができる。
【００６３】ＮチャネルＭＯＳトランジスタＭ４１，Ｍ
４２は特性がほぼ等しく、ＰチャネルＭＯＳトランジス
タＭ４３，Ｍ４４は特性がほぼ等しい。ＮチャネルＭＯ
ＳトランジスタＭ４５，Ｍ４６がほぼ等しく、Ｐチャネ
ルＭＯＳトランジスタＭ７，Ｍ８は特性がほぼ等しい。
電流Ｉｉは、トランジスタＭｉを流れる電流とする。電
流Ｉ４１，Ｉ４２，Ｉ４３，Ｉ４４を求めると、 Ｉ４１＝Ｋｎ４１（ＶＡ１−Ｖ４３−Ｖｔｈｎ４１）2 （４６） Ｉ４２＝Ｋｎ４２（ＶＡ２−Ｖ４３−Ｖｔｈｎ４２）2 （４７） Ｉ４３＝Ｋｐ４３（ＶＤＤ−Ｖ４１−｜Ｖｔｈｐ４３｜）2 （４８） Ｉ４４＝Ｋｐ４４（ＶＤＤ−Ｖ４２−｜Ｖｔｈｐ４４｜）2 （４９） ここで、
【００６４】
【数２１】 Ｗｉ，ＬｉはＭｉのゲート幅とゲート長とする。
【００６５】トランジスタＭ４１とＭ４３とは直列接続
されているので、Ｉ４１＝Ｉ４３であるから、（４
６）、（４８）式から、
【００６６】
【数２２】 同様にして、Ｉ４２＝Ｉ４４から次式を得る。
【００６７】
【数２３】 電流Ｉ４５，Ｉ４６，Ｉ４７，Ｉ４８を求めると次式の
様になる。 Ｉ４５＝Ｋｎ４５（Ｖ４５−ＶＣ−Ｖｔｈｎ４５）2 （５５） Ｉ４６＝Ｋｎ４６（Ｖ４６−ＶＣ−Ｖｔｈｎ４６）2 （５６） Ｉ４７＝Ｋｐ４７（ＶＤＤ−Ｖ４１−｜Ｖｔｈｐ４７｜）2 （５７） Ｉ４８＝Ｋｐ４８（ＶＤＤ−Ｖ４２−｜Ｖｔｈｐ４８｜）2 （５８） ここで、Ｖｔｈｐ４７＝Ｖｔｈｐ４８＝Ｖｔｈｐ４３＝
Ｖｔｈｐ４４、とすれば、
【００６８】
【数２４】 トランジスタＭ４５，Ｍ４７は直列接続されており、Ｉ
４５＝Ｉ４７が成り立つので、（５５）、（５７）式か
ら、
【００６９】
【数２５】 となる。
【００７０】同様に、Ｍ４６，Ｍ４８は直列に接続され
ているのでＩ４６＝Ｉ４８が成り立つので、（５６）、
（５８）式から
【００７１】
【数２６】 となる。
【００７２】トランジスタ（Ｍ４１，Ｍ４２），（Ｍ４
５，Ｍ４６），（Ｍ４３，Ｍ４４）及び（Ｍ４７，Ｍ４
８）の特性はほぼ等しいので、（６２）、（６４）式か
ら出力電圧の振幅は次式のようになる。
【００７３】
【数２７】 また出力電圧の中心電圧は、次式の様になる。
【００７４】
【数２８】 即ち、出力電圧は入力電圧の振幅によってのみ決定され
る。
【００７５】図７に示された電圧変換器も、図６の電圧
変換器と同様に、図１の第１の実施の形態のＤＤＡに適
用することが出来る。
【００７６】図７の回路において、ＮチャネルＭＯＳト
ランジスタＭ５１，Ｍ５２は特性がほぼ等しく、Ｐチャ
ネルＭＯＳトランジスタＭ５３，Ｍ５４は特性がほぼ等
しい。ＮチャネルＭＯＳトランジスタＭ５５，Ｍ５６は
特性がほぼ等しく、ＰチャネルＭＯＳトランジスタＭ５
７，Ｍ５８は特性がほぼ等しい。オペアンブＯＰ５１，
ＯＰ５２は、トランジスタＭ５７，Ｍ５８のドレイン電
圧をトランジスタＭ５３，Ｍ５４のドレイン電圧に等し
くなるように制御する。このような構成にすることで、 Ｉ５７／Ｉ５３＝Ｉ５８／Ｉ５４ （６７） の関係がより高い精度で成立する。
【００７７】図７の回路においても、図６の回路と同様
に出力電圧の振幅は次式で表せる。
【００７８】
【数２９】 また出力電圧の中心電圧は、次式の様になる。
【００７９】
【数３０】 即ち、出力電圧は入力電圧の振幅のみによって決定され
る。
【００８０】図８に、本発明の第２の実施の形態による
ＤＤＡの構成を示す。上記図１に示された第１の実施の
形態によるＤＤＡにおいて、電圧変換回路Ｈ１，Ｈ２の
差動出力電圧振幅は差動入力電圧振幅に比例し、電圧変
換回路Ｈ１，Ｈ２の−側端子の電圧は基準電圧であると
する。例えば−側端子の出力電圧が基準電圧ＶＣである
とする。この場合、２つの電圧変換回路Ｈ１，Ｈ２の負
側の出力電圧は常に等しくＶＣであるので、電圧電流変
換回路Ｇ２の出力電流は常に０であり、この電圧電流変
換回路Ｇ２を省略することができる。このようにして構
成した第２の実施の形態によるＤＤＡにおいて、２つの
差動入力電圧の差を求めると、次式を得る。
【００８１】
【数３１】 ただし、Ｈは電圧変換器の安定点での増幅率とする。
（７０）式から電圧変換器の＋側の端子を出力として見
た場合、ＤＤＡとしての条件を既に満たしていることが
分かる。しかしこのままでは増幅率が小さいので電圧増
幅器を介して出力電圧を得る。
【００８２】電圧電流変換器Ｇ１１と電流電圧変換器Ｒ
１１の増幅率をそれぞれＧ，Ｒとすると、出力電圧ΔＶ
（ＶＯＵＴ１−ＶＯＵＴ２）は次式で表せ、ＤＤＡとし
て動作することが分かる。 ΔＶ＝ＲＧ（ΔＡ１−ΔＢ１） ＝ＲＧＨ（ΔＶＡ−ΔＶＢ） ＝Ａ｛（ＶＡ１−ＶＡ２）−（ＶＢ１−ＶＢ２）｝ （７１） ただし、Ａ＝ＲＧＨとする。
【００８３】この第２の実施の形態によるＤＤＡの方が
第１の実施の形態によるものより構成が簡単であり、電
圧変換器Ｈ１１，Ｈ１２の構成が複雑になり精度が悪く
なる可能性はあるが、第２の実施の形態の方が素子面積
を小さくすることができる。
【００８４】第２の実施の形態に用いられる電圧変換器
Ｈ１，Ｈ２の回路の一例を図９に示す。ＮチャネルＭＯ
ＳトランジスタＭ６１，Ｍ６２とＮチャネルＭＯＳトラ
ンジスタＭ６３，Ｍ６４とはそれぞれ特性がほぼ等し
く、トランジスタＭ６１，Ｍ６２，Ｍ６３，Ｍ６４は５
極管動作をしているものとする。この図９の回路は、図
３の回路に、一方の出力電圧を基準電圧に固定するため
のオペアンプＯＰ６１を追加したものに相当する。この
オペアンプＯＰ６１により、端子電圧Ｖ６２は常に基準
電圧ＶＣに固定される。出力電圧の振幅は図３の回路と
同様にして、
【００８５】
【数３２】 のように表され、入力電圧の振幅に比例する。
【００８６】図１０に、第２の実施の形態に適用できる
電圧変換器の第２の回路例を示す。図１０において、Ｎ
チャネルＭＯＳトランジスタＭ７１，Ｍ７２は特性がほ
ぼ等しく、ＰチャネルＭＯＳトランジスタＭ７３，Ｍ７
４はほぼ特性が等しい関係にある。ここで、トランジス
タＭ７１，Ｍ７２，Ｍ７３，Ｍ７４は５極管動作をして
おり、トランジスタＭ７５は３極管動作をしているもの
とする。
【００８７】この図１０に示された回路は、図５の回路
にさらに、一方の出力電圧を基準電圧に固定するための
オペアンプＯＰ７１を追加したものである。オペアンプ
ＯＰ７１により、端子電圧Ｖ７２は常に基準電圧ＶＣに
固定される。出力電圧の振幅は、図５に示された回路と
同様にして、
【００８８】
【数３３】 で与えられ、入力電圧の振幅に比例する。
【００８９】次に、図１１に第２の実施の形態によるＤ
ＤＡに適用できる電圧変換器の第３の回路例を示す。図
１１において、ＮチャネルＭＯＳトランジスタＭ８１，
Ｍ８２と、ＮチャネルＭＯＳトランジスタＭ８５，Ｍ８
６はそれぞれ特性がほぼ等しく、ＰチャネルＭＯＳトラ
ンジスタＭ８３，Ｍ８４と、ＰチャネルＭＯＳトランジ
スタＭ８７，Ｍ８８は特性がそれぞれ等しい。
【００９０】トランジスタＭ８１，…，Ｍ８８は５極管
動作をしており、トランジスタＭ８９は３極管動作をし
ているものとする。
【００９１】この図１１に示された回路は、図６の回路
に対し、一方の出力電圧を基準電圧に固定するためのオ
ペアンプＯＰ８１を追加したものに相当する。このオペ
アンプＯＰ８１によって、端子電圧Ｖ８６は常に基準電
圧ＶＣに固定される。出力電圧の振幅は、図６の回路と
同様に、
【００９２】
【数３４】 で与えられ、入力電圧の振幅に比例することがわかる。
図１１に示された回路は、図６の回路と同様に入出力電
圧のダイナミックレンジを広くとることが可能である。
【００９３】図１２に、第２の実施の形態によるＤＤＡ
に適用することができる電圧変換器の第４の回路例を示
す。図１２において、ＮチャネルＭＯＳトランジスタＭ
９１，Ｍ９２、ＮチャネルＭＯＳトランジスタＭ９５，
Ｍ９６はそれぞれ特性がほぼ等しい関係にあり、Ｐチャ
ネルＭＯＳトランジスタＭ９３，Ｍ９４、ＰチャネルＭ
ＯＳトランジスタＭ９７，Ｍ９８は特性がほぼ等しい関
係にある。ここで、トランジスタＭ９１〜Ｍ９８は５極
管動作をしており、トランジスタＭ９９は３極管動作を
しているものとする。
【００９４】図１２に示された回路は、図７の回路に対
して、基準電源ＶＣの代わりにトランジスタＭ９９を追
加し、ＶＯＵＴ２が常にＶＣになる様にオペアンプＯＰ
９３を加えたものに相当する。
【００９５】出力電圧の振幅は、図７に示された回路と
同様に以下の（７５）式で与えられ、入力電圧の振幅に
比例する。この図１２に示された回路は、図１１の回路
と同様に、入出力電圧のダイナミックレンジを広くとる
ことができ、また精度が高いという特徴がある。
【００９６】
【数３５】 図１３に、第２の実施の形態に適用が可能な電圧変換器
の第５の回路例を示す。
【００９７】図１３の回路で、ＮチャネルＭＯＳトラン
ジスタＭ１０１，Ｍ１０２，Ｍ１０５，Ｍ１０６は特性
がほぼ等しく、ＰチャネルＭＯＳトランジスタＭ１０
３，Ｍ１０７は特性がほぼ等しい。トランジスタＭ１０
１〜Ｍ１０７は５極管動作をしているものとする。ここ
で、トランジスタＭ１０３，Ｍ１０７は特性が揃ってい
るので、 Ｉ１０１＝Ｉ１０５ （７６） Ｉ１０２＝Ｉ１０６ （７７） 従って、 ＶＡ１−Ｖ１０３＝ＶＯ−Ｖ１０７ （７８） ＶＡ２−Ｖ１０３＝ＶＣ−Ｖ１０７ （７９） となる。さらに、（７７）、（７８）式から ＶＯ−ＶＣ＝ＶＡ１−ＶＡ２ （８０） となり、出力電圧振幅は入力電圧振幅に等しいことがわ
かる。
【００９８】図１３の回路は、オペアンプを含んでいな
い。従って、オペアンプがもたらす誤差や遅延等の問題
は生じない。但し、回路が左右対称でないので、出力電
圧の対称性が良好ではない。
【００９９】図１４に、第２の実施の形態に適用するこ
とができる電圧変換器の第６の回路例を示す。図１４に
おいて、ＮチャネルＭＯＳトランジスタＭ１１１，Ｍ１
１２，Ｍ１１５，Ｍ１１６は特性がほぼ等しく、Ｐチャ
ネルＭＯＳトランジスタＭ１１３，Ｍ１１７は特性がほ
ぼ等しい関係にある。トランジスタＭ１１１，Ｍ１１
２，Ｍ１１３，Ｍ１１５，Ｍ１１６，Ｍ１１７は５極管
動作をしている。
【０１００】図１４の回路は、図１３の回路にオペアン
プＯＰ１１１を挿入することでトランジスタＭ１１３，
Ｍ１１７のドレイン電圧を常に等しくなるようにし、ト
ランジスタＭ１１３，Ｍ１１７を流れる電流を常に等し
くなるようにして精度を改善したものである。出力電圧
と入力電圧の関係は、図１３の回路と同様に、（８０）
式で表される。図１４に示された回路によれば、図１３
に示された回路と比較して高い精度が得られる。
【０１０１】図１５に、図１３の単出力電圧変換器５を
用いた場合の第２の実施の形態によるＤＤＡの構成を示
す。トランジスタＭ１２１，…，Ｍ１２６，ＩＳ１２
１，ＩＳ１２２は電圧変換回路Ｈ１１を構成しており、
トランジスタＭ１２７，…，Ｍ１３２，ＩＳ１２３，Ｉ
Ｓ１２４は電圧変換回路Ｈ１２を構成し、さらにトラン
ジスタＭ１３３，Ｍ１３４，ＩＳ１２５は電圧電流変換
回路Ｇ１１を構成しており、トランジスタＭ１３５，Ｍ
１３６は電流電圧変換回路Ｒ１１を構成している。電流
Ｉｓ１２１〜Ｉｓ１２５は定電流源とする。
【０１０２】図１６に、この第２の実施の形態に適用可
能な電圧変換器の第７の回路例を示す。図１６におい
て、ＮチャネルＭＯＳトランジスタＭ１４１，Ｍ１４
３、ＮチャネルＭＯＳトランジスタＭ１４２，Ｍ１４４
は特性がほぼ等しく、このうちトランジスタＭ１４３，
Ｍ１４４は基板バイアス効果の影響を無くすためにそれ
ぞれの基板がソースに接続されている。トランジスタＭ
１４１，Ｍ１４２，Ｍ１４３，Ｍ１４４は全て５極管動
作を行っているものとする。
【０１０３】トランジスタＭ１４１，Ｍ１４３は特性が
ほぼ等しく、直列接続されているので、それぞれのトラ
ンジスタに流れる電流は等しく、ゲート−ソース間の電
圧は等しい。従って、 Ｖ１４１＝ＶＡ２−ＶＣ （８１） Ｍ１４２，Ｍ１４４は特性がほぼ等しく、直列接続され
ているので、それぞれのトランジスタに流れる電流Ｉ１
４２，Ｉ１４４は等しく、ゲート−ソース間の電圧は等
しい。従って、 ＶＯ−ＶＣ＝ＶＡ１−ＶＡ２ （８２） となる。
【０１０４】即ち、出力端子−基準電圧間の電圧は入力
電圧に等しい。トランジスタＭ１４１，Ｍ１４２が５極
管動作をしていることから、以下の関係が成り立つ。
【０１０５】
【数３６】 （８３）、（８４）、（８５）式を用いて、Ｖｔｈｎ１
４１＝Ｖｔｈｎ１４２＝Ｖｔｈｎとして、図１６の回路
の入力電圧の変動範囲を求めると、図１７の様になる。
【０１０６】図１７から、基準電圧ＶＣが大きくなるに
従って入力電圧ＶＡ１，ＶＡ２の変動範囲も高くなり、
入力電圧振幅の最大値は常にＶｔｈｎに等しいことが分
かる。
【０１０７】図１６の回路は、非常に回路構成が簡易で
あり、高速且つ高精度であり、第２の実施の形態による
ＤＤＡに用いれば、少ない素子数でＤＤＡを構成するこ
とができる。
【０１０８】図１８の回路は、図１６の回路の入力電圧
を図２の電圧変換器を介して供給し、入力電圧の変動範
囲を広げたものである。トランジスタ（Ｍ１５１，Ｍ１
５２），（Ｍ１５３，Ｍ１５４），（Ｍ１５５，Ｍ１５
７），（Ｍ１５６，Ｍ１５８）はそれぞれ特性がほぼ等
しく、且つトランジスタ（Ｍ１５５，Ｍ１５６，Ｍ１５
７，Ｍ１５８）の閾値電圧はほぼ等しいとする。
【０１０９】出力電圧は、次のようである。
【０１１０】
【数３７】 図１９に、図１６の単出力電圧変換器を用いたＤＤＡの
構成を示す。トランジスタＭ１６１，…，Ｍ１６４は第
１の電圧変換回路を構成しており、Ｍ１６５，…，Ｍ１
６８は第２の電圧変換回路を構成しており、Ｍ１６９，
Ｍ１７０，Ｍ１７１，Ｍ１７２，ＩＳ１６１は電圧増幅
器を構成している。このようにして、ＤＤＡを構成して
もよい。
【０１１１】
【発明の効果】以上説明したように、本発明のＤＤＡに
よれば、第１、第２の差動入力電圧のうちの正側の入力
電圧の差に対応した電流から、第１、第２の差動入力電
圧のうちの負側の入力電圧の差に対応した電流を減算す
ることにより、線形性を向上させ、また基板バイアス効
果による特性変動の影響を少なくすることが可能であ
る。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態によるＤＤＡの構成
を示した回路図。
【図２】上記ＤＤＡに用いられる電圧変換器の特性を示
したグラフ。
【図３】上記第１の実施の形態によるＤＤＡに用いられ
る電圧変換回路の第１の回路例を示した回路図。
【図４】図３に示された電圧変換回路を用いて上記第１
の実施の形態によるＤＤＡを構成したときの回路を示し
た回路図。
【図５】上記第１の実施の形態によるＤＤＡに用いられ
る電圧変換回路の第２の回路例を示した回路図。
【図６】上記第１の実施の形態によるＤＤＡに用いられ
る電圧変換回路の第３の回路例を示した回路図。
【図７】上記第１の実施の形態によるＤＤＡに用いられ
る電圧変換回路の第４の回路例を示した回路図。
【図８】本発明の第２の実施の形態によるＤＤＡの構成
を示した回路図。
【図９】上記第２の実施の形態によるＤＤＡに用いられ
る電圧変換回路の第１の回路例を示した回路図。
【図１０】上記第２の実施の形態によるＤＤＡに用いら
れる電圧変換回路の第２の回路例を示した回路図。
【図１１】上記第２の実施の形態によるＤＤＡに用いら
れる電圧変換回路の第３の回路例を示した回路図。
【図１２】上記第２の実施の形態によるＤＤＡに用いら
れる電圧変換回路の第４の回路例を示した回路図。
【図１３】上記第２の実施の形態によるＤＤＡに用いら
れる電圧変換回路の第５の回路例を示した回路図。
【図１４】上記第２の実施の形態によるＤＤＡに用いら
れる電圧変換回路の第６の回路例を示した回路図。
【図１５】図１３に示された電圧変換回路を用いてＤＤ
Ａを構成した場合の回路構成を示した回路図。
【図１６】上記第２の実施の形態によるＤＤＡに用いら
れる電圧変換回路の第７の回路例を示した回路図。
【図１７】図１６に示された電圧変換回路の入力電圧の
範囲を示したグラフ。
【図１８】上記第２の実施の形態によるＤＤＡに用いら
れる電圧変換回路の第８の回路例を示した回路図。
【図１９】図１６に示された電圧変換回路を用いてＤＤ
Ａを構成した場合の回路構成を示した回路図。
【図２０】従来のＤＤＡの構成を示した回路図。
【図２１】従来のＤＤＡを表す記号を示した説明図。
【図２２】従来のＤＤＡを用いたインスツルメンテーシ
ョンアンプの構成を示した回路図。
【図２３】従来の他のＤＤＡの構成を示した回路図。
【図２４】従来のさらに他のＤＤＡの構成を示した回路
図。
【符号の説明】
Ｈ１、Ｈ２、Ｈ１１、Ｈ１２ 電圧変換器 Ｇ１、Ｇ２、Ｇ１１ 電圧電流変換器 Ｒ１ 電流電圧変換器 Ｍｊ ＭＯＳ型トランジスタ Ｉｊ 電流 Ｖｊ 電圧 ＶＤＤ 電源電圧 Ｉｓｊ 定電流源 ＶＣ，ＶＢ 基準電圧 ＯＰｊ オペアンプ

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】２対の差動入力電圧の差に対応した電圧を
    出力する差動差分増幅器において、 差動電圧を入力され、この差動電圧の振幅により決定さ
    れる差動電圧を出力し、特性がほぼ等しい第１及び第２
    の電圧変換回路であって、第１の差動入力電圧を入力さ
    れ、第１の差動出力電圧を出力する前記第１の電圧変換
    回路と、第２の差動入力電圧を入力され、第２の差動出
    力電圧を出力する前記第２の電圧変換回路と、 差動電圧を入力され、この差動電圧の振幅に対応する差
    動電流を出力し、特性がほぼ等しい第１及び第２の電圧
    電流変換回路であって、前記第１の電圧変換回路が出力
    した前記第１の差動出力電圧と前記第２の電圧変換回路
    が出力した前記第２の差動出力電圧の正側電圧間の電圧
    を入力され、第１の差動出力電流を出力する前記第１の
    電圧電流変換回路と、前記第１の電圧変換回路が出力し
    た前記第１の差動出力電圧と前記第２の電圧変換回路が
    出力した前記第２の差動出力電圧の負側電圧間の電圧を
    入力され、第２の差動出力電流を出力する前記第２の電
    圧電流変換回路と、 差動電流を入力され、この差動電流の差に対応する電圧
    を出力する電流電圧変換回路であって、前記第１の電圧
    電流変換回路の正側出力端子と、前記第２の電圧電流変
    換回路の負側出力端子とを一方の入力端子に接続され、
    前記第１の電圧電流変換回路の負側出力端子と、前記第
    ２の電圧電流変換回路の正側出力端子とを他方の入力端
    子に接続され、前記第１の差動出力電流と前記第２の差
    動出力電流との合成出力電流を入力されて、前記合成出
    力電流に対応する電圧を出力する電流電圧変換回路と、 を備えることを特徴とする差動差分増幅器。
  2. 【請求項２】ソースが共通接続され定電流源を介して接
    地され、特性がほぼ等しい第１導電型の第１、第２のＭ
    ＯＳトランジスタと、ドレインとゲートとが前記第１の
    ＭＯＳトランジスタのドレインに接続され、ソースが電
    源端子に接続された第２導電型の第３のＭＯＳトランジ
    スタと、ドレインとゲートとが前記第２のＭＯＳトラン
    ジスタのドレインに接続され、ソースが電源端子に接続
    され、前記第３のＭＯＳトランジスタと特性がほぼ等し
    い第２の導電型の第４のＭＯＳトランジスタと、 ソースが基準電源端子に接続され、ゲートがドレインに
    接続された第１導電型の第５のＭＯＳトランジスタと、
    ソースが基準電源端子に接続され、ゲートがドレインに
    接続され、前記第５のＭＯＳトランジスタと特性がほぼ
    等しい第１導電型の第６のＭＯＳトランジスタと、ソー
    スが電源端子に接続され、ドレインが前記第５のＭＯＳ
    トランジスタのドレインに接続され、ゲートが前記第３
    のＭＯＳトランジスタのゲートに接続された第２導電型
    の第７のＭＯＳトランジスタと、ソースが電源端子に接
    続され、ドレインが前記第６のＭＯＳトランジスタのド
    レインに接続され、ゲートが前記第４のＭＯＳトランジ
    スタのゲートに接続され、前記第７のＭＯＳトランジス
    タと特性がほぼ等しい第２導電型の第８のＭＯＳトラン
    ジスタとを備え、 前記第１、第２のＭＯＳトランジスタのゲートに差動入
    力電圧が印加されて、第５、第６のＭＯＳトランジスタ
    のドレインから差動電圧を出力することを特徴とする電
    圧変換回路。
  3. 【請求項３】２対の差動入力電圧の差に対応した電圧を
    出力する差動差分増幅器において、 差動電圧を入力され、この差動電圧の振幅により決定さ
    れる差動電圧を出力し、特性がほぼ等しい第１及び第２
    の電圧変換回路であって、第１の差動入力電圧を入力さ
    れ、第１の差動出力電圧を出力する前記第１の電圧変換
    回路と、第２の差動入力電圧を入力され、第２の差動出
    力電圧を出力する前記第２の電圧変換回路と、 差動電圧を入力され、この差動電圧の振幅に対応する差
    動電流を出力し、特性がほぼ等しい第１及び第２の電圧
    電流変換回路であって、前記第１の電圧変換回路が出力
    した前記第１の差動出力電圧と前記第２の電圧変換回路
    が出力した前記第２の差動出力電圧の正側電圧間の電圧
    を入力され、第１の差動出力電流を出力する前記第１の
    電圧電流変換回路と、前記第１の電圧変換回路が出力し
    た前記第１の差動出力電圧と前記第２の電圧変換回路が
    出力した前記第２の差動出力電圧の負側電圧間の電圧を
    入力され、第２の差動出力電流を出力する前記第２の電
    圧電流変換回路と、 差動電流を入力され、この差動電流の差に対応する電圧
    を出力する電流電圧変換回路であって、前記第１の電圧
    電流変換回路の正側出力端子と、前記第２の電圧電流変
    換回路の負側出力端子とを一方の入力端子に接続され、
    前記第１の電圧電流変換回路の負側出力端子と、前記第
    ２の電圧電流変換回路の正側出力端子とを他方の入力端
    子に接続され、前記第１の差動出力電流と前記第２の差
    動出力電流との合成出力電流を入力されて、前記合成出
    力電流の差に対応する電圧を出力する電流電圧変換回路
    と、 を備え、 前記第１、第２の電圧変換器は、 ソースが共通接続され定電流源を介して接地され、特性
    がほぼ等しい第１導電型の第１、第２のＭＯＳトランジ
    スタと、ドレインとゲートとが前記第１のＭＯＳトラン
    ジスタのドレインに接続され、ソースが電源端子に接続
    された第２導電型の第３のＭＯＳトランジスタと、ドレ
    インとゲートとが前記第２のＭＯＳトランジスタのドレ
    インに接続され、ソースが電源端子に接続され、前記第
    ３のＭＯＳトランジスタと特性がほぼ等しい第２の導電
    型の第４のＭＯＳトランジスタと、 ソースが基準電源端子に接続され、ゲートがドレインに
    接続された第１導電型の第５のＭＯＳトランジスタと、
    ソースが基準電源端子に接続され、ゲートがドレインに
    接続され、前記第５のＭＯＳトランジスタと特性がほぼ
    等しい第１導電型の第６のＭＯＳトランジスタと、ソー
    スが電源端子に接続され、ドレインが前記第５のＭＯＳ
    トランジスタのドレインに接続され、ゲートが前記第３
    のＭＯＳトランジスタのゲートに接続された第２導電型
    の第７のＭＯＳトランジスタと、ソースが電源端子に接
    続され、ドレインが前記第６のＭＯＳトランジスタのド
    レインに接続され、ゲートが前記第４のＭＯＳトランジ
    スタのゲートに接続され、前記第７のＭＯＳトランジス
    タと特性がほぼ等しい第２導電型の第８のＭＯＳトラン
    ジスタとを有し、 前記第１、第２のＭＯＳトランジスタのゲートに前記第
    １又は第２の差動入力電圧が印加されて、第５、第６の
    ＭＯＳトランジスタのドレインから前記第１又は第２の
    差動出力電圧を出力することを特徴とする差動差分増幅
    器。
  4. 【請求項４】ソースが共通接続され定電流源を介して接
    地され、特性がほぼ等しい第１導電型の第１、第２のＭ
    ＯＳトランジスタと、前記第１のＭＯＳトランジスタの
    ドレインにドレインとゲートとが接続され、ソースが電
    源端子に接続された第２導電型の第３のＭＯＳトランジ
    スタと、前記第２のＭＯＳトランジスタのドレインにド
    レインとゲートとが接続され、ソースが電源端子に接続
    され、前記第３のＭＯＳトランジスタと特性がほぼ等し
    い第４のＭＯＳトランジスタと、 ソースが基準電源端子に接続された第１導電型の第５の
    ＭＯＳトランジスタと、ソースが基準電源端子に接続さ
    れ、前記第５のＭＯＳトランジスタと特性がほぼ等しい
    第６のＭＯＳトランジスタと、ソースが電源端子に接続
    され、ドレインが前記第５のＭＯＳトランジスタのドレ
    インに接続され、ゲートが前記第３のＭＯＳトランジス
    タのゲートに接続された第２導電型の第７のＭＯＳトラ
    ンジスタと、ソースが電源端子に接続され、ドレインが
    前記第６のＭＯＳトランジスタのドレインに接続され、
    ゲートが前記第４のＭＯＳトランジスタのゲートに接続
    され、前記第７のＭＯＳトランジスタと特性がほぼ等し
    い第２導電型の第８のＭＯＳトランジスタと、 反転入力端子が前記第３のＭＯＳトランジスタのドレイ
    ンに接続され、非反転入力端子が前記第７のＭＯＳトラ
    ンジスタのドレインに接続され、出力端子が前記第５の
    ＭＯＳトランジスタのゲートに接続された第１のオペア
    ンプと、反転入力端子が前記第４のＭＯＳトランジスタ
    のドレインに接続され、非反転入力端子が前記第８のＭ
    ＯＳトランジスタのドレインに接続され、出力端子が前
    記第６のＭＯＳトランジスタのゲートに接続された第２
    のオペアンプとを備え、 前記第１、第２のＭＯＳトランジスタのゲートに差動入
    力電圧が印加されて、前記第５、第６のＭＯＳトランジ
    スタのゲート間から差動電圧を出力することを特徴とす
    る電圧変換回路。
  5. 【請求項５】２対の差動入力電圧の差に対応した電圧を
    出力する差動差分増幅器において、 差動電圧を入力され、この差動電圧の振幅により決定さ
    れる差動電圧を出力し、特性がほぼ等しい第１及び第２
    の電圧変換回路であって、第１の差動入力電圧を入力さ
    れ、第１の差動出力電圧を出力する前記第１の電圧変換
    回路と、第２の差動入力電圧を入力され、第２の差動出
    力電圧を出力する前記第２の電圧変換回路と、 差動電圧を入力され、この差動電圧の振幅に対応する差
    動電流を出力し、特性がほぼ等しい第１及び第２の電圧
    電流変換回路であって、前記第１の電圧変換回路が出力
    した前記第１の差動出力電圧と前記第２の電圧変換回路
    が出力した前記第２の差動出力電圧の正側電圧間の電圧
    を入力され、第１の差動出力電流を出力する前記第１の
    電圧電流変換回路と、前記第１の電圧変換回路が出力し
    た前記第１の差動出力電圧と前記第２の電圧変換回路が
    出力した前記第２の差動出力電圧の負側電圧間の電圧を
    入力され、第２の差動出力電流を出力する前記第２の電
    圧電流変換回路と、 差動電流を入力され、この差動電流の差に対応する電圧
    を出力する電流電圧変換回路であって、前記第１の電圧
    電流変換回路の正側出力端子と、前記第２の電圧電流変
    換回路の負側出力端子とを一方の入力端子に接続され、
    前記第１の電圧電流変換回路の負側出力端子と、前記第
    ２の電圧電流変換回路の正側出力端子とを他方の入力端
    子に接続され、前記第１の差動出力電流と前記第２の差
    動出力電流との合成出力電流を入力されて、前記合成出
    力電流に対応する電圧を出力する電流電圧変換回路と、 を備え、 前記第１、第２の電圧変換器は、 ソースが共通接続され定電流源を介して接地され、特性
    がほぼ等しい第１導電型の第１、第２のＭＯＳトランジ
    スタと、前記第１のＭＯＳトランジスタのドレインにド
    レインとゲートとが接続され、ソースが電源端子に接続
    された第２導電型の第３のＭＯＳトランジスタと、前記
    第２のＭＯＳトランジスタのドレインにドレインとゲー
    トとが接続され、ソースが電源端子に接続され、前記第
    ３のＭＯＳトランジスタと特性がほぼ等しい第４のＭＯ
    Ｓトランジスタと、 ソースが基準電源端子に接続された第１導電型の第５の
    ＭＯＳトランジスタと、ソースが基準電源端子に接続さ
    れ、前記第５のＭＯＳトランジスタと特性がほぼ等しい
    第６のＭＯＳトランジスタと、ソースが電源端子に接続
    され、ドレインが前記第５のＭＯＳトランジスタのドレ
    インに接続され、ゲートが前記第３のＭＯＳトランジス
    タのゲートに接続された第２導電型の第７のＭＯＳトラ
    ンジスタと、ソースが電源端子に接続され、ドレインが
    前記第６のＭＯＳトランジスタのドレインに接続され、
    ゲートが前記第４のＭＯＳトランジスタのゲートに接続
    され、前記第７のＭＯＳトランジスタと特性がほぼ等し
    い第２導電型の第８のＭＯＳトランジスタと、 反転入力端子が前記第３のＭＯＳトランジスタのドレイ
    ンに接続され、非反転入力端子が前記第７のＭＯＳトラ
    ンジスタのドレインに接続され、出力端子が前記第５の
    ＭＯＳトランジスタのゲートに接続された第１のオペア
    ンプと、反転入力端子が前記第４のＭＯＳトランジスタ
    のドレインに接続され、非反転入力端子が前記第８のＭ
    ＯＳトランジスタのドレインに接続され、出力端子が前
    記第６のＭＯＳトランジスタのゲートに接続された第２
    のオペアンプとを有し、 前記第１、第２のＭＯＳトランジスタのゲートに前記第
    １又は第２の差動入力電圧が印加されて、前記第５、第
    ６のＭＯＳトランジスタのゲート間から前記第１又は第
    ２の差動出力電圧を出力することを特徴とする差動差分
    増幅器。
  6. 【請求項６】２対の差動入力電圧の差に対応した電圧を
    出力する差動差分増幅器において、 差動入力電圧を入力されて、この差動電圧の振幅に対応
    した単出力電圧を出力する、特性がほぼ等しい第１、第
    ２の電圧変換回路であって、第１の差動入力電圧を入力
    され、第１の単出力電圧を出力する前記第１の電圧変換
    回路と、第２の差動入力電圧を入力され、第２の単出力
    電圧を出力する前記第２の電圧変換回路と、 差動入力電圧を与えられて増幅して差動出力電圧あるい
    は単出力電圧として出力する電圧増幅器であって、前記
    第１、第２の電圧変換回路の出力端子間の電圧を前記差
    動入力電圧として与えられて増幅し出力電圧とする電圧
    増幅回路と、 を備えることを特徴とする差動差分増幅器。
  7. 【請求項７】ソースが共通接続され定電流源を介して接
    地され、特性がほぼ等しい第１導電型の第１、第２のＭ
    ＯＳトランジスタと、前記第１のＭＯＳトランジスタの
    ドレインにソースが接続され、ドレインが電源端子に接
    続された第１導電型の第３のＭＯＳトランジスタと、前
    記第２のＭＯＳトランジスタのドレインにソースが接続
    され、ドレインが電源端子に接続され、前記第３のＭＯ
    Ｓトランジスタと特性がほぼ等しい第２導電型の第４の
    ＭＯＳトランジスタと、 反転入力端子が前記第２のＭＯＳトランジスタのドレイ
    ンに接続され、非反転入力端子が基準電圧端子に接続さ
    れ、出力端子が前記第３、第４のＭＯＳトランジスタの
    ゲートに接続されたオペアンプとを備え、 前記第１、第２のＭＯＳトランジスタのゲートに差動入
    力電圧が印加されて、前記第１のＭＯＳトランジスタの
    ドレインと前記基準電圧の間の電圧を出力電圧とするこ
    とを特徴とする電圧変換回路。
  8. 【請求項８】２対の差動入力電圧の差に対応した電圧を
    出力する差動差分増幅器において、 差動入力電圧を入力されて、この電圧振幅に比例した単
    出力電圧を出力する、特性がほぼ等しい第１、第２の電
    圧変換回路であって、第１の差動入力電圧を入力され、
    第１の単出力電圧を出力する前記第１の電圧変換回路
    と、第２の差動入力電圧を入力され、第２の単出力電圧
    を出力する前記第２の電圧変換回路と、 差動入力電圧を与えられて増幅して差動出力電圧あるい
    は単出力電圧として出力する電圧増幅器であって、前記
    第１、第２の電圧変換回路の出力端子間の電圧を前記差
    動入力電圧として与えられて増幅し出力電圧とする電圧
    増幅回路と、 を備え、 前記第１、第２の電圧変換回路は、ソースが共通接続さ
    れ定電流源を介して接地され、特性がほぼ等しい第１導
    電型の第１、第２のＭＯＳトランジスタと、前記第１の
    ＭＯＳトランジスタのドレインにソースが接続され、ド
    レインが電源端子に接続された第１導電型の第３のＭＯ
    Ｓトランジスタと、前記第２のＭＯＳトランジスタのド
    レインにソースが接続され、ドレインが電源端子に接続
    され、前記第３のＭＯＳトランジスタと特性がほぼ等し
    い第２導電型の第４のＭＯＳトランジスタと、 反転入力端子が前記第２のＭＯＳトランジスタのドレイ
    ンに接続され、非反転入力端子が基準電圧端子に接続さ
    れ、出力端子が前記第３、第４のＭＯＳトランジスタの
    ゲートに接続されたオペアンプとを有し、 前記第１、第２のＭＯＳトランジスタのゲートに前記第
    １又は第２の差動入力電圧が印加されて、前記第１のＭ
    ＯＳトランジスタのドレインと前記基準電圧の間の電圧
    を前記出力電圧とすることを特徴とする差動差分増幅
    器。
  9. 【請求項９】ソースが共通接続され定電流源を介して接
    地され、特性がほぼ等しい第１導電型の第１、第２のＭ
    ＯＳトランジスタと、前記第１のＭＯＳトランジスタの
    ドレインにドレインとゲートとが接続された第２導電型
    の第３のＭＯＳトランジスタと、前記第２のＭＯＳトラ
    ンジスタのドレインにドレインとゲートとが接続され、
    前記第３のＭＯＳトランジスタと特性がほぼ等しい第２
    導電型の第４のＭＯＳトランジスタと、ドレインが前記
    第３、第４のＭＯＳトランジスタのソースに共通接続さ
    れ、ソースが電源端子に接続された第２導電型の第５の
    ＭＯＳトランジスタと、 非反転入力端子が前記第２のＭＯＳトランジスタのドレ
    インに接続され、反転入力端子が基準電圧端子に接続さ
    れ、出力端子が前記第５のＭＯＳトランジスタのゲート
    に接続されたオペアンプとを備え、 前記第１、第２のＭＯＳトランジスタのゲートに差動入
    力電圧が印加され、前記第１のＭＯＳトランジスタのド
    レインと前記基準電圧の間の電圧を出力電圧とすること
    を特徴とする電圧変換回路。
  10. 【請求項１０】２対の差動入力電圧の差に対応した電圧
    を出力する差動差分増幅器において、 差動入力電圧を入力されて、この電圧振幅に比例した単
    出力電圧を出力する、特性がほぼ等しい第１、第２の電
    圧変換回路であって、第１の差動入力電圧を入力され、
    第１の単出力電圧を出力する前記第１の電圧変換回路
    と、第２の差動入力電圧を入力され、第２の単出力電圧
    を出力する前記第２の電圧変換回路と、 差動入力電圧を与えられて増幅して差動出力電圧あるい
    は単出力電圧として出力する電圧増幅器であって、前記
    第１、第２の電圧変換回路の出力端子間の電圧を前記差
    動入力電圧として与えられて増幅し出力電圧とする電圧
    増幅回路と、 を備え、 前記第１、第２の電圧変換器は、ソースが共通接続され
    定電流源を介して接地され、特性がほぼ等しい第１導電
    型の第１、第２のＭＯＳトランジスタと、前記第１のＭ
    ＯＳトランジスタのドレインにドレインとゲートとが接
    続された第２導電型の第３のＭＯＳトランジスタと、前
    記第２のＭＯＳトランジスタのドレインにドレインとゲ
    ートとが接続され、前記第３のＭＯＳトランジスタと特
    性がほぼ等しい第２導電型の第４のＭＯＳトランジスタ
    と、ドレインが前記第３、第４のＭＯＳトランジスタの
    ソースに共通接続され、ソースが電源端子に接続された
    第２導電型の第５のＭＯＳトランジスタと、 非反転入力端子が前記第２のＭＯＳトランジスタのドレ
    インに接続され、反転入力端子が基準電圧端子に接続さ
    れ、出力端子が前記第５のＭＯＳトランジスタのゲート
    に接続されたオペアンプとを備え、 前記第１、第２のＭＯＳトランジスタのゲートに前記第
    １又は第２の差動入力電圧が印加されて、前記第１のＭ
    ＯＳトランジスタのドレインと前記基準電圧の間の電圧
    を前記出力電圧とすることを特徴とする差動差分増幅器
  11. 【請求項１１】ソースが共通接続され定電流源を介して
    接地され、特性がほぼ等しい第１導電型の第１、第２の
    ＭＯＳトランジスタと、前記第１のＭＯＳトランジスタ
    のドレインにドレインとゲートとが接続され、ソースが
    電源端子に接続された第２導電型の第３のＭＯＳトラン
    ジスタと、前記第２のＭＯＳトランジスタのドレインに
    ドレイン及びゲートが接続され、ソースが電源端子に接
    続され、前記第３のＭＯＳトランジスタと特性がほぼ等
    しい第２導電型の第４のＭＯＳトランジスタと、 ソースが共通接続され特性がほぼ等しい第１導電型の第
    ５、第６のＭＯＳトランジスタと、ソースが電源端子に
    接続され、ドレインが前記第５のＭＯＳトランジスタの
    ドレインとゲートとに接続され、ゲートが前記第３のＭ
    ＯＳトランジスタのゲートに接続された第２導電型の第
    ７のＭＯＳトランジスタと、ソースが電源端子に接続さ
    れ、ドレインが前記第６のＭＯＳトランジスタのドレイ
    ンとゲートとに接続され、ゲートが前記第４のＭＯＳト
    ランジスタのゲートに接続され、前記第７のＭＯＳトラ
    ンジスタと特性がほぼ等しい第８のＭＯＳトランジスタ
    と、ドレインが前記第５、第６のＭＯＳトランジスタの
    ソースに接続され、ソースが接地された第１導電型の第
    ９のＭＯＳトランジスタと、 非反転入力端子が前記第６のＭＯＳトランジスタのドイ
    レンに接続され、反転入力端子が基準電圧端子に接続さ
    れ、出力端子が前記第９のＭＯＳトランジスタのゲート
    に接続された第１のオペアンプとを備え、 前記第１、第２のＭＯＳトランジスタのゲートに第１又
    は第２の差動入力電圧が印加され、前記第５のＭＯＳト
    ランジスタのドレインと前記基準電圧との間の電圧を出
    力電圧とすることを特徴とする電圧変換回路。
  12. 【請求項１２】２対の差動入力電圧の差に対応した電圧
    を出力する差動差分増幅器において、 差動入力電圧を入力されて、この電圧振幅に比例した単
    出力電圧を出力する、特性がほぼ等しい第１、第２の電
    圧変換回路であって、第１の差動入力電圧を入力され、
    第１の単出力電圧を出力する前記第１の電圧変換回路
    と、第２の差動入力電圧を入力され、第２の単出力電圧
    を出力する前記第２の電圧変換回路と、 差動入力電圧を与えられて増幅して差動出力電圧あるい
    は単出力電圧として出力する電圧増幅器であって、前記
    第１、第２の電圧変換回路の出力端子間の電圧を前記差
    動入力電圧として与えられて増幅し出力電圧とする電圧
    増幅回路と、 を備え、 前記第１、第２の電圧変換回路は、ソースが共通接続さ
    れ定電流源を介して接地され、特性がほぼ等しい第１導
    電型の第１、第２のＭＯＳトランジスタと、前記第１の
    ＭＯＳトランジスタのドレインにドレインとゲートとが
    接続され、ソースが電源端子に接続された第２導電型の
    第３のＭＯＳトランジスタと、前記第２のＭＯＳトラン
    ジスタのドレインにドレイン及びゲートが接続され、ソ
    ースが電源端子に接続され、前記第３のＭＯＳトランジ
    スタと特性がほぼ等しい第２導電型の第４のＭＯＳトラ
    ンジスタと、 ソースが共通接続され特性がほぼ等しい第１導電型の第
    ５、第６のＭＯＳトランジスタと、ソースが電源端子に
    接続され、ドレインが前記第５のＭＯＳトランジスタの
    ドレインとゲートとに接続され、ゲートが前記第３のＭ
    ＯＳトランジスタのゲートに接続された第２導電型の第
    ７のＭＯＳトランジスタと、ソースが電源端子に接続さ
    れ、ドレインが前記第６のＭＯＳトランジスタのドレイ
    ンとゲートとに接続され、ゲートが前記第４のＭＯＳト
    ランジスタのゲートに接続され、前記第７のＭＯＳトラ
    ンジスタと特性がほぼ等しい第８のＭＯＳトランジスタ
    と、ドレインが前記第５、第６のＭＯＳトランジスタの
    ソースに接続され、ソースが接地された第１導電型の第
    ９のＭＯＳトランジスタと、 非反転入力端子が前記第６のＭＯＳトランジスタのドイ
    レンに接続され、反転入力端子が基準電圧端子に接続さ
    れ、出力端子が前記第９のＭＯＳトランジスタのゲート
    に接続された第１のオペアンプとを備え、 前記第１、第２のＭＯＳトランジスタのゲートに前記第
    １又は第２の差動入力電圧が印加され、前記第５のＭＯ
    Ｓトランジスタのドレインと前記基準電圧の間の電圧を
    前記出力電圧とすることを特徴とする差動差分増幅器。
  13. 【請求項１３】ソースが共通接続され定電流源を介して
    接地され、特性がほぼ等しい第１導電型の第１、第２の
    ＭＯＳトランジスタと、前記第１のＭＯＳトランジスタ
    のドレインにドレインとゲートとが接続され、ソースが
    電源端子に接続された第２導電型の第３のＭＯＳトラン
    ジスタと、前記第２のＭＯＳトランジスタのドレインに
    ドレインとゲートとが接続され、ソースが電源端子に接
    続され、前記第３のＭＯＳトランジスタと特性がほぼ等
    しい第２導電型の第４のＭＯＳトランジスタと、 ソースが共通接続され特性がほぼ等しい第１導電型の第
    ５、第６のＭＯＳトランジスタと、ソースが電源端子に
    接続され、ドレインが前記第５のＭＯＳトランジスタの
    ドレインに接続され、ゲートが前記第３のＭＯＳトラン
    ジスタのゲートに接続された第２導電型の第７のＭＯＳ
    トランジスタと、ソースが電源端子に接続され、ドレイ
    ンが前記第６のＭＯＳトランジスタのドレインに接続さ
    れ、ゲートが前記第４のＭＯＳトランジスタのゲートに
    接続され、前記第７のＭＯＳトランジスタと特性がほぼ
    等しい第２導電型の第８のＭＯＳトランジスタと、 ドレインが前記第５、第６のＭＯＳトランジスタのソー
    スに接続され、ソースが接地された第１導電型の第９の
    ＭＯＳトランジスタと、 反転入力端子が前記第３のＭＯＳトランジスタのドレイ
    ンに接続され、非反転入力端子が前記第７のＭＯＳトラ
    ンジスタのドレインに接続され、出力端子が前記第５の
    ＭＯＳトランジスタのゲートに接続された第１のオペア
    ンプと、 反転入力端子が前記第４のＭＯＳトランジスタのドレイ
    ンに接続され、非反転入力端子が前記第８のＭＯＳトラ
    ンジスタのドレインに接続され、出力端子が前記第６の
    ＭＯＳトランジスタのゲートに接続された第２のオペア
    ンプと、 非反転入力端子が前記第６のＭＯＳトランジスタのゲー
    トに接続され、反転入力端子が基準電圧端子に接続さ
    れ、出力端子が前記第９のＭＯＳトランジスタのゲート
    に接続された第３のオペアンプとを備え、 前記第１、第２のＭＯＳトランジスタのゲートに差動入
    力電圧が印加され、前記第５のＭＯＳトランジスタのゲ
    ートと前記基準電圧との間の電圧を出力電圧とすること
    を特徴とする電圧変換器。
  14. 【請求項１４】２対の差動入力電圧の差に対応した電圧
    を出力する差動差分増幅器において、 差動入力電圧を入力されて、この電圧振幅に比例した単
    出力電圧を出力する、特性がほぼ等しい第１、第２の電
    圧変換回路であって、第１の差動入力電圧を入力され、
    第１の単出力電圧を出力する前記第１の電圧変換回路
    と、第２の差動入力電圧を入力され、第２の単出力電圧
    を出力する前記第２の電圧変換回路と、 差動入力電圧を与えられて増幅して差動出力電圧あるい
    は単出力電圧として出力する電圧増幅器であって、前記
    第１、第２の電圧変換回路の出力端子間の電圧を前記差
    動入力電圧として与えられて増幅し出力電圧とする電圧
    増幅回路と、 を備え、 前記第１、第２の電圧変換器は、ソースが共通接続され
    定電流源を介して接地され、特性がほぼ等しい第１導電
    型の第１、第２のＭＯＳトランジスタと、前記第１のＭ
    ＯＳトランジスタのドレインにドレインとゲートとが接
    続され、ソースが電源端子に接続された第２導電型の第
    ３のＭＯＳトランジスタと、前記第２のＭＯＳトランジ
    スタのドレインにドレインとゲートとが接続され、ソー
    スが電源端子に接続され、前記第３のＭＯＳトランジス
    タと特性がほぼ等しい第２導電型の第４のＭＯＳトラン
    ジスタと、 ソースが共通接続され特性がほぼ等しい第１導電型の第
    ５、第６のＭＯＳトランジスタと、ソースが電源端子に
    接続され、ドレインが前記第５のＭＯＳトランジスタの
    ドレインに接続され、ゲートが前記第３のＭＯＳトラン
    ジスタのゲートに接続された第２導電型の第７のＭＯＳ
    トランジスタと、ソースが電源端子に接続され、ドレイ
    ンが前記第６のＭＯＳトランジスタのドレインに接続さ
    れ、ゲートが前記第４のＭＯＳトランジスタのゲートに
    接続され、前記第７のＭＯＳトランジスタと特性がほぼ
    等しい第２導電型の第８のＭＯＳトランジスタと、 ドレインが前記第５、第６のＭＯＳトランジスタのソー
    スに接続され、ソースが接地された第１導電型の第９の
    ＭＯＳトランジスタと、 反転入力端子が前記第３のＭＯＳトランジスタのドレイ
    ンに接続され、非反転入力端子が前記第７のＭＯＳトラ
    ンジスタのドレインに接続され、出力端子が前記第５の
    ＭＯＳトランジスタのゲートに接続された第１のオペア
    ンプと、 反転入力端子が前記第４のＭＯＳトランジスタのドレイ
    ンに接続され、非反転入力端子が前記第８のＭＯＳトラ
    ンジスタのドレインに接続され、出力端子が前記第６の
    ＭＯＳトランジスタのゲートに接続された第２のオペア
    ンプと、 非反転入力端子が前記第６のＭＯＳトランジスタのゲー
    トに接続され、反転入力端子が基準電圧端子に接続さ
    れ、出力端子が前記第９のＭＯＳトランジスタのゲート
    に接続された第３のオペアンプとを有し、 前記第１、第２のＭＯＳトランジスタのゲートに前記第
    １又は第２の差動入力電圧が印加され、前記第５のＭＯ
    Ｓトランジスタのゲートと前記基準電圧との間の電圧を
    前記出力電圧とすることを特徴とする差動差分増幅器。
  15. 【請求項１５】ソースが共通接続され第１の定電流源を
    介して接地され、特性がほぼ等しい第１導電型の第１、
    第２のＭＯＳトランジスタと、前記第１のＭＯＳトラン
    ジスタのドレインにドレインとゲートとが接続され、ソ
    ースが電源端子に接続された第２導電型の第３のＭＯＳ
    トランジスタと、 ソースが共通接続され、前記第１の定電流源と特性がほ
    ぼ等しい第２の定電流源を介して接地され特性がほぼ等
    しい第１導電型の第４、第５のＭＯＳトランジスタと、
    ソースが電源端子に接続され、ドレインが前記第４のＭ
    ＯＳトランジスタのドレインとゲートとに接続され、ゲ
    ートが前記第３のＭＯＳトランジスタのゲートに接続さ
    れた前記第３のＭＯＳトランジスタと特性がほぼ等しい
    第６のＭＯＳトランジスタと、 前記第２のＭＯＳトランジスタのドレインは電源端子に
    接続され、前記第５のＭＯＳトランジスタのドレインは
    電源端子に接続され、ゲートは基準電圧端子に接続され
    ており、 前記第１、第２のＭＯＳトランジスタのゲートに差動入
    力電圧が印加され、前記第４、第５のＭＯＳトランジス
    タのゲート間の電圧を出力電圧とすることを特徴とする
    電圧変換回路。
  16. 【請求項１６】２対の差動入力電圧の差に対応する電圧
    を出力する差動差分増幅器において、 差動入力電圧を与えられ、この入力電圧振幅に対応する
    単出力電圧を出力する、特性がほぼ等しい第１、第２の
    電圧変換回路であって、第１の差動入力電圧を入力され
    て第１の単出力電圧を出力する前記第１の電圧変換器
    と、第２の差動入力電圧を入力されて第２の単出力電圧
    を出力する前記第２の電圧変換器と、 前記第１、第２の電圧変換器が出力した前記第１、第２
    の単出力電圧の差に対応する電圧を増幅して出力電圧と
    して出力する電圧増幅回路とを備え、 前記第１、第２の電圧変換回路は、ソースが共通接続さ
    れ第１の定電流源を介して接地され、特性がほぼ等しい
    第１導電型の第１、第２のＭＯＳトランジスタと、前記
    第１のＭＯＳトランジスタのドレインにドレインとゲー
    トとが接続され、ソースが電源端子に接続された第２導
    電型の第３のＭＯＳトランジスタと、 ソースが共通接続され、前記第１の定電流源と特性がほ
    ぼ等しい第２の定電流源を介して接地され、特性がほぼ
    等しい第１導電型の第４、第５のＭＯＳトランジスタ
    と、ソースが電源端子に接続され、ドレインが前記第４
    のＭＯＳトランジスタのドレインとゲートとに接続さ
    れ、ゲートが前記第３のＭＯＳトランジスタのゲートに
    接続された第２導電型の第６のＭＯＳトランジスタと、 前記第２のＭＯＳトランジスタのドレインは電源端子に
    接続され、前記第５のＭＯＳトランジスタのドレインは
    電源端子に接続され、ゲートは基準電圧端子に接続され
    ており、 前記第１、第２のＭＯＳトランジスタのゲートに前記第
    １又は第２の差動入力電圧が印加され、前記第４、第５
    のＭＯＳトランジスタのゲート間の電圧を前記出力電圧
    とすることを特徴とする差動差分増幅器。
  17. 【請求項１７】ソースが共通接続され第１の定電流源を
    介して接地され、特性がほぼ等しい第１導電型の第１、
    第２のＭＯＳトランジスタと、前記第１のＭＯＳトラン
    ジスタのドレインにドレインとゲートとが接続され、ソ
    ースが電源端子に接続された第２導電型の第３のＭＯＳ
    トランジスタと、 ソースが共通接続され、前記第１の定電流源と特性がほ
    ぼ等しい第２の定電流源を介して接地され、特性がほぼ
    等しい第１導電型の第４、第５のＭＯＳトランジスタ
    と、ソースが電源端子に接続され、ドレインが前記第４
    のＭＯＳトランジスタのドレインとゲートとに接続さ
    れ、ゲートが前記第３のＭＯＳトランジスタのゲートに
    接続された前記第３のＭＯＳトランジスタとほぼ特性が
    等しい第６のＭＯＳトランジスタと、 反転入力端子が前記第３のＭＯＳトランジスタのドレイ
    ンに接続され、反転入力端子が前記第６のＭＯＳトラン
    ジスタのドレインに接続され、出力端子が前記第４のＭ
    ＯＳトランジスタのゲートに接続された第１のオペアン
    プとを備え、 前記第２のＭＯＳトランジスタのドレインは電源端子に
    接続され、前記第５のＭＯＳトランジスタのドレインは
    電源端子に接続され、ゲートは基準電圧端子に接続され
    ており、 前記第１、第２のＭＯＳトランジスタのゲートに差動入
    力電圧が印加され、前記第４、第５のＭＯＳトランジス
    タのゲート間の電圧を出力電圧とすることを特徴とする
    電圧変換回路。
  18. 【請求項１８】２対の差動入力電圧の差に対応した電圧
    を出力する差動差分増幅器において、 差動入力電圧を入力されて、この電圧振幅に比例した単
    出力電圧を出力する、特性がほぼ等しい第１、第２の電
    圧変換回路であって、第１の差動入力電圧を入力され、
    第１の単出力電圧を出力する前記第１の電圧変換回路
    と、第２の差動入力電圧を入力され、第２の単出力電圧
    を出力する前記第２の電圧変換回路と、 差動入力電圧を与えられて増幅して差動出力電圧あるい
    は単出力電圧として出力する電圧増幅器であって、前記
    第１、第２の電圧変換回路の出力端子間の電圧を前記差
    動入力電圧として与えられて増幅し出力電圧とする電圧
    増幅回路と、 を備え、 前記第１、第２の電圧変換器は、ソースが共通接続され
    第１の定電流源を介して接地され、特性がほぼ等しい第
    １導電型の第１、第２のＭＯＳトランジスタと、前記第
    １のＭＯＳトランジスタのドレインにドレインとゲート
    とが接続され、ソースが電源端子に接続された第２導電
    型の第３のＭＯＳトランジスタと、 ソースが共通接続され、前記第１の定電流源と特性がほ
    ぼ等しい第２の定電流源を介して接地され、特性が相互
    にほぼ等しい第１導電型の第４、第５のＭＯＳトランジ
    スタと、ソースが電源端子に接続され、ドレインが前記
    第４のＭＯＳトランジスタのドレインとゲートとに接続
    され、ゲートが前記第３のＭＯＳトランジスタのゲート
    に接続された前記第３のＭＯＳトランジスタとほぼ特性
    が等しい第６のＭＯＳトランジスタと、 反転入力端子が前記第３のＭＯＳトランジスタのドレイ
    ンに接続され、非反転入力端子が前記第６のＭＯＳトラ
    ンジスタのドレインに接続され、出力端子が前記第４の
    ＭＯＳトランジスタのゲートに接続された第１のオペア
    ンプとを備え、 前記第２のＭＯＳトランジスタのドレインは電源端子に
    接続され、前記第５のＭＯＳトランジスタのドレインは
    電源端子に接続され、ゲートは基準電圧端子に接続され
    ており、 前記第１、第２のＭＯＳトランジスタのゲートに前記第
    １又は第２の差動入力電圧が印加され、前記第４、第６
    のＭＯＳトランジスタのゲート間の電圧を前記出力電圧
    とすることを特徴とする差動差分増幅器。
  19. 【請求項１９】ソースが接地されゲートが基準電圧端子
    に接続された第１のＭＯＳトランジスタと、ソースが前
    記第１のＭＯＳトランジスタのドレインに接続され、ド
    レインが電源端子に接続され、前記第１のＭＯＳトラン
    ジスタと特性がほぼ等しい第２のＭＯＳトランジスタ
    と、ソースが接地され、ゲートが前記第１のＭＯＳトラ
    ンジスタのドレインに接続された第３のＭＯＳトランジ
    スタと、ソースが前記第３のＭＯＳトランジスタのドレ
    インに接続され、ドレインが電源端子に接続され、前記
    第３のＭＯＳトランジスタと特性がほぼ等しい第４のＭ
    ＯＳトランジスタとを備え、 前記第２、第４のＭＯＳトランジスタのゲート間に差動
    入力電圧が印加され、前記第３のＭＯＳトランジスタの
    ドレインと前記基準電圧間の電圧を出力電圧とすること
    を特徴とする電圧変換回路。
  20. 【請求項２０】２対の差動入力電圧の差に対応した電圧
    を出力する差動差分増幅器において、 差動入力電圧を入力されて、この電圧振幅に比例した単
    出力電圧を出力する、特性がほぼ等しい第１、第２の電
    圧変換回路であって、第１の差動入力電圧を入力され、
    第１の単出力電圧を出力する前記第１の電圧変換回路
    と、第２の差動入力電圧を入力され、第２の単出力電圧
    を出力する前記第２の電圧変換回路と、 差動入力電圧を与えられて増幅して差動出力電圧あるい
    は単出力電圧として出力する電圧増幅器であって、前記
    第１、第２の電圧変換回路の出力端子間の電圧を前記差
    動入力電圧として与えられて増幅し出力電圧とする電圧
    増幅回路と、 を備え、 前記第１、第２の電圧変換回路は、ソースが接地されゲ
    ートが基準電圧端子に接続された第１のＭＯＳトランジ
    スタと、ソースが前記第１のＭＯＳトランジスタのドレ
    インに接続され、ドレインが電源端子に接続され、前記
    第１のＭＯＳトランジスタと特性がほぼ等しい第２のＭ
    ＯＳトランジスタと、ソースが接地され、ゲートが前記
    第１のＭＯＳトランジスタのドレインに接続された第３
    のＭＯＳトランジスタと、ソースが前記第３のＭＯＳト
    ランジスタに接続され、ドレインが電源端子に接続さ
    れ、前記第３のＭＯＳトランジスタと特性がほぼ等しい
    第４のＭＯＳトランジスタとを備え、 前記第２、第４のＭＯＳトランジスタのゲート間に前記
    第１又は第２の差動入力電圧が印加され、前記第３のＭ
    ＯＳトランジスタのドレインと前記基準電圧間の電圧を
    前記出力電圧とすることを特徴とする差動差分増幅器。
  21. 【請求項２１】差動入力電圧を与えられ、この差動入力
    電圧の振幅に対応した第１の差動出力電圧を出力する第
    １の電圧変換回路と、 前記第１の電圧変換器が出力した前記第１の差動出力電
    圧を与えられ、この第１の差動入力電圧の振幅に対応し
    た単出力電圧を出力する前記第２の電圧変換回路とを備
    え、 前記第２の電圧変換回路が出力した電圧を出力電圧とす
    ることを特徴とする電圧変換回路。
JP8306900A 1996-11-18 1996-11-18 電圧変換回路及び差動差分増幅器 Pending JPH10150333A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8306900A JPH10150333A (ja) 1996-11-18 1996-11-18 電圧変換回路及び差動差分増幅器
US08/971,730 US6011436A (en) 1996-11-18 1997-11-17 Voltage conversion circuit and differential difference amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8306900A JPH10150333A (ja) 1996-11-18 1996-11-18 電圧変換回路及び差動差分増幅器

Publications (1)

Publication Number Publication Date
JPH10150333A true JPH10150333A (ja) 1998-06-02

Family

ID=17962622

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8306900A Pending JPH10150333A (ja) 1996-11-18 1996-11-18 電圧変換回路及び差動差分増幅器

Country Status (2)

Country Link
US (1) US6011436A (ja)
JP (1) JPH10150333A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6359510B1 (en) 1999-09-10 2002-03-19 Kabushiki Kaisha Toshiba Amplifier circuit
KR20020068968A (ko) * 2002-05-13 2002-08-28 주식회사 엠씨링크 완전차동 오차증폭기를 이용한 에프엠 스테레오 신호 생성기 설계방법
JP2006333515A (ja) * 2001-10-30 2006-12-07 Toshiba Corp 電圧電流変換回路及びこれを用いた平衡型増幅器
JP2014023149A (ja) * 2012-07-19 2014-02-03 Honeywell Internatl Inc 多出力相互コンダクタンス増幅器に基づく計装用増幅器

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6366140B1 (en) 1999-07-01 2002-04-02 Vitesse Semiconductor Corporation High bandwidth clock buffer
US6181170B1 (en) * 1999-07-09 2001-01-30 Motorola Inc. Driver having substantially constant and linear output resistance, and method therefor
US6400225B1 (en) 2000-11-20 2002-06-04 National Semiconductor Corporation Differential difference amplifier for amplifying small signals close to zero volts
US7126423B1 (en) * 2000-11-20 2006-10-24 Sitel Semiconductor B.V. Differential difference amplifier for amplifying small signals close to zero volts
US6633191B2 (en) 2001-02-05 2003-10-14 Vitesse Semiconductor Corporation Clock buffer with DC offset suppression
US6664851B1 (en) * 2002-10-09 2003-12-16 Agilent Technologies, Inc. Selectable single mode or differential mode operation in a single amplifier
EP1515432A1 (en) * 2003-09-09 2005-03-16 Dialog Semiconductor GmbH Translinear amplifier
US7119612B1 (en) * 2004-01-05 2006-10-10 National Semiconductor Corporation Dual-channel instrumentation amplifier
US7157944B1 (en) * 2004-04-27 2007-01-02 Altera Corporation Differential signal detector methods and apparatus
GB0413152D0 (en) * 2004-06-14 2004-07-14 Texas Instruments Ltd Duty cycle controlled CML-CMOS converter
US7274916B2 (en) * 2004-07-23 2007-09-25 Texas Instruments Incorporated Differential signal receiver and method
US7084674B1 (en) 2004-08-16 2006-08-01 Analog Devices, Inc. Differential amplifier with reduced common-mode and method
JP5238604B2 (ja) * 2009-05-20 2013-07-17 株式会社東芝 電圧変換回路および無線通信装置
US9571051B2 (en) * 2014-04-02 2017-02-14 Texas Instruments Incorporated Reducing common mode transconductance in instrumentation amplifiers

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60132416A (ja) * 1983-12-20 1985-07-15 Hitachi Ltd レベル変換回路
JPH0486008A (ja) * 1990-07-28 1992-03-18 Nec Corp 増幅回路
JPH0514073A (ja) * 1991-06-28 1993-01-22 Fuji Electric Co Ltd 差動増幅器及び比較器
JPH05136637A (ja) * 1991-04-16 1993-06-01 Siemens Ag 誤差増幅器
JPH0645844A (ja) * 1992-02-27 1994-02-18 Nec Corp 差動増幅器
JPH08139537A (ja) * 1994-11-08 1996-05-31 Oki Electric Ind Co Ltd 可変利得増幅回路
JPH08242130A (ja) * 1994-12-29 1996-09-17 Korea Telecommun Authority オペレーショナル・トランスコンダクタンス増幅器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4716380A (en) * 1982-09-30 1987-12-29 Thomson Components-Mostek Corporation FET differential amplifier
FR2555839B1 (fr) * 1983-11-25 1986-01-24 Thomson Csf Dispositif amplificateur-limiteur a large bande
US5530403A (en) * 1995-05-03 1996-06-25 Motorola, Inc. Low-voltage differential amplifier
US5650753A (en) * 1995-06-13 1997-07-22 Advanced Micro Devices, Inc. Low-voltage rail-to-rail operational amplifier

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60132416A (ja) * 1983-12-20 1985-07-15 Hitachi Ltd レベル変換回路
JPH0486008A (ja) * 1990-07-28 1992-03-18 Nec Corp 増幅回路
JPH05136637A (ja) * 1991-04-16 1993-06-01 Siemens Ag 誤差増幅器
JPH0514073A (ja) * 1991-06-28 1993-01-22 Fuji Electric Co Ltd 差動増幅器及び比較器
JPH0645844A (ja) * 1992-02-27 1994-02-18 Nec Corp 差動増幅器
JPH08139537A (ja) * 1994-11-08 1996-05-31 Oki Electric Ind Co Ltd 可変利得増幅回路
JPH08242130A (ja) * 1994-12-29 1996-09-17 Korea Telecommun Authority オペレーショナル・トランスコンダクタンス増幅器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6359510B1 (en) 1999-09-10 2002-03-19 Kabushiki Kaisha Toshiba Amplifier circuit
JP2006333515A (ja) * 2001-10-30 2006-12-07 Toshiba Corp 電圧電流変換回路及びこれを用いた平衡型増幅器
KR20020068968A (ko) * 2002-05-13 2002-08-28 주식회사 엠씨링크 완전차동 오차증폭기를 이용한 에프엠 스테레오 신호 생성기 설계방법
JP2014023149A (ja) * 2012-07-19 2014-02-03 Honeywell Internatl Inc 多出力相互コンダクタンス増幅器に基づく計装用増幅器

Also Published As

Publication number Publication date
US6011436A (en) 2000-01-04

Similar Documents

Publication Publication Date Title
JPH10150333A (ja) 電圧変換回路及び差動差分増幅器
Hammerschmied et al. Design and implementation of an untrimmed MOSFET-only 10-bit A/D converter with-79-dB THD
US20030141935A1 (en) High speed differential to single-ended converter
US10671109B2 (en) Scalable low output impedance bandgap reference with current drive capability and high-order temperature curvature compensation
Ming et al. A high-precision compensated CMOS bandgap voltage reference without resistors
US7750743B2 (en) Compensating quantity-providing circuit, stress-compensating circuit, stress-compensated circuit, apparatus for providing a compensating quantity, method for providing a compensating quantity and ring oscillator
JP3486072B2 (ja) 可変利得増幅器
US5001484A (en) DAC current source bias equalization topology
US6492796B1 (en) Current mirror having improved power supply rejection
US7414472B2 (en) Differential amplifying circuit
JP2000244259A (ja) 高速カレントミラー回路及び方法
KR0155210B1 (ko) Mos 4상한 멀티플라이어
JP2001244747A (ja) 物理乱数発生装置用増幅回路及びそれを用いた物理乱数発生装置
US8514020B2 (en) Temperature compensated feedforward linearizer
JP3081210B2 (ja) 線形利得増幅回路
US6320427B1 (en) High-speed, low-power continuous-time CMOS current comparator
CN110350876A (zh) 前置放大器、前置差分放大器以及集成电路
Srinivasan et al. Linear current-to-voltage and voltage-to-current converters
CN210431390U (zh) 缓冲型模数转换器以及集成电路
Reaz et al. Design of a low-power 10-Bit DAC in 130 nm CMOS technology
TWI799206B (zh) 源極隨耦電路
JPH06120747A (ja) 差動増幅器
JPH09181587A (ja) 自由コレクタ端子を備えたバイポーラトランジスタ回路
JPH10283428A (ja) 電圧減算回路、電圧増幅回路、電圧分圧回路および半導体集積回路装置
JP3325707B2 (ja) 演算増幅器