JP2019106679A - 増幅装置 - Google Patents

Abstract

【課題】高音質と省エネルギーとを両立させることが可能な増幅装置を提供する。【解決手段】増幅装置１は、バッテリー６から供給される電源電圧を変圧するスイッチングレギュレータ７と、スイッチングレギュレータ７からの電源電圧からノイズを除去し、スイッチングレギュレータ７からの電源電圧を変圧するリニアレギュレータ８、９と、リニアレギュレータからの電源電圧が供給される増幅器５と、増幅器５の最大出力に応じて、スイッチングレギュレータ７、及び、リニアレギュレータ８、９から出力される電源電圧を変化させるマイクロコンピュータ２と、を備える。【選択図】図１

Description

本発明は、音声信号を増幅する増幅装置に関する。

ポータブル型のデジタルオーディオプレーヤーにおいて、バッテリーを長持ちさせるために、機器の省エネ化が求められている。特に、デジタルオーディオプレーヤーに含まれる、音声信号を増幅する増幅器は、バイアス電流が大きいため、省エネ化が求められる。従来、増幅器に供給される電源電圧を小さくすることで、省エネ化を図る技術がある（例えば、特許文献１参照。）。

特開平４−２７５７０７号公報

しかしながら、増幅器に供給される電源電圧を小さくすると、出力電力を取り出せなくなるデメリットがある。また、電源電圧を可変することで、小信号時には、電源電圧を小さく、大信号時には、電源電圧を大きくすることで、上記デメリットを解決することができるが、電源電圧を可変することに起因するノイズにより、音質が劣化するという問題があった。

本発明の目的は、高音質と省エネルギーとを両立させることが可能な増幅装置を提供することである。

第１の発明の増幅装置は、電源から供給される電源電圧を変圧するスイッチングレギュレータと、前記スイッチングレギュレータからの電源電圧からノイズを除去し、前記スイッチングレギュレータからの電源電圧を変圧するリニアレギュレータと、前記リニアレギュレータからの電源電圧が供給される増幅器と、前記増幅器の最大出力に応じて、前記スイッチングレギュレータ、及び、前記リニアレギュレータから出力される電源電圧を変化させる制御部と、を備えることを特徴とする。

本発明では、制御部は、増幅器の最大出力に応じて、スイッチングレギュレータ、及び、リニアレギュレータから出力される電源電圧を変化させる。これにより、増幅器の最大出力に応じて、増幅器に供給される電源電圧が変化する。このため、省エネルギーを達成することができる。また、ノイズ除去のために、スイッチングレギュレータの後段に、リニアレギュレータが配置されている。これにより、スイッチングレギュレータからの電源電圧からノイズを除去して、高音質を達成することができる。このように、本発明によれば、高音質と省エネルギーとを両立させることができる。

第２の発明の増幅装置は、第１の発明の増幅装置において、前記制御部は、前記最大出力が大きくなればなるほど、前記スイッチングレギュレータ、及び、前記リニアレギュレータから出力される電源電圧を大きくさせることを特徴とする。

第３の発明の増幅装置は、第１又は第２の発明の増幅装置において、前記制御部は、前記スイッチングレギュレータから出力される電源電圧と、前記リニアレギュレータから出力される電源電圧と、の電位差が小さくなるように、前記スイッチングレギュレータから出力される電源電圧と、前記リニアレギュレータから出力される電源電圧と、を連動して変化させることを特徴とする。

第４の発明の増幅装置は、第１〜第３のいずれかの発明の増幅装置において、ボリューム値の指示を受け付けるための操作部をさらに備え、前記制御部は、前記最大出力を決定する、前記操作部により受け付けたボリューム値に応じて、前記スイッチングレギュレータ、及び、前記リニアレギュレータから出力される電源電圧を変化させることを特徴とする。

増幅器の最大出力は、ボリュームによって決まる。このため、本発明では、制御部は、増幅器の最大出力を決定する、操作部により受け付けたボリューム値に応じて、スイッチングレギュレータ、及び、リニアレギュレータから出力される電源電圧を変化させる。

第５の発明の増幅装置は、第１〜第４のいずれかの発明の増幅装置において、前記スイッチングレギュレータは、単電源から正負の両電源電圧を生成し、２つの前記リニアレギュレータのうち、第１リニアレギュレータに正側の電源電圧が供給され、第２リニアレギュレータに負側の電源電圧が供給されることを特徴とする。

第６の発明の増幅装置は、第５の発明の増幅装置において、前記第１リニアレギュレータ、及び、前記第２リニアレギュレータから出力される電源電圧を変化させるためのスイッチ回路をさらに備えることを特徴とする。

第７の発明の増幅装置は、第６の発明の増幅装置において、前記スイッチ回路は、第５抵抗を介して、正側の電源電圧に接続されたエミッタ端子と、前記制御部に接続されたベース端子と、第６抵抗を介して、負側の電源電圧に接続されたコレクタ端子と、を有するｐｎｐ型の第１バイポーラトランジスタと、第７抵抗と第８抵抗とを介して、前記第１リニアレギュレータの出力に接続されたドレイン端子と、前記第５抵抗と前記エミッタ端子との間に接続されたゲート端子と、基準電位に接続されたソース端子と、を有するＮ型の第１ＭＯＳトランジスタと、第９抵抗と第１０抵抗とを介して、前記第２リニアレギュレータの出力に接続されたドレイン端子と、前記第６抵抗と前記コレクタ端子との間に接続されたゲート端子と、基準電位に接続されたソース端子と、を有するＰ型の第２ＭＯＳトランジスタと、一端が、前記第７抵抗と前記第８抵抗との間に接続され、他端が、基準電位に接続された第１１抵抗と、一端が、前記第９抵抗と前記第１０抵抗との間に接続され、他端が、基準電位に接続された第１２抵抗と、を備え、前記制御部は、前記第１バイポーラトランジスタの前記ベース端子の電位を制御することで、前記第１リニアレギュレータ、及び、前記第２リニアレギュレータから出力される電源電圧を変化させることを特徴とする。

第８の発明の増幅装置は、第７の発明の増幅装置において、前記スイッチ回路は、第１３抵抗を介して、正側の電源電圧に接続されたエミッタ端子と、前記制御部に接続されたベース端子と、第１４抵抗を介して、負側の電源電圧に接続されたコレクタ端子と、を有するｐｎｐ型の第２バイポーラトランジスタと、前記第７抵抗と第１５抵抗とを介して、前記第１リニアレギュレータの出力に接続されたドレイン端子と、前記第１３抵抗と前記エミッタ端子との間に接続されたゲート端子と、基準電位に接続されたソース端子と、を有するＮ型の第３ＭＯＳトランジスタと、前記第９抵抗と第１６抵抗とを介して、前記第２リニアレギュレータの出力に接続されたドレイン端子と、前記第１４抵抗と前記コレクタ端子との間に接続されたゲート端子と、基準電位に接続されたソース端子と、を有するＰ型の第４ＭＯＳトランジスタと、をさらに備え、前記制御部は、前記第１バイポーラトランジスタ及び前記第２バイポーラトランジスタの前記ベース端子の電位を制御することで、前記第１リニアレギュレータ、及び、前記第２リニアレギュレータから出力される電源電圧を変化させることを特徴とする。

第９の発明の増幅装置は、第１〜第８のいずれかの発明の増幅装置において、前記スイッチングレギュレータから出力される電源電圧を変化させるための電源調整回路をさらに備えることを特徴とする。

第１０の発明の増幅装置は、第９の発明の増幅装置において、前記スイッチングレギュレータは、正側出力端子と、正側帰還端子と、負側出力端子と、負側帰還端子と、を備え、前記電源調整回路は、前記正側出力端子と正側基準電位との間に接続された第１抵抗及び第２抵抗と、前記第２抵抗に並列に接続された第１デジタルポテンショメータと、前記負側出力端子と負側基準電位との間に接続された第３抵抗及び第４抵抗と、前記第３抵抗に並列に接続された第２デジタルポテンショメータと、を備え、前記正側帰還端子は、前記第１抵抗と前記第２抵抗との間に接続されており、前記負側帰還端子は、前記第３抵抗と前記第４抵抗との間に接続されており、前記スイッチングレギュレータは、前記第１抵抗の抵抗値、及び、前記第２抵抗と前記第１デジタルポテンショメータとの合成抵抗値に基づいて、正側出力電圧を決定し、前記第３抵抗と前記第２デジタルポテンショメータとの合成抵抗値、及び、前記第４抵抗値に基づいて、負側出力電圧を決定し、前記制御部は、前記第１デジタルポテンショメータ及び前記第２デジタルポテンショメータの抵抗値を変化させることで、前記スイッチングレギュレータから出力される電源電圧を変化させることを特徴とする。

本発明によれば、高音質と省エネルギーとを両立させることができる。

本発明の実施形態に係る増幅装置の構成を示す図である。 出力調整回路、スイッチ回路等を示す回路図である（第１実施形態）。 スイッチングレギュレータから出力される電源電圧と、リニアレギュレータから出力される電源電圧と、を示す図である。 スイッチ回路等を示す回路図である（第２実施形態）。 電源電圧とスピーカーから出力される音声レベルとの関係を示す図である。

以下、本発明の実施形態について説明する。図１は、本発明の実施形態に係る増幅装置１の構成を示す図である。増幅装置１は、マイクロコンピュータ２と、操作部３と、ボリューム調整回路４と、増幅器５と、バッテリー６と、スイッチングレギュレータ７と、リニアレギュレータ８、９と、電源調整回路１０と、スイッチ回路１１と、を備える。マイクロコンピュータ２は、増幅装置１を構成する各部を制御する。

操作部３は、ボリューム値の指示を受け付けるためのものである。マイクロコンピュータ２は、操作部３により、ボリューム値の指示を受け付ける。マイクロコンピュータ２は、受け付けたボリューム値をボリューム調整回路４に出力する。ボリューム調整回路４は、マイクロコンピュータ２から出力されたボリューム値に基づいて、入力される音声信号のボリュームを調整する。ボリューム調整回路４は、ボリューム調整した音声信号を増幅器５に出力する。

増幅器５は、ボリューム調整回路４から出力された音声信号を増幅する。増幅器５により増幅された音声信号は、ヘッドホン１０１に出力される。ヘッドホン１０１は、音声信号に基づいて、音声を再生する。スイッチングレギュレータ７は、バッテリー６（電源）からの電源電圧を昇圧（変圧）する。また、スイッチングレギュレータ７は、単電源から正負の両電源電圧を生成する。正側の電源電圧は、スイッチングレギュレータ７からリニアレギュレータ８に出力される。また、負側の電源電圧は、スイッチングレギュレータ７からリニアレギュレータ９に出力される。なお、ここでは、電源として、バッテリー６を例示しているが、電源は、バッテリー６に限られない。また、音声信号の出力先は、スピーカーであってもよい。

リニアレギュレータ８（第１リニアレギュレータ）は、スイッチングレギュレータ７からの正側の電源電圧を降圧（変圧）する。リニアレギュレータ８は、スイッチングレギュレータ７からの正側の電源電圧からノイズを除去する。リニアレギュレータ９（第２リニアレギュレータ）は、スイッチングレギュレータ７からの負側の電源電圧を降圧（変圧）する。リニアレギュレータ８は、スイッチングレギュレータ７からの負側の電源電圧からノイズを除去する。リニアレギュレータ８からの正側の電源電圧、リニアレギュレータ９からの負側の電源電圧は、増幅器５に供給される。

（第１実施形態）
図２は、電源調整回路１０、スイッチ回路１１等を示す回路図である。スイッチングレギュレータ７は、正側出力端子ＶＰＯＳと、正側帰還端子ＦＢＰと、負側出力端子ＶＮＥＧと、負側帰還端子ＦＢＮと、を備える。電源調整回路１０は、デジタルポテンショメータＤＰ１、ＤＰ２と、抵抗Ｒ１〜Ｒ４と、を備える。抵抗Ｒ１（第１抵抗）、抵抗Ｒ２（第２抵抗）は、正側出力端子ＶＰＯＳと正側基準電位との間に接続されている。デジタルポテンショメータＤＰ１（第１デジタルポテンショメータ）は、抵抗Ｒ２に並列に接続されている。

抵抗Ｒ３（第３抵抗）、抵抗Ｒ４（第４抵抗）は、負側出力端子ＶＮＥＧと負側基準電位ＶＲＥＦとの間に接続されている。デジタルポテンショメータＤＰ２（第２デジタルポテンショメータ）は、抵抗Ｒ３に並列に接続されている。正側帰還端子ＦＢＰは、抵抗Ｒ１と抵抗Ｒ２との間に接続されている。負側帰還端子ＦＢＮは、抵抗Ｒ３と抵抗Ｒ４との間に接続されている。スイッチングレギュレータ７は、抵抗Ｒ１の抵抗値、及び、抵抗Ｒ２とデジタルポテンショメータＤＰ１との合成抵抗値ＲＰ１に基づいて、正側出力電圧を決定する。ここで、抵抗Ｒ２とデジタルポテンショメータＤＰ１との合成抵抗値ＲＰ１は、Ｒ２・ＤＰ１／（Ｒ２＋ＤＰ１）である。

また、スイッチングレギュレータ７は、抵抗Ｒ３とデジタルポテンショメータＤＰ２との合成抵抗値ＲＰ２、及び、抵抗Ｒ４の抵抗値に基づいて、負側出力電圧を決定する。ここで、抵抗Ｒ３とデジタルポテンショメータＤＰ２との合成抵抗値ＲＰ２は、Ｒ３・ＤＰ２／（Ｒ３＋ＤＰ２）である。

デジタルポテンショメータＤＰ１は、マイクロコンピュータ２に接続されている。マイクロコンピュータ２は、デジタルポテンショメータＤＰ１の抵抗値を制御する。スイッチングレギュレータ７は、抵抗Ｒ１の抵抗値、及び、抵抗Ｒ２とデジタルポテンショメータＤＰ１との合成抵抗値ＲＰ１に基づいて、正側出力電圧を決定するため、マイクロコンピュータ２は、デジタルポテンショメータＤＰ１の抵抗値を変化させることで、スイッチングレギュレータ７から出力される正側の電源電圧を変化させる。

デジタルポテンショメータＤＰ２は、マイクロコンピュータ２に接続されている。マイクロコンピュータ２は、デジタルポテンショメータＤＰ２の抵抗値を制御する。スイッチングレギュレータ７は、抵抗Ｒ３とデジタルポテンショメータＤＰ２との合成抵抗値ＲＰ２、及び、抵抗Ｒ４の抵抗値に基づいて、負側出力電圧を決定するため、マイクロコンピュータ２は、デジタルポテンショメータＤＰ２の抵抗値を変化させることで、スイッチングレギュレータ７から出力される負側の電源電圧を変化させる。また、デジタルポテンショメータＤＰ１と、デジタルポテンショメータＤＰ２と、には、マイクロコンピュータ２から、共通の信号線が接続されている。

このように、本実施形態では、マイクロコンピュータ２からの共通信号により、スイッチングレギュレータ７から出力される正側の電源電圧と、負側の電源電圧と、が可変されている。これにより、半導体の数が多くなる問題を解消している。

スイッチ回路１１は、バイポーラトランジスタＱ１、ＭＯＳトランジスタＭ１、Ｍ２、抵抗Ｒ５〜Ｒ１２、Ｒ１７を有する。バイポーラトランジスタＱ１（第１バイポーラトランジスタ）は、ｐｎｐ型のバイポーラトランジスタである。バイポーラトランジスタＱ１のエミッタ端子は、抵抗Ｒ５（第５抵抗）を介して、正側の電源電圧に接続されている。バイポーラトランジスタＱ１のベース端子は、抵抗Ｒ１７を介して、マイクロコンピュータ２に接続されている。バイポーラトランジスタＱ１のコレクタ端子は、抵抗Ｒ６（第６抵抗）を介して、負側の電源電圧に接続されている。

ＭＯＳトランジスタＭ１は、Ｎ型のＭＯＳトランジスタである。ＭＯＳトランジスタＭ１のドレイン端子は、抵抗Ｒ７（第７抵抗）と抵抗Ｒ８（第８抵抗）とを介して、リニアレギュレータ８の出力に接続されている。ＭＯＳトランジスタＭ１のゲート端子は、抵抗Ｒ５とバイポーラトランジスタＱ１のエミッタ端子との間に接続されている。ＭＯＳトランジスタＭ１のソース端子は、基準電位に接続されている。ＭＯＳトランジスタＭ２は、Ｐ型のＭＯＳトランジスタである。ＭＯＳトランジスタＭ２のドレイン端子は、抵抗Ｒ９（第９抵抗）と抵抗Ｒ１０（第１０抵抗）とを介して、リニアレギュレータ９の出力に接続されている。ＭＯＳトランジスタＭ２のゲート端子は、抵抗Ｒ６とバイポーラトランジスタＱ１のコレクタ端子との間に接続されている。ＭＯＳトランジスタＭ２のソース端子は、基準電位に接続されている。抵抗Ｒ１１（第１１抵抗）の一端は、抵抗Ｒ７と抵抗Ｒ８との間に接続されている。抵抗Ｒ１１の他端は、基準電位に接続されている。抵抗Ｒ１２（第１２抵抗）の一端は、抵抗Ｒ９と抵抗Ｒ１０との間に接続されている。抵抗Ｒ１２の他端は、基準電位に接続されている。

バイポーラトランジスタＱ１は、ベース端子の電位がハイである場合、ＭＯＳトランジスタＭ１は、オンの状態となる。同時に、また、ＭＯＳトランジスタＭ２は、オンの状態となる。まとめると以下のとおりである。
バイポーラトランジスタＱ１のベース端子：ハイ、ＭＯＳトランジスタＭ１：オン、ＭＯＳトランジスタＭ２：オン

ＭＯＳトランジスタＭ１がオンの状態であると、リニアレギュレータ８の出力と基準電位との間に、抵抗Ｒ７、Ｒ８、Ｒ１１が接続された状態となる。この場合、リニアレギュレータ８から出力される電源電圧は、Ａ（１＋（Ｒ７／（Ｒ８・Ｒ１１／（Ｒ８＋Ｒ１１））））となる。また、ＭＯＳトランジスタＭ２がオンの状態であると、リニアレギュレータ９の出力と基準電位との間に、抵抗Ｒ９、Ｒ１０、Ｒ１２が接続された状態となる。この場合、リニアレギュレータ９から出力される電源電圧は、Ｂ（１＋（Ｒ９／（Ｒ１０・Ｒ１２）／（Ｒ１０＋Ｒ１２））））となる。ＡとＢとは、リニアレギュレータ８、９の各々の出力電圧を決定するある一定の値である。

バイポーラトランジスタＱ１は、ベース端子の電位がローである場合、ＭＯＳトランジスタＭ１は、オフの状態となる。同時に、また、ＭＯＳトランジスタＭ２は、オフの状態となる。まとめると以下のとおりである。
バイポーラトランジスタＱ１のベース端子：ロー、ＭＯＳトランジスタＭ１：オフ、ＭＯＳトランジスタＭ２：オフ

ＭＯＳトランジスタＭ１がオフの状態であると、リニアレギュレータ８の出力と基準電位との間に、抵抗Ｒ７、Ｒ１１が接続された状態となる。この場合、リニアレギュレータ８から出力される電源電圧は、Ａ（１＋（Ｒ７／Ｒ１１））となる。また、ＭＯＳトランジスタＭ２がオフの状態であると、リニアレギュレータ９の出力と基準電位との間に、抵抗Ｒ９、Ｒ１２が接続された状態となる。この場合、リニアレギュレータ９から出力される電源電圧は、Ｂ（１＋（Ｒ９／Ｒ１２））となる。尚、Ｒ８とＲ１１の抵抗値は異なり、Ｒ１０とＲ１２の抵抗値は異なる。また、ＡとＢは、リニアレギュレータ８、９の各々の出力電圧を決定する、ある一定の値である。

上述のように、バイポーラトランジスタＱ１のベース端子の電位により、リニアレギュレータ８、９から出力される電源電圧が変化する。従って、マイクロコンピュータ２は、バイポーラトランジスタＱ１のベース端子の電位を制御することで、リニアレギュレータ８、９から出力される電源電圧を変化させる。このように、本実施形態では、マイクロコンピュータ２からの同一デジタル信号により、リニアレギュレータ８から出力される正側の電源電圧と、リニアレギュレータ９から出力される負側の電源電圧と、が可変されている。これにより、制御信号の数と、負側の電源では、一般的にレベルシフタ等で半導体の数と、が多くなる問題を解消している。

第１実施形態では、マイクロコンピュータ２は、デジタルポテンショメータＤＰ１、ＤＰ２の抵抗値を二段階に変化させることで、スイッチングレギュレータ７から出力される正負両側の電源電圧を二段階に変化させる。また、マイクロコンピュータ２は、バイポーラトランジスタＱ１のベース端子の電位をロー／ハイとすることで、リニアレギュレータ８、９から出力される正負両側の電源電圧を二段階に変化させる。

マイクロコンピュータ２は、増幅器５の最大出力に応じて、スイッチングレギュレータ７、リニアレギュレータ８、９から出力される電源電圧を変化させる。ここで、増幅器５の最大出力は、ボリュームによって決まる。従って、マイクロコンピュータ２は、増幅器５の最大出力を決定する、操作部３により受け付けたボリューム値に応じて、スイッチングレギュレータ７、リニアレギュレータ８、９から出力される電源電圧を変化させる。

マイクロコンピュータ２は、図３に示すように、スイッチングレギュレータ７から出力される電源電圧と、リニアレギュレータ８、９から出力される電源電圧と、の電位差が小さくなるように、スイッチングレギュレータ７から出力される電源電圧と、リニアレギュレータ８、９から出力される電源電圧と、を連動して変化させる（制御する）。

（第２実施形態）
図４は、スイッチ回路１１等を示す回路図である。出力調整回路１０の回路構成は、第１実施形態と同様であるため、説明を省略する。スイッチ回路１１は、第１実施形態と比較して、バイポーラトランジスタＱ２、ＭＯＳトランジスタＭ３、Ｍ４、抵抗Ｒ１３〜Ｒ１６、Ｒ１８をさらに備える。

バイポーラトランジスタＱ２（第２バイポーラトランジスタ）は、ｐｎｐ型のバイポーラトランジスタである。バイポーラトランジスタＱ２のエミッタ端子は、抵抗Ｒ１３（第１３抵抗）を介して、正側の電源電圧に接続されている。バイポーラトランジスタＱ２のベース端子は、抵抗Ｒ１８を介して、マイクロコンピュータ２に接続されている。バイポーラトランジスタＱ２のコレクタ端子は、抵抗Ｒ１４（第１４抵抗）を介して、負側の電源電圧に接続されている。

ＭＯＳトランジスタＭ３（第３ＭＯＳトランジスタ）は、Ｎ型のＭＯＳトランジスタである。ＭＯＳトランジスタＭ３のドレイン端子は、抵抗Ｒ７と抵抗Ｒ１５（第１５抵抗）とを介して、リニアレギュレータ８の出力に接続されている。ＭＯＳトランジスタＭ３のゲート端子は、抵抗Ｒ１３とバイポーラトランジスタＱ２のエミッタ端子との間に接続されている。ＭＯＳトランジスタＭ３のソース端子は、基準電位に接続されている。

ＭＯＳトランジスタＭ４（第４ＭＯＳトランジスタ）は、Ｐ型のＭＯＳトランジスタである。ＭＯＳトランジスタＭ４のドレイン端子は、抵抗Ｒ９と抵抗Ｒ１６（第１６抵抗）とを介して、リニアレギュレータ９の出力に接続されている。ＭＯＳトランジスタＭ４のゲート端子は、抵抗Ｒ１４とバイポーラトランジスタＱ２のコレクタ端子との間に接続されている。ＭＯＳトランジスタＭ４のソース端子は、基準電位に接続されている。

バイポーラトランジスタＱ２は、バイポーラトランジスタＱ１と、ＭＯＳトランジスタＭ３は、ＭＯＳトランジスタＭ１と、ＭＯＳトランジスタＭ４は、ＭＯＳトランジスタＭ２と同様の機能を有する。従って、
バイポーラトランジスタＱ２のベース端子：ハイ、ＭＯＳトランジスタＭ３：オン、ＭＯＳトランジスタＭ２：オン
バイポーラトランジスタＱ２のベース端子：ロー、ＭＯＳトランジスタＭ３：オフ、ＭＯＳトランジスタＭ４：オフ

上述したように、バイポーラトランジスタＱ１のベース端子の電位がローで、バイポーラトランジスタＱ２のベース端子の電位がハイである場合、ＭＯＳトランジスタＭ３がオンの状態であるため、リニアレギュレータ８から出力される電源電圧は、Ａ（１＋（Ｒ７／（Ｒ１５・Ｒ１１／（Ｒ１５＋Ｒ１１））））
となる尚、Ｒ１５とＲ８とＲ１１の抵抗値は異なる。

バイポーラトランジスタＱ１のベース端子の電位がローで、バイポーラトランジスタＱ２のベース端子の電位がハイである場合、ＭＯＳトランジスタＭ４がオンの状態であるため、リニアレギュレータ９から出力される電源電圧は、Ｂ（１＋（Ｒ９／（Ｒ１６・Ｒ１２／（Ｒ１６＋Ｒ１２））））となる。尚、Ｒ１６とＲ１０とＲ１２の抵抗値は異なる。

まとめると、リニアレギュレータ８、９から出力される電源電圧は、以下のとおりである。
（１）バイポーラトランジスタＱ１がロー、バイポーラトランジスタＱ２のベース端子の電位がハイである場合
リニアレギュレータ８：Ａ（１＋（Ｒ７／（Ｒ１５・Ｒ１１／（Ｒ１５＋Ｒ１１））））
リニアレギュレータ９：Ｂ（１＋（Ｒ９／（Ｒ１６・Ｒ１２／（Ｒ１６＋Ｒ１２））））
（２）バイポーラトランジスタＱ１のベース端子の電位がハイ、バイポーラトランジスタＱ２のベース端子の電位がローである場合
リニアレギュレータ８：Ａ（１＋（Ｒ７／（Ｒ８・Ｒ１１／（Ｒ８＋Ｒ１１））））

リニアレギュレータ９：Ｂ（１＋（Ｒ９／（Ｒ１０・Ｒ１２／（Ｒ１０＋Ｒ１２））））
（３）バイポーラトランジスタＱ１、Ｑ２のベース端子の電位がローである場合
リニアレギュレータ８：Ａ（１＋（Ｒ７／Ｒ１１））リニアレギュレータ９：Ｂ（１＋（Ｒ９／Ｒ１２））

上述のように、バイポーラトランジスタＱ１、Ｑ２のベース端子の電位により、リニアレギュレータ８、９から出力される電源電圧が変化する。従って、マイクロコンピュータ２は、バイポーラトランジスタＱ１、Ｑ２のベース端子の電位を制御することで、リニアレギュレータ８、９から出力される電源電圧を変化させる。

第２実施形態では、マイクロコンピュータ２は、デジタルポテンショメータＤＰ１、ＤＰ２の抵抗値を三段階に変化させることで、スイッチングレギュレータ７から出力される正負両側の電源電圧を三段階に変化させる。また、マイクロコンピュータ２は、バイポーラトランジスタＱ１、Ｑ２のベース端子の電位をロー／ハイとすることで、リニアレギュレータ８、９から出力される正負両側の電源電圧を三段階に変化させる（図５参照。）。

以上説明したように、本実施形態では、マイクロコンピュータ２は、増幅器５の最大出力に応じて、スイッチングレギュレータ７、及び、リニアレギュレータ８、９から出力される電源電圧を変化させる。これにより、増幅器５の最大出力に応じて、増幅器５に供給される電源電圧が変化する。このため、省エネルギーを達成することができる。また、ノイズ除去のために、スイッチングレギュレータ７の後段に、リニアレギュレータ８、９が配置されている。これにより、スイッチングレギュレータ７からの電源電圧からノイズを除去して、高音質を達成することができる。このように、本実施形態によれば、高音質と省エネルギーとを両立させることができる。

また、増幅器５の最大出力は、ボリュームによって決まる。このため、本実施形態では、マイクロコンピュータ２は、増幅器５の最大出力を決定する、操作部３により受け付けたボリューム値に応じて、スイッチングレギュレータ７、及び、リニアレギュレータ８、９から出力される電源電圧を変化させる。

以上、本発明の実施形態について説明したが、本発明を適用可能な形態は、上述の実施形態には限られるものではなく、以下に例示するように、本発明の趣旨を逸脱しない範囲で適宜変更を加えることが可能である。

上述の実施形態においては、マイクロコンピュータ２は、デジタルポテンショメータＤＰ１、ＤＰ２の抵抗値を二段階、三段階に変化させることで、スイッチングレギュレータ７から出力される正負両側の電源電圧を二段階、三段階に変化させている。これに限らず、マイクロコンピュータ２は、デジタルコンピュータ２は、デジタルポテンショメータＤＰ１、ＤＰ２の抵抗値を四段階以上に変化させることで、スイッチングレギュレータ７から出力される正負両側の電源電圧を四段階以上に変化させてもよい。

本発明は、音声信号を増幅する増幅装置に好適に採用され得る。

１ 増幅装置
２ マイクロコンピュータ（制御部）
３ 操作部
４ ボリューム調整回路
５ 増幅器
６ バッテリー
７ スイッチングレギュレータ
８ リニアレギュレータ（第１リニアレギュレータ）
９ リニアレギュレータ（第２リニアレギュレータ）
１０ 電源調整回路
１１ スイッチ回路
ＤＰ１ デジタルポテンショメータ（第１デジタルポテンショメータ）
ＤＰ２ デジタルポテンショメータ（第２デジタルポテンショメータ）
Ｍ１ ＭＯＳトランジスタ（第１ＭＯＳトランジスタ）
Ｍ２ ＭＯＳトランジスタ（第２ＭＯＳトランジスタ）
Ｍ３ ＭＯＳトランジスタ（第３ＭＯＳトランジスタ）
Ｍ４ ＭＯＳトランジスタ（第４ＭＯＳトランジスタ）
Ｑ１ バイポーラトランジスタ（第１バイポーラトランジスタ）
Ｑ２ バイポーラトランジスタ（第２バイポーラトランジスタ）
Ｒ１ 抵抗（第１抵抗）
Ｒ２ 抵抗（第２抵抗）
Ｒ３ 抵抗（第３抵抗）
Ｒ４ 抵抗（第４抵抗）
Ｒ５ 抵抗（第５抵抗）
Ｒ６ 抵抗（第６抵抗）
Ｒ７ 抵抗（第７抵抗）
Ｒ８ 抵抗（第８抵抗）
Ｒ９ 抵抗（第９抵抗）
Ｒ１０ 抵抗（第１０抵抗）
Ｒ１１ 抵抗（第１１抵抗）
Ｒ１２ 抵抗（第１２抵抗）
Ｒ１３ 抵抗（第１３抵抗）
Ｒ１４ 抵抗（第１４抵抗）
Ｒ１５ 抵抗（第１５抵抗）
Ｒ１６ 抵抗（第１６抵抗）
Ｒ１７ 抵抗（第１７抵抗）
Ｒ１８ 抵抗（第１８抵抗）

Claims (10)

1. 電源から供給される電源電圧を変圧するスイッチングレギュレータと、
   前記スイッチングレギュレータからの電源電圧からノイズを除去し、前記スイッチングレギュレータからの電源電圧を変圧するリニアレギュレータと、
   前記リニアレギュレータからの電源電圧が供給される増幅器と、
   前記増幅器の最大出力に応じて、前記スイッチングレギュレータ、及び、前記リニアレギュレータから出力される電源電圧を変化させる制御部と、
   を備えることを特徴とする増幅装置。
2. 前記制御部は、前記最大出力が大きくなればなるほど、前記スイッチングレギュレータ、及び、前記リニアレギュレータから出力される電源電圧を大きくさせることを特徴とする請求項１に記載の増幅装置。
3. 前記制御部は、前記スイッチングレギュレータから出力される電源電圧と、前記リニアレギュレータから出力される電源電圧と、の電位差が小さくなるように、前記スイッチングレギュレータから出力される電源電圧と、前記リニアレギュレータから出力される電源電圧と、を連動して変化させることを特徴とする請求項１又は２に記載の増幅装置。
4. ボリューム値の指示を受け付けるための操作部をさらに備え、
   前記制御部は、前記最大出力を決定する、前記操作部により受け付けたボリューム値に応じて、前記スイッチングレギュレータ、及び、前記リニアレギュレータから出力される電源電圧を変化させることを特徴とする請求項１〜３のいずれか１項に記載の増幅装置。
5. 前記スイッチングレギュレータは、単電源から正負の両電源電圧を生成し、
   ２つの前記リニアレギュレータのうち、第１リニアレギュレータに正側の電源電圧が供給され、第２リニアレギュレータに負側の電源電圧が供給されることを特徴とする請求項１〜４のいずれか１項に記載の増幅装置。
6. 前記第１リニアレギュレータ、及び、前記第２リニアレギュレータから出力される電源電圧を変化させるためのスイッチ回路をさらに備えることを特徴とする請求項５に記載の増幅装置。
7. 前記スイッチ回路は、
   第５抵抗を介して、正側の電源電圧に接続されたエミッタ端子と、
   前記制御部に接続されたベース端子と、
   第６抵抗を介して、負側の電源電圧に接続されたコレクタ端子と、を有するｐｎｐ型の第１バイポーラトランジスタと、
   第７抵抗と第８抵抗とを介して、前記第１リニアレギュレータの出力に接続されたドレイン端子と、
   前記第５抵抗と前記エミッタ端子との間に接続されたゲート端子と、
   基準電位に接続されたソース端子と、を有するＮ型の第１ＭＯＳトランジスタと、
   第９抵抗と第１０抵抗とを介して、前記第２リニアレギュレータの出力に接続されたドレイン端子と、
   前記第６抵抗と前記コレクタ端子との間に接続されたゲート端子と、
   基準電位に接続されたソース端子と、を有するＰ型の第２ＭＯＳトランジスタと、
   一端が、前記第７抵抗と前記第８抵抗との間に接続され、他端が、基準電位に接続された第１１抵抗と、
   一端が、前記第９抵抗と前記第１０抵抗との間に接続され、他端が、基準電位に接続された第１２抵抗と、
   を備え、
   前記制御部は、前記第１バイポーラトランジスタの前記ベース端子の電位を制御することで、前記第１リニアレギュレータ、及び、前記第２リニアレギュレータから出力される電源電圧を変化させることを特徴とする請求項６に記載の増幅装置。
8. 前記スイッチ回路は、
   第１３抵抗を介して、正側の電源電圧に接続されたエミッタ端子と、
   前記制御部に接続されたベース端子と、
   第１４抵抗を介して、負側の電源電圧に接続されたコレクタ端子と、を有するｐｎｐ型の第２バイポーラトランジスタと、
   前記第７抵抗と第１５抵抗とを介して、前記第１リニアレギュレータの出力に接続されたドレイン端子と、
   前記第１３抵抗と前記エミッタ端子との間に接続されたゲート端子と、
   基準電位に接続されたソース端子と、を有するＮ型の第３ＭＯＳトランジスタと、
   前記第９抵抗と第１６抵抗とを介して、前記第２リニアレギュレータの出力に接続されたドレイン端子と、
   前記第１４抵抗と前記コレクタ端子との間に接続されたゲート端子と、
   基準電位に接続されたソース端子と、を有するＰ型の第４ＭＯＳトランジスタと、
   をさらに備え、
   前記制御部は、前記第１バイポーラトランジスタ及び前記第２バイポーラトランジスタの前記ベース端子の電位を制御することで、前記第１リニアレギュレータ、及び、前記第２リニアレギュレータから出力される電源電圧を変化させることを特徴とする請求項７に記載の増幅装置。
9. 前記スイッチングレギュレータから出力される電源電圧を変化させるための電源調整回路をさらに備えることを特徴とする請求項１〜８のいずれか１項に記載の増幅装置。
10. 前記スイッチングレギュレータは、
    正側出力端子と、正側帰還端子と、負側出力端子と、負側帰還端子と、を備え、
    前記電源調整回路は、
    前記正側出力端子と正側基準電位との間に接続された第１抵抗及び第２抵抗と、
    前記第２抵抗に並列に接続された第１デジタルポテンショメータと、
    前記負側出力端子と負側基準電位との間に接続された第３抵抗及び第４抵抗と、
    前記第３抵抗に並列に接続された第２デジタルポテンショメータと、を備え、
    前記正側帰還端子は、前記第１抵抗と前記第２抵抗との間に接続されており、
    前記負側帰還端子は、前記第３抵抗と前記第４抵抗との間に接続されており、
    前記スイッチングレギュレータは、
    前記第１抵抗の抵抗値、及び、前記第２抵抗と前記第１デジタルポテンショメータとの合成抵抗値に基づいて、正側出力電圧を決定し、
    前記第３抵抗と前記第２デジタルポテンショメータとの合成抵抗値、及び、前記第４抵抗値に基づいて、負側出力電圧を決定し、
    前記制御部は、前記第１デジタルポテンショメータ及び前記第２デジタルポテンショメータの抵抗値を変化させることで、前記スイッチングレギュレータから出力される電源電圧を変化させることを特徴とする請求項９に記載の増幅装置。