JP2017120949A - 撮像装置及び撮像装置の制御方法 - Google Patents
撮像装置及び撮像装置の制御方法 Download PDFInfo
- Publication number
- JP2017120949A JP2017120949A JP2015255579A JP2015255579A JP2017120949A JP 2017120949 A JP2017120949 A JP 2017120949A JP 2015255579 A JP2015255579 A JP 2015255579A JP 2015255579 A JP2015255579 A JP 2015255579A JP 2017120949 A JP2017120949 A JP 2017120949A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- imaging
- sequence
- image sensor
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
【課題】撮像シーケンス中の撮像素子の動作状態に適した電源の駆動制御を行うことで、高品位な画像形成が可能な撮像装置及び撮像装置の制御方法を提供する。【解決手段】電源部301と電源部の動作制御を行う電源制御部308と、光情報を電子情報へ変換する撮像素子305と、撮像素子の動作制御を行うシステム制御部304を有する。システム制御部は、撮像装置に対して撮像シーケンス遷移のためのタイミング信号を供給すると共に、電源部に対して撮像シーケンスに同期した最適な電源駆動モードに遷移するためのタイミング信号を供給する。【選択図】図2
Description
本発明は、撮像装置及び撮像装置の制御方法に関し、特に、撮像素子に供給する電源の駆動制御を行うことで、高品位な画像形成が可能な撮像装置及び撮像装置の制御方法に関する。
撮像装置の撮像部に使用される撮像素子に対し、電源回路より電源供給を行っている。図10に撮像部の電源回路構成の一例を示す。
電源部(1001)は、使用する電池の端子間電圧が変化しても出力電圧を一定に保つために用いられるDCDCコンバータから主に構成され、必要に応じてDCDCコンバータと電源供給先の負荷との間にレギュレータなどを接続することがある。レギュレータは、DCDCコンバータの出力電圧のノイズ成分を除去し、より安定した電源を負荷側へ供給するために用いられる。撮像素子(1002)には、CMOSイメージセンサやCCDイメージセンサなどが使用されている。
図8はCMOSイメージセンサ(801)の全体レイアウトを示す図である。図9はCMOSイメージセンサの画素回路構成図である。
図8に示すCMOSイメージセンサ(801)は、次の構成要素を備える。複数の画素が行方向及び列方向に配列されており、有効領域と遮光領域を有する。有効領域は、複数の画素のうち遮光されていない画素が配された領域(804)である。遮光領域は、複数の画素のうち遮光された画素が配された領域であり、垂直オプティカルブラック領域(VOB領域)(803)と水平オプティカルブラック領域(HOB領域)(802)とを含む。
VOB領域(803)及びHOB領域(802)から読み出された信号は、暗電流成分又は温度変動による基準レベル(黒レベル)のずれを含み信号成分を含まないので、有効領域から読み出された信号におけるダークシェーディング成分を補正するために用いられる。VOB領域(803)から読み出された信号は、水平方向のダークシェーディング成分の補正に使われる。HOB領域(802)から読み出された信号は、垂直方向のダークシェーディング成分の補正に使われる。
図9に示す画素配列における各画素(901)は、フォトダイオード(以下PDとよぶ)(902)、転送スイッチ(以下TXとよぶ)(903)、フローティングディフージョン(以下FDとよぶ)(905)、アンプ(906)、選択スイッチ(907)、及びリセットスイッチ(904)を含む。
PD(902)は、光に応じた電荷を発生させ蓄積する。TX(903)は、PD(902)で発生した電荷をFD(905)へ転送する。FD(905)は、等価的にコンデンサになっており、転送された電荷を電圧へ変換する。アンプ(906)は、MOSトランジスタで構成され、列信号線(908)に接続された定電流源とともにソースフォロワ動作を行うことにより、FD(905)の電圧に応じた信号を列信号線(908)へ出力する。選択スイッチ(907)は、オンすることにより画素(901)を選択状態にし、オフすることにより画素(901)を非選択状態にする。リセットスイッチ(904)は、FD(905)をリセットする。
図8に示す垂直走査回路(808)は、画素配列における信号を読み出すべき画素の行を選択し、読み出し回路(805)へ信号が読み出されるように、選択した行の各列の画素を駆動する。読み出し回路(805)は、選択された行の各列の画素から出力された光信号(S信号)とノイズ信号(N信号)との差分を求めるCDS処理を行う。これにより、読み出し回路(805)は、CMOSイメージセンサに固有の固定パターンノイズが除去された各列の画素の画像信号を求める。読み出し回路(805)は、求めた各列の画素の画像信号を保持する。
この固定パターンノイズには、図9に示すリセットスイッチ(904)がFD(905)をリセットした際に発生するノイズや、アンプ(MOSトランジスタ)(906)の閾値電圧が画素ごとにばらつくことに起因したノイズなどがある。この固定パターンノイズは、CDS処理を行うことによりほとんど除去される。
図8に示す水平走査回路(807)は、読み出し回路(805)に保持された各列の画素の画像信号を順次に選択して出力アンプ(806)へ転送させる。出力アンプ(806)は、転送された画像信号を増幅して出力する。これにより、出力アンプ(806)の後段において、遮光領域の画素の画像信号を用いて、有効領域の画素の画像信号におけるダークシェーディング成分を補正する。
撮像素子は、外部供給されるクロック信号等により動作する。そして、クロック信号は、DCDCコンバータが有するクロック生成回路で生成される電源用クロック信号とは非同期である。すなわち、撮像素子とDCDCコンバータは非同期で動作している。DCDCコンバータは、電源用クロック信号に応じて周期的にスイッチング動作を行うため電圧変動が生じる。よって、上述した光信号(S信号)とノイズ信号(N信号)の読み出し動作を同時刻に実施することはできない為、各信号を読み出す際の電源電圧に差異が生じ、CDS処理では除去できないノイズ成分により画質を低下させてしまう可能性がある。そこで、撮像素子とDCDCコンバータの駆動タイミングを同期させる提案がなされている。
特許文献1では、動作モードに応じて複数あるクロック信号の中から適切なクロックを選択してDCDCコンバータを駆動し、電源電圧の変動を抑制することを提案している。
特許文献2では、周期的なノイズの周期の整数倍となるように、撮像素子の各行の読み出しタイミングを制御することを提案している。
近年の撮像素子の高感度化により、電源電圧の変動による画質への影響が顕著になっている。特許文献1に開示された従来技術では、電源クロックが選択式であり、電源クロックの変更等を撮像シーケンス中に実行する必要があるが、電源駆動モード切替りのタイムラグや、撮像シーケンス中に電源部を制御する制御装置が占有されるといった課題がある。
そこで、本発明の目的は、上記課題を鑑みてなされたもので、撮像シーケンス中の撮像素子の動作状態に適した電源駆動条件になるよう、撮像素子の動作状態遷移を制御する同期信号を用いて電源駆動方式を撮像シーケンスに同期して遷移させることで、高品位な画像形成が可能な撮像装置及び撮像装置の制御方法を提供することを目的とする。
上記の目的を達成するために、本発明に係る撮像装置は、
撮像素子と、前記撮像素子を駆動する撮像駆動回路と、設定により駆動方式を可変可能な電源回路と、を有し、前記電源回路の駆動方式を、前記撮像素子の動作状態を遷移させる同期信号の入力パルスに合わせて変更することを特徴とする。
撮像素子と、前記撮像素子を駆動する撮像駆動回路と、設定により駆動方式を可変可能な電源回路と、を有し、前記電源回路の駆動方式を、前記撮像素子の動作状態を遷移させる同期信号の入力パルスに合わせて変更することを特徴とする。
本発明に係る撮像装置によれば、撮像素子の画像データ取得シーケンス中の各駆動条件に応じて、各々最適な電源回路の駆動モードおよび駆動周波数への切換え制御が遅延なく効果的に実行可能となる。
以下に、本発明の好ましい実施の形態を、添付の図面に基づいて詳細に説明する。
<第1実施形態>
以下、本発明の第1実施形態に係る撮像装置を、図1を用いて説明する。
以下、本発明の第1実施形態に係る撮像装置を、図1を用いて説明する。
撮像装置のシステムは、撮像装置(100)と入射光を撮像素子に導くレンズユニット(200)で構成されている。
撮像装置(100)は、光学機構、各種回路、各種操作ボタン、制御部等から構成される。不図示だが、撮像装置(100)はレンズユニット(200)がマウント機構を介して脱着可能となっている。また、マウント機構は複数の電気的接点(210)を備え、レンズユニット(200)は撮影レンズ(201)、絞り(202)、レンズ/絞り駆動制御回路(203)等から構成される。なお、レンズ/絞り駆動制御回路(203)は、レンズ固有の情報と撮像装置(100)から受信した情報を記憶する記憶装置も有している。
撮像装置(100)とレンズユニット(200)間の各種信号通信は複数の電気的接点(210)によって実現されている。たとえば撮像装置(100)がカメラ制御部(117)からの制御信号により撮影レンズ(201)を光軸方向に移動させてピント合わせや絞りの制御等が行われる。カメラ制御部(117)はシステム全体を制御するCPU等により構成される。
また複数の電気的接点(210)は電気通信だけでなく、光通信や音声通信等の機能を有する構成としてもよい。また図1では簡略化のため撮影レンズは1枚しか図示していないが、実際は多数の撮影レンズから構成されている。
被写体からの入射光が撮影レンズ(201)および絞り(202)を介して、図示の矢印方向に駆動可能なクイックリターンミラー(105)に導かれる。クイックリターンミラー(105)の中央部はハーフミラーに構成されていて、クイックリターンミラー(105)がダウン時に入射光の一部を透過する。クイックリターンミラー(105)を透過した入射光は、クイックリターンミラー(105)に設けられているサブミラー(104)によりAF回路(110)に向けて反射される。
AF回路(110)は、AFセンサユニットと焦点検出回路から構成される。カメラ制御部(117)からの制御信号により、焦点検出回路がAFセンサユニットを制御し、位相差検出方式による焦点検出を行う。
クイックリターンミラー(105)により反射された光は、ペンタプリズム(101)、接眼レンズ(103)を介して撮影者の眼に至る。クイックリターンミラー(105)がアップ時は、撮影レンズ(201)および絞り(202)を通過した入射光は、メカシャッタであるフォーカルプレーンシャッタ(106)、フィルタ(107)を介して撮像素子(108)に至る。撮像素子(108)の具体例はCMOSセンサである。フィルタ(107)は赤外線を除去する機能と光学ローパスフィルタとしての機能を有する。
カメラ制御部(117)は、クイックリターンミラー(105)のアップダウンの動作とフォーカルプレーンシャッタ(106)のシャッタチャージを制御する機能や、フォーカルプレーンシャッタ(106)の先幕、後幕の走行制御機能を有するシャッタ駆動制御回路(111)が接続されている。また不図示だが、接眼レンズ(103)近傍に設置されている測光センサからの信号が出力される自動露出装置である測光回路(102)が接続されている。測光センサは被写体の輝度を測定するセンサである。またカメラ制御部(117)は画像処理部(115)に接続されている。
画像処理部(115)はDSP等のプロセッサにより構成され、撮像素子(108)の制御や撮像素子(108)からの画像データの補正および加工などをカメラ制御部(117)の命令に基づき実行するものである。画像処理部(115)には、撮像素子(108)を駆動するためのタイミングパルス発生回路と撮像素子(108)のアナログ出力をデジタル出力に変換するA/Dコンバータ等を搭載したADTG(109)が接続されている。なお、ADTG(109)は、タイミングパルス発生回路であるタイミングジェネレータ部と、アナログ出力をデジタル出力に変換するA/Dコンバータ回路部とを分離した構成でも良く、撮像素子(108)に内蔵されていても良い。また、得られた画像データを一時的に記憶するメモリ(116)が接続されている。
撮像素子(108)からの画像データを表示するために、画像処理部(115))にはDAC(114)およびエンコーダ(113)、モニタ(112)が接続されている。DAC(114)は、メモリ(116)上のデジタル画像データをアナログ信号に変換する。エンコーダ(113)は、DAC(114)からの信号をモニタ(112)に表示するための映像信号に変換する。撮像素子(108)の構成と動作については背景技術で図8、図9を用いて説明したので省略する。
図2に、本発明の第1の実施形態における電源部と撮像素子の構成の一例を示す。
各機能ブロックに対して電源供給を行う電源部(301)と電源部の動作制御を行う電源制御部(308)と、光情報を電子情報へ変換する撮像素子(305)と撮像素子の動作制御を行うシステム制御部(304)を有している。
システム制御部(304)は、撮像装置に対して撮像シーケンス遷移のためのタイミング信号を供給し、電源部に対しては、撮像シーケンスに同期し応じた最適な電源駆動モードに遷移するためのタイミング信号を供給する。
同期信号VD(307)は、システム制御部(304)から出力され、システム制御部と撮像素子との同期を行うためのタイミング同期信号であり、撮像素子(305)の動作を割込み等により遷移させる。同期信号VDが入力されるごとに撮像素子は、standby(スタンバイ)、Rst(リセット)、Acc(蓄積)、Readout(読出し)と状態が遷移していく。
撮像素子(305)は、図2において駆動タイミング制御を行うためのTG(306)を内蔵しているが外部に有する構成でも良い。
電源部(301)は、同期信号VDの遷移による撮像素子の動作状態を認識する信号処理部(303)と、信号処理部からの情報によってDCDCコンバータなどの駆動モードを変更する駆動制御部(302)、駆動周波数や出力電源電圧、駆動モードなどの各種設定や、各種設定をシーケンシャルに変更していくシーケンス設定を記憶する読み書き可能なレジスタ(309)を有し、予め設定されたシーケンスに基づき、撮像素子の動作状態を遷移させる同期信号VDのパルス入力数をパルスカウンタ回路(310)で計時し、対応するパルス数や順番に同期して撮像素子の動作条件に応じた駆動モードや駆動周波数などをシーケンシャルに変更することが可能である。
電源制御部(308)は、電源部の制御を行い、レジスタへのアクセスにより、出力電源のON/OFFや、電源駆動部の制御を行うための各種設定を実行する。
電源部(301)とシステム制御部(304)、電源制御部(308)は、図1においてはカメラ制御部(117)に含まれ、撮像素子(305)は、図1の撮像素子(108)に対応する。本構成において、電源制御部(308)は、システム制御部(304)に含めても良い。
図4に、本発明の第1の実施形態に関わる電源部(301)のレジスタ(309)構成の一例を示す。
図4(a)は制御の実行に関わる制御レジスタ(601)であり、図2における同期信号VD(307)のパルス入力により電源の駆動モードを遷移するか否か、および、撮像素子(305)の動作状態に同期して電源部の駆動モードを遷移する同期信号VDの入力パルスの回数を設定する。
図4(b)は本発明における電源部の駆動モードの設定に関わる制御レジスタ(602〜605)であり、駆動制御部(302)の駆動方式やスイッチング周波数、出力電圧設定などを行い、電源駆動モード制御の実行に関わる制御レジスタ(601)で設定するSEQ_PULSE(シーケンスモードの動作回数設定)で設定し得るパルス回数分有する構成とする。
本構成における電源駆動モードの設定に関わる制御レジスタ(602)は、電源部初期動作の設定を行い、同期信号VD(307)の状態遷移パルスが未入力の状態かつSEQ_RST(シーケンスモードリセット設定)が実行されシーケンスモードがリセットされた状態における電源部の初期動作の設定を行う。
その他の駆動モードの設定に関わる制御レジスタ(603〜605)は、制御の実行に関わる制御レジスタ(601)で設定し得る同期信号VD(307)の入力パルス回数と順番に対応したシーケンス番号に応じたレジスタを有し、同期信号VD(307)の状態遷移パルスが入力されるたびに、入力パルス数に対応したシーケンス番号のレジスタ設定を順番に実行し、電源駆動制御部の動作を撮像素子の動作状態に同期して遷移させていく。
図3(a)に、本発明の第1の実施形態における電源部の制御フローチャートを示す。
撮影が開始(401)されると、電源制御部から電源部のレジスタ設定によりシーケンスモードを実行するための各種設定を行う(402)。
シーケンス制御を遷移させるための同期信号VDの入力最大数SEQ_PULSE_MAXを電源部のレジスタ設定された設定値より判定する(403)。たとえば、図4(a)において、SEQ_PULSEのbit0からbit3の設定値が1101であれば、同期信号VDの最大パルス入力数は4であり、2回目のパルス入力ではシーケンス遷移は行わない。また、SEQ_PULSEのbit0からbit3の設定値が0101であれば、同期信号VDの最大パルス入力数は3であり、2回目のパルス入力ではシーケンス遷移は行わない。
シーケンスモード実行のため、図4(a)のSEQ_RSTを実行しシーケンスモードの初期化を行う(404)。この初期化により同期信号VDのパルス入力数つまりパルスカウンタが0となり最初のシーケンスから電源駆動部の状態遷移制御が実行可能となる。
同期信号VDのパルス入力を電源部のパルスカウンタ回路が受けると(405)、パルスカウンタ数PCNが、電源部の信号処理部に通知される。電源部の信号処理部はパルスカウンタ数PCNと同期信号VDの入力最大数SEQ_PULSE_MAXとを比較(406)し、同値でない場合、パルスカウンタ数PCNのカウント数つまり、図4(b)の電源駆動モードの設定に関わる制御レジスタ(603〜605)のシーケンス番号に対応した設定に電源駆動制御を遷移させる(407)。
電源部の信号処理部はパルスカウンタ数PCNをインクリメントし(408)、VDパルス受信状態(405)に戻る。
一方、パルスカウンタ数PCNと同期信号VDの入力最大数SEQ_PULSE_MAXと比較(406)において、同値であれば、図4(b)の電源駆動モードの設定に関わる制御レジスタにて初期値(602)の設定に電源駆動制御を遷移させ(409)、電源制御部から電源部のレジスタ設定にてシーケンスモードの解除を行い(410)、撮影処理を終了する(411)。
上記図3(a)の動作シーケンス図を図3(b)に示す。
図3(b)の同期信号VDは、撮像素子の動作を遷移させるタイミング信号であり、VDが入力されるごとに、撮像素子はstandby(スタンバイ)、Rst(リセット)、Acc(蓄積)、Readout(読出し)と状態が遷移していく。
撮像素子の動作を遷移させるタイミング信号であるVDに同期して、電源部の制御も遷移させる。たとえば、負荷電流が少なく電源電圧の変動による画質への影響がないstandby(スタンバイ)時は、電源電圧の変動は大きいが電圧変換効率が最も良い低負荷モード(PSMなど)駆動方式で電源部スイッチング損失を抑制する。
負荷電流や負荷変動は大きいがスイッチング周波数に同期した電源電圧の変動ノイズによる画質への影響がないRst(リセット)やAcc(蓄積)時は、低速スイッチングPWM駆動方式でスイッチング損失の低減つまり効率の悪化を低減する。
負荷電流や負荷変動が大きく、スイッチング周波数に同期した電源電圧の変動ノイズによる画質への影響が大きいReadout(読出し)時は、高速スイッチングPWM駆動方式にすることで、撮像素子の応答性が低下する周波数帯域までスイッチング周波数を引き上げて画質へのノイズ影響を低減する。
このように、第1の実施形態によれば、撮像素子の状態遷移を行うための同期信号を用いて、撮像動作状態の遷移タイミングに同期して電源部の駆動制御方式も遷移させることで、撮像素子の動作状態に適した電源駆動制御方式の遷移を遅延無く効果的に実行することが可能となる。
<第2実施形態>
第1実施形態においては、撮像素子の動作状態を遷移させる同期信号VDのパルス数が決まった数しか受信しないことを前提としており、たとえば長秒撮影時などVD周期よりもAcc(蓄積)時間が長く、Acc(蓄積)時間内に複数のVDパルスを受信してしまうような撮影条件には対応できない。第2実施形態では、第1実施形態における懸念事項を解決するための、撮像装置に関して説明する。
第1実施形態においては、撮像素子の動作状態を遷移させる同期信号VDのパルス数が決まった数しか受信しないことを前提としており、たとえば長秒撮影時などVD周期よりもAcc(蓄積)時間が長く、Acc(蓄積)時間内に複数のVDパルスを受信してしまうような撮影条件には対応できない。第2実施形態では、第1実施形態における懸念事項を解決するための、撮像装置に関して説明する。
図5(a)に、本発明の第2の実施形態における電源部の制御フローチャートを示す。
撮影が開始(701)されると、電源制御部から電源部のレジスタ設定によりシーケンスモードを実行するための各種設定を行う(702)。
シーケンス制御を遷移させるための同期信号VDの入力最大数SEQ_PULSE_MAXを電源部のレジスタ設定された設定値より判定する(703)。たとえば、図4(a)において、SEQ_PULSEのbit0からbit3の設定値が1101であれば、同期信号VDの最大パルス入力数は4であり、2回目のパルス入力ではシーケンス遷移は行わない。また、SEQ_PULSEのbit0からbit3の設定値が0101であれば、同期信号VDの最大パルス入力数は3であり、2回目のパルス入力ではシーケンス遷移は行わない。
シーケンスモード実行のため、図4(a)のSEQ_RSTを実行しシーケンスモードの初期化を行う(704)。この初期化により同期信号VDのパルス入力数つまりパルスカウンタが0となり最初のシーケンスから電源駆動部の状態遷移制御が実行可能となる。
同期信号VDのパルス入力を電源部のパルスカウンタ回路が受けると(705)、パルスカウンタ数PCNが、電源部の信号処理部に通知される。電源部の信号処理部はパルスカウンタ数PCNと同期信号VDの入力最大数SEQ_PULSE_MAXとを比較(706)し、同値でない場合、パルスカウンタ数PCNのカウント数つまり、図4(b)の電源駆動モードの設定に関わる制御レジスタ(603〜605)のシーケンス番号に対応した設定に電源駆動制御を遷移させる(707)。
電源部の信号処理部はパルスカウンタ数PCNをインクリメントする(708)。
ここで、ACC(蓄積)期間中に同期信号VDが複数回受信するような長秒撮影モードであるかを判定し(709)、長秒撮影モードかつACC(蓄積)期間中であれば、電源制御部が電源部に対し撮像電源のシーケンス制御を停止するコマンドSEQ_MASK=1を送出し、電源シーケンスの遷移を停止する(711)。
電源制御部は、システム制御部との通信等によりAcc(蓄積)の長さを示す同期信号VDのパルス出力回数を知る事が可能であり、Acc(蓄積)期間終了までの同期信号VDのパルス出力回数を電源部の信号処理部を経由して検出し、Acc(蓄積)期間の最終パルス受信を検出(712)した後に、電源制御部が電源部に対し撮像電源のシーケンス制御を再開するコマンドSEQ_MASK=0を送出し、電源シーケンスの遷移を再開し(713)、VDパルス受信状態(705)に戻る。
一方、長秒撮影モードでない場合は、第1実施形態と同様のシーケンス制御を実行し、パルスカウンタ数PCNと同期信号VDの入力最大数SEQ_PULSE_MAXと比較(706)において、同値であれば、図4(b)の電源駆動モードの設定に関わる制御レジスタにて初期値(602)の設定に電源駆動制御を遷移させ(714)、電源制御部から電源部のレジスタ設定にてシーケンスモードの解除を行い(715)、撮影処理を終了する(716)。
上記図5(a)の動作シーケンス図を図5(b)に示す。図5(b)の同期信号VDは、撮像素子の動作を遷移させるタイミング信号であり、VDが入力されるごとに、撮像素子はstandby(スタンバイ)、Rst(リセット)、Acc(蓄積)、Readout(読出し)と撮像状態の遷移に応じて電源部の駆動制御も遷移させる手段は第1実施形態と同様である。
ここで、たとえば長秒撮影など同期信号VD送出周期よりもAcc(蓄積)期間が長い撮影モードの場合は、Acc(蓄積)期間中に複数の同期信号VDを受信し電源駆動モードが遷移してしまう。そこでAcc(蓄積)期間中に複数の同期信号VDを受信する撮影モードの場合は、Acc(蓄積)期間への遷移を示す同期信号VDを受信したのち、電源駆動モード遷移を停止し、Acc(蓄積)期間中に受信する同期信号VDの最後のパルス受信完了後に電源駆動モード遷移を停止した箇所から再開する。
このように、第2の実施形態によれば、Acc(蓄積)期間中に複数の同期信号VDを受信する撮影モードのような場合でも、電源駆動モードの遷移を撮像シーケンスに同期させることが可能となる。
<第3実施形態>
図6に、本発明の第3の実施形態における電源部と撮像素子の構成の一例を示す。
図6に、本発明の第3の実施形態における電源部と撮像素子の構成の一例を示す。
撮像装置の撮像素子(505)に対し、電源部(501)より電源供給を行っている。電源部は、使用する電池の端子間電圧が変化しても出力電圧を一定に保つために用いられるDCDCコンバータから主に構成され、必要に応じてDCDCコンバータと電源供給先の負荷である撮像素子との間にリニアレギュレータ(511)などを接続することがある。リニアレギュレータは、DCDCコンバータの出力電圧のノイズ成分を除去し、より安定した電源を負荷側へ供給するために用いられる。
一般的にリニアレギュレータは、入出力間の電圧差を、トランジスタのベースやゲートへのドライブ制御によりIC内部で入力電圧がドロップするように内部トランジスタに電流を流すことで、入力電圧−ドロップ電圧=出力電圧として入力電圧よりも低い安定した出力電圧を作っており、内部での電力損失が大きく入出力電圧差が大きければ電力損失も大きくなるといった課題があるが、撮像素子の最大負荷電流や、リニアレギュレータの温度特性による最小入出力電圧差などから、2次側の電源品質を考慮すると、ある一定の高い入出力電圧差を保つような入力電圧に設定にせざるを得なかった。
本発明における第3実施形態では、このような課題を鑑み、DCDCコンバータと電源供給先の負荷である撮像素子との間にリニアレギュレータなどを接続する構成において、撮像素子の動作状態に応じて入出力電圧差を最小に設定し得る手段を提案する。
制御フローチャートは第1実施形態における図3(a)と同様のため省略する。第1実施形態と異なる点は、図4(b)の駆動モードの設定に関わる制御レジスタ(603〜605)の設定であり、第3実施形態によれば、MODE_VIDレジスタ(出力電圧設定)の設定値を各シーケンス番号に対応して切り換る設定とすることで、リニアレギュレータの入力電圧を、撮像素子の動作状態遷移に応じて可変させことができる。
図7に、第3実施形態における動作シーケンス図を示す。
図7の同期信号VDは、撮像素子の動作を遷移させるタイミング信号であり、VDが入力されるごとに、撮像素子はstandby(スタンバイ)、Rst(リセット)、Acc(蓄積)、Readout(読出し)と、撮像状態の遷移に応じて電源部の駆動制御も遷移させる手段は第1実施形態と同様である。
第3実施形態によれば、負荷電流が少なく電源電圧の変動による画質への影響がないstandby(スタンバイ)時は、リニアレギュレータの入出力電圧差は少なくて良く出力電圧の電源性能も低品質でもよいため、リニアレギュレータの入力電圧を最低減低電圧化することで、リニアレギュレータの損失を低減する。
負荷電流や負荷変動は大きいが電源電圧の変動ノイズによる画質への影響がないRst(リセット)やAcc(蓄積)時は、負荷電流による電圧ドロップを考慮し、リニアレギュレータの入力電圧を、撮像素子が動作可能となる電圧まで落とすことで、リニアレギュレータの損失を低減する。
負荷電流や負荷変動が大きく、電源電圧の変動ノイズによる画質への影響が大きいReadout(読出し)時は、高品質な電源性能が求められるため、出力電圧の品質が保てるような高い入力電圧まで持ち上げることで、画質へのノイズ影響を低減する。
また、本第3実施形態は、第2実施形態におけるAcc(蓄積)期間中に複数の同期信号VDを受信する撮影モードのような場合でも適用可能である。
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。
上述した第1〜第3実施形態にかかわる撮像装置を実現する為に実行するプログラムは、半導体メモリ、磁気ディスク、フロッピー(登録商標)ディスク等の記録媒体により供給される。または、有線あるいは、無線のネットワークを介してダウンロードしても良い。上記プログラムを、システムあるいはコンピュータが実行することにより、本発明の目的は達成される。よって、上述の実施形態の機能を実現するプログラム自体も本発明の一つである。
301 電源部、302 電源駆動制御部、303 信号処理部、
304 システム制御部、305 撮像素子、
306 タイミングジェネレータ(TG)、307 同期信号VD、
308 電源制御部、309 電源部制御レジスタ
310 電源部パルスカウンタ
304 システム制御部、305 撮像素子、
306 タイミングジェネレータ(TG)、307 同期信号VD、
308 電源制御部、309 電源部制御レジスタ
310 電源部パルスカウンタ
Claims (5)
- 撮像素子と、
前記撮像素子を駆動する撮像駆動回路と、
設定により駆動方式を可変可能な電源回路と、を有し、
前記電源回路の駆動方式を、前記撮像素子の動作状態を遷移させる同期信号の入力パルスに合わせて変更することを特徴とする撮像装置。 - 電源制御部よりあらかじめ設定された、前記電源回路の駆動方式およびシーケンスにより、前記同期信号のパルス入力回数に応じて自動で切り替わることを特徴とする請求項1に記載の撮像装置。
- 前記同期信号のパルス入力のたびに自動で切り替わる電源制御シーケンスを、途中で停止または停止箇所から再開が可能なことを特徴とする請求項1に記載の撮像装置。
- 前記同期信号のパルス入力のたびに自動で切り替わる電源制御シーケンスを、電源制御部より実行、停止、シーケンス初期化を行う手段を有することを特徴とする請求項1に記載の撮像装置。
- 撮像素子と、前記撮像素子を駆動する撮像駆動回路と、設定により駆動方式を可変可能な電源回路と、を有する撮像装置の制御方法であって、
前記電源回路の駆動方式を、前記撮像素子の動作状態を遷移させる同期信号の入力パルスに合わせて変更することを特徴とする撮像装置の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015255579A JP2017120949A (ja) | 2015-12-28 | 2015-12-28 | 撮像装置及び撮像装置の制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015255579A JP2017120949A (ja) | 2015-12-28 | 2015-12-28 | 撮像装置及び撮像装置の制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017120949A true JP2017120949A (ja) | 2017-07-06 |
Family
ID=59272320
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015255579A Pending JP2017120949A (ja) | 2015-12-28 | 2015-12-28 | 撮像装置及び撮像装置の制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017120949A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019106679A (ja) * | 2017-12-14 | 2019-06-27 | オンキヨー株式会社 | 増幅装置 |
-
2015
- 2015-12-28 JP JP2015255579A patent/JP2017120949A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019106679A (ja) * | 2017-12-14 | 2019-06-27 | オンキヨー株式会社 | 増幅装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10110842B2 (en) | Image capturing apparatus, control method thereof and storage medium | |
JP6944846B2 (ja) | 撮像装置、撮像装置の制御方法 | |
JP7473041B2 (ja) | 撮像素子、及び撮像装置 | |
US20170155843A1 (en) | Image sensor controlling gyroscope sensor and imaging device including same | |
US10171766B2 (en) | Imaging device with reduced delay in display | |
US20120248289A1 (en) | Imaging device, imaging method, and computer readable storage medium | |
JP5426891B2 (ja) | 撮像センサ及び撮像装置 | |
JP2017120949A (ja) | 撮像装置及び撮像装置の制御方法 | |
US20160344968A1 (en) | Driving method for an image pickup apparatus | |
US8692914B2 (en) | Image sensor | |
JP6244824B2 (ja) | 撮像装置および撮像方法 | |
US10834302B2 (en) | Image capturing apparatus, method of controlling same, and storage medium | |
JP2010074547A (ja) | 撮像素子駆動ユニットおよび撮像装置 | |
JP4757223B2 (ja) | 撮像装置及びその制御方法 | |
JP5127510B2 (ja) | 撮像装置、及び撮像装置の制御方法 | |
JP2018101929A (ja) | 撮像装置及び制御方法 | |
JP2008042573A (ja) | 撮像装置及びその制御方法、撮像システム並びにプログラム | |
JP2015028591A (ja) | 撮像装置、撮像装置の制御方法、プログラム、および、記憶媒体 | |
JP2014236252A (ja) | 撮像装置 | |
US11368610B2 (en) | Image capture apparatus and control method therefor | |
JP6733217B2 (ja) | 撮像装置 | |
JP2015126421A (ja) | 撮像装置 | |
JP5220545B2 (ja) | 撮像素子駆動ユニットおよび撮像装置 | |
JP2006115191A (ja) | 撮像装置、シェーディング補正装置、シェーディング補正方法 | |
JP2018107544A (ja) | 撮像装置及び制御方法 |