JP6733217B2 - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
JP6733217B2
JP6733217B2 JP2016036987A JP2016036987A JP6733217B2 JP 6733217 B2 JP6733217 B2 JP 6733217B2 JP 2016036987 A JP2016036987 A JP 2016036987A JP 2016036987 A JP2016036987 A JP 2016036987A JP 6733217 B2 JP6733217 B2 JP 6733217B2
Authority
JP
Japan
Prior art keywords
circuit
timing
image sensor
signal
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016036987A
Other languages
English (en)
Other versions
JP2017157906A (ja
Inventor
佐藤 公一
公一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Imaging Co Ltd
Original Assignee
Ricoh Imaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Imaging Co Ltd filed Critical Ricoh Imaging Co Ltd
Priority to JP2016036987A priority Critical patent/JP6733217B2/ja
Publication of JP2017157906A publication Critical patent/JP2017157906A/ja
Application granted granted Critical
Publication of JP6733217B2 publication Critical patent/JP6733217B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)

Description

本発明は、MOS型撮像素子などを備えた撮像装置に関し、特に、グローバルシャッタ方式による撮像に関する。
CMOS型イメージセンサなどの撮像素子では、ライン毎に画素信号を読み出すローリングシャッタ方式によって露光動作を通常行うが、全画素同時に電子シャッタ動作を行うグローバルシャッタ方式で画素信号を読み出すことも可能である。そこでは、画素ごとに電荷保持部を備え、全画素同時にリセットをするリセット信号を出力し(グローバルリセット)、全画素同時に蓄積電荷をメモリへ転送する転送信号を出力する(グローバル転送)。
このようなグローバル方式の撮像素子では、リセットトランジスタ、転送トランジスタを全画素同時に切り替える必要があるため、そのときに過大な瞬時電流が流れる。これは、電源ノイズとなって撮像関連の回路に影響を及ぼす。
このような過大な瞬時電流を低減するため、画素駆動部の電源端子と電源線との間にインピーダンス素子(例えば抵抗)を設け、グローバルシャッタ方式による信号電荷読み出し動作時のインピーダンスを、ローリングシャッタ方式による信号電荷読み出し動作時と比べて大きくする(特許文献1参照)。あるいは、リセット信号と転送信号を行ごとに少しずつ遅らせることによって、グローバルシャッタ動作時の瞬時電流を低減する(特許文献2参照)。
特開2009−296400号公報 特開2010−268079号公報
撮像素子内にインピーダンス端子を設ける場合、瞬時電流低減のため特別な回路を構成しなければならない。また、リセット信号と転送信号とを行ごとに遅らせる場合でも特別な構成が必要となる。また、リセット信号と転送信号とを遅らせることは、本当の意味でのグローバルシャッタが実現されない。
したがって、グローバルシャッタ方式の撮像において、特別な回路を設けることなく瞬時電流によるノイズ影響を抑えることが求められる。
本発明の撮像装置は、グローバルシャッタ方式に従って撮像素子を駆動制御する撮像素子駆動部と、撮像素子駆動部および所定回路の動作を制御する制御部とを備え、制御部が、グローバルシャッタ動作と所定回路の動作とを同時タイミングで実行させないように、撮像素子駆動部の動作および所定回路の動作の少なくともいずれか一方の動作を制限する。
制御部は、グローバルシャッタ動作が所定回路の動作と同一タイミングであるか否かを判断し、同一タイミングである場合、撮像素子の各画素を駆動する制御信号の少なくとも一部を出力制限することが可能である。
例えば制御部は、光電変換部のリセットおよび電荷転送を実行させる制御信号の出力タイミングが所定回路の動作と同一タイミングである場合、該制御信号の出力を制限することができる。
また、制御部は、グローバルシャッタ動作が所定回路の動作と同一タイミングであるか否かを判断し、同一タイミングである場合、所定回路の動作を実行させないようにすることができる。
例えば制御部は、グローバルシャッタ動作と所定回路のAD変換動作タイミングとを同一タイミングで行わないようにすることができる。所定回路のAD変換動作タイミングには、例えば音声記録処理を実行する回路のAD変換処理タイミングが含まれる。また、所定回路のAD変換動作タイミングには、装置内温度検出を行う回路のAD変換処理タイミングを含むことができる。
本発明によれば、グローバルシャッタ方式による撮像において、過大な瞬時電流によるノイズ発生を抑えることができる。
第1の実施形態であるデジタルカメラのブロック図である。 撮像素子の所定画素に対する画素回路を示した図である。 グローバルシャッタ撮像時のタイミングチャートである。 撮像素子駆動制御処理のフローチャートである。 画素回路に対する制御信号とADクロック信号とを示した図である。 第2の実施形態における温度検出制御フローである。 シャッタモード切替処理のフローチャートである。 シャッタモード切替処理のフローチャートである。
以下では、図面を参照して本実施形態であるデジタルカメラについて説明する。図1は、第1の実施形態であるデジタルカメラのブロック図である。
デジタルカメラ10は、カメラ本体30と、カメラ本体30に着脱自在な交換レンズ20とを備える。カメラCPUを含むシステムコントロール回路40は、電源ボタン、レリーズボタン、モード選択ダイヤル(いずれも図示せず)などに対する入力操作に従い、レンズ制御回路56、画像処理回路34などに制御信号を出力し、焦点調整、撮影制御、画像処理、記録処理、再生表示処理など一連のカメラ動作制御を行う。
システムコントロール回路40は、演算部、ROM、RAM、インターフェイス回路など(いずれも図示せず)を有し、カメラ動作制御のプログラムは、ROMなどの記録媒体(図示せず)に記憶されている。操作スイッチ群38は、電源スイッチ、撮影モード選択スイッチ、レリーズスイッチなどによって構成されている。図示しないタイミングジェネレータは、所定周波数のクロックパルス信号を各回路へ出力する。各回路の動作タイミングは、送られてくるクロックパルス信号に従う。
撮影モードでは、撮影光学系22を通った被写体からの光が撮像素子32の受光面に結像し、被写体像が撮像素子32に形成される。撮像素子32は、ここでは(M×N)の画素配列をさせた2次元単板式のCMOS型イメージセンサによって構成されている。また、ベイヤー配列などによる原色カラーモザイクフィルタアレイがオンチップで設けられている。撮像素子駆動回路36は撮像素子32を駆動し、1フィールドあるいは1フレーム分の画素信号を撮像素子32から所定時間間隔で読み出す。
撮像素子32から読み出された1フィールド/フレーム分の画素信号は、AD変換器33によってデジタル信号に変換された後、画像メモリ35へ一時的に格納される。画像処理回路34は、1フィールド/フレーム分の画素信号に対して色補間処理、ガンマ補正処理、ホワイトバランス調整などを施し、カラー画像信号を生成する。システムコントロール回路40は、カラー画像信号に基づいてLCDなどの表示器37を駆動し、これによってスルー画像が表示器37に表示される。
レリーズボタンが半押しされると、焦点調節が行われる。レンズCPU28は、カメラ側マウント接点およびレンズ側マウントを介してレンズ制御回路56と通信可能であり、レンズ制御回路56からの指令に基づきレンズ駆動機構26を制御する。レンズ駆動機構26は、レンズCPU28からの制御信号に従って撮影光学系22のフォーカシングレンズを光軸方向に沿って移動させる。また、レリーズボタン半押しに従い、システムコントロール回路40は撮像素子32から読み出された画素信号に基づいて被写体の明るさを検出し、露出値(シャッタスピード、絞り値など)を算出する。
レリーズボタンが全押しされると、システムコントロール回路40は露出制御を行う。ここでは、撮像素子32の電子シャッタ機能によってシャッタスピード、すなわち露出時間を調整する。レンズCPU28は、送られてくる絞り値データに応じて絞り23の開口度合いを調整し、撮像素子32へ入射する光量を調整する。なお、モード設定などにより、グローバルシャッタモードの代わりにローリングシャッタ方式による撮像も可能である。さらに、電荷読み出し対象の画素を間引いて(ダウンサンプリング)1フィールド/フレーム分の画素信号をグローバルシャッタあるいはローリングシャッタ方式で読み出すことが可能である。
1フレーム分の画素信号が撮像素子32から読み出されると、画像処理回路34は、色変換処理、ホワイトバランス処理、γ補正処理などを1フレーム分の画素信号に対して実行し、静止画像データを生成する。静止画像データは、圧縮処理された後あるいは非圧縮状態で画像メモリ35へ一時的に格納された後、メモリカードなど着脱自在な記録媒体54に記録される。
カメラ本体30上部に設けられたフラッシュ60は、フラッシュ撮影モードが設定されると、設定された露出値に従って撮影時に閃光する。フラッシュ駆動回路62は、フラッシュ60の発光制御を行う。また、撮影モードとしては、動画像記録、静止画像記録いずれも可能であり、モードダイヤル操作に従っていずれかの記録方式が設定される。
マイクロフォン63は、動画撮影時などに音声などを取り込んで、音を電気信号に変換する。音の信号はAD変換され、動画像とともに音データとして記録される。温度検出器64は、カメラ本体30内の温度を検出する回路であり、システムコントロール回路40は、検出された温度に従い、カメラ動作(撮像素子駆動、焦点検出など)に関するパラメータの調整を行う。
図2は、撮像素子の所定画素に対する画素回路を示した図である。
撮像素子32の画素32Pに対して構成される画素回路32Aは、光電変換部PD、光電荷保持部MEM、電荷電圧変換部FDを備えている。グローバルシャッタ動作のとき、フォトダイオードなどの光電変換部PDに蓄積された電荷は、一時的に光電荷保持部MEMに保存され、電荷電圧変換部FDに転送される。
MOSトランジスタM1は、光電変換部PDを露光開始タイミングに合わせてリセットするとともに、アンチブルーミング機能をもつ。すなわち、電荷保存中あるいは電荷読み出し中に光電変換部PDへの入射する光が原因となって光電変換部PDから光電荷が漏れるのを防ぐ。MOSトランジスタM2は、光電荷転送用トランジスタであって、光電変換部PDから光電荷保持部MEMへ光電荷を転送する。
光電荷保持部MEMに保存された光電荷は、MOSトランジスタM3によって電荷電圧変換部FDへ読み出される。このとき電荷電圧変換部FDは、MOSトランジスタM4によってリセットされる。電荷電圧変換部FDで変換された電圧は、MOSトランジスタM5によって増幅される。MOSトランジスタM6は、読み出し画素を選択して出力信号線OLに画素信号を出力する。
画素制御信号駆動回路32Bは、MOSトランジスタM1、M2、M3、M4、M6をそれぞれ制御する制御信号φABG、φSG、φFDG、φRES、φSELを出力する。電源VDDは、画素回路32A、画素制御信号駆動回路32Bへ電源供給するとともに、フィルタなどを介してその他回路へも電源供給する。
図3は、グローバルシャッタ撮像時のタイミングチャートである。図3を用いて、グローバルシャッタ撮像のとき生じる過大瞬時電流について説明する。
光電変換部PDのリセット期間T0から電荷蓄積期間(露光期間)T1へ切り替わるとき、制御信号φABG、φSGが全画素一斉にONからOFFに切り替わる。このとき、画素制御信号駆動回路32Bと接続する電源VDDに過大な瞬時電流が流れることで電源電圧が急変動し、電源ノイズが生じる。
電荷蓄積期間T1から電荷転送期間T2に切り替わるときも、制御信号φFDG、φSGが全画素に対しオンオフ切り替えられるため、過大な瞬時電流が流れて電源ノイズが生じる。また、電荷転送期間T2から電荷保持期間T3へ切り替わるときも、制御信号φSG、φABGによって電源ノイズが生じる。
電荷保持期間T3から電荷読出し期間T4への切り替わると、電荷読み出しが行われる。電荷読出し動作は、まず、制御信号φRESをLowレベルに切り替えて電荷電圧変換部FDのリセットを解除し、制御信号φSELをHighレベルに切り替えて読出し画素を選択する。
次に、出力信号線OLに接続された図示しないCDS回路においてパルス信号φNによりノイズ信号(リセットノイズ)をサンプリングする一方、電荷保持部MEMに保持されている光電荷信号を電荷電圧変換部FDに転送してその出力信号をパルス信号φSによりサンプリングする。そして、先のノイズ信号との差分から画素信号を生成する。電荷読み出しは行ごとに行われるため、過大な瞬時電流は流れず、電源電圧は比較的安定する。
全画素読出しが終了すると、次の露光に備えて制御信号φSG、φFDG、φRESが全画素に対し一斉にオンオフ切り替えられる。そのため、過大な瞬時電流が流れて電源ノイズが発生する。
このようにグローバルシャッタ方式による撮像動作には、光電変換部のリセット時、光電荷転送時において過大な瞬時電流が流れる。これは他の回路動作に影響を及ぼす。そこで本実施形態では、他の回路動作時に過大な瞬時電流が流れないように画素回路32Aへの制御信号出力を制御する。
具体的には、動画撮影時の音声記録処理において、光電変換部PDのリセットタイミング(T0→T1、T5→T0)および電荷転送タイミング(T1→T2、T2→T3)と、マイクロフォン63によって得られる音の信号のAD変換タイミングとが一致する場合、光電変換部リセットおよび電荷転送に関する制御信号出力(オンオフ切替)を制限する。
図4は、撮像素子駆動制御処理のフローチャートである。図5は、画素回路に対する制御信号とADクロック信号とを示した図である。
ステップS101では、センサコマンド発行許可信号が許可状態(ON状態)であるか否かが判断される。図5に示すように、センサコマンド発行許可信号は、光電変換部PDのリセットおよび電荷伝送を実行する制御信号の出力許可タイミングを表す信号であり、音の信号のAD変換処理タイミングを示すADクロック信号に応じて、ON(許可)とOFF(不許可)とが切り替えられる。動画撮影時、センサコマンド発行許可信号が出力される。
センサコマンド発行許可信号がON状態、すなわち許可している場合、画素制御信号駆動回路32Bに対してすべての制御信号を出力可能にする(S102)。一方、センサコマンド発行許可信号がOFF状態である(許可しない)場合、光電変換部PDのリセット、電荷転送に関する制御信号の出力を禁止する(S103)。
これにより、音の信号のAD変換時に瞬時電流が流れないため、記録音声にノイズが乗るといった不具合を防ぐことができる。なお、コマンド発行禁止期間中に発行される予定だったコマンドは、次のコマンド発行許可期間になるまで待機状態となり、コマンド発行許可タイミングになったら発行される。したがって、動画撮影記録処理に関して実質的に支障をきたすことはない。
このように本実施形態によれば、グローバルシャッタ方式による撮像を行うデジタルカメラ10において、音声記録時に行われる音信号のAD変換タイミングと、画素制御信号駆動回路32Bから光電変換部PDのリセット、電荷転送のための制御信号を出力するタイミングとが一致する場合、リセットおよび電荷転送の制御信号の出力を停止する。
次に、図6を用いて、第2の実施形態について説明する。第2の実施形態では、光電変換部のリセットおよび電荷転送のタイミングが、カメラ内で実行される温度検出処理のAD変換タイミングと一致する場合、撮像素子の駆動ではなく、温度検出処理を制限する。それ以外の構成については、第1の実施形態と実質的に同じである。
図6は、第2の実施形態における温度検出制御フローである。光電変換部PDのリセットおよび電荷転送の制御信号が出力されるタイミングと温度検出時に得られる信号のAD変換タイミングとが同じであると判断されると、温度検出処理を中断する(S201、S202)。そうでない場合、温度検出処理を継続する(S201、S203)。これにより、誤った温度を検出し、それに基づいたカメラ動作のパラメータを調整するのを防ぐことができる。
なお、第1の実施形態と第2の実施形態とを組み合わせてもよい。この場合、撮像素子駆動制御信号の出力と、他の回路のAD変換処理などの動作いずれかを制限し、あるいは、両方とも制限してもよい。また、温度検出、音の記録処理に関する回路以外の所定回路の動作において、過大瞬時電流が流れると影響のある他のAD変換処理が行われる場合についても、同様に画素駆動の制御信号出力を制限し、あるいはAD変換処理実行を制限するようにすることが可能である。
なお、ライブビュー(スルー画像表示)モードの場合、グローバルシャッタモードによる撮像を行うと過大な瞬時電流が流れるため、ライブビューのときには全画素ローリングシャッタ動作を行うか、画素間引きした上でローリングシャッタ動作を行うのがよい。
図7は、シャッタモード切替処理のフローチャートである。
ライブビューモードの場合、全画素もしくは画素間引きのローリングシャッタ動作を行う(S301、S302)。静止画像撮影モードでレリーズボタンが操作されると(S303、S304)、全画素グローバルシャッタモードに設定する(S305)。一方、動画撮影モードの場合、画素間引きのグローバルシャッタモードを設定する(S306)。
一方、ライブビューの時には間引きグローバルシャッタモードを設定することも可能である。
図8は、シャッタモード切替処理のフローチャートである。ライブビューモードの場合、画素間引きしたグローバルシャッタモードが設定される(S401、S402)。ステップS403〜S406の実行は、図7のステップS303〜S306の実行と同じである。
10 デジタルカメラ
32B 画素制御信号駆動回路(撮像素子駆動部)
36 撮像素子駆動回路(撮像素子駆動部)
40 システムコントロール回路(制御部)

Claims (7)

  1. グローバルシャッタ方式に従って撮像素子を駆動制御する撮像素子駆動部と、
    前記撮像素子駆動部の動作および前記撮像素子駆動部以外の回路であって前記撮像素子から出力される画素信号とは異なる信号のA/D変換処理を実行する他の回路の動作を制御する制御部とを備え、
    前記制御部が、グローバルシャッタ撮像における動作切替と、前記他の回路におけるA/D変換処理とを同一タイミングで行わないように、前記撮像素子の各画素を駆動する制御信号の少なくとも一部に対する出力制限、および前記他の回路のA/D変換処理実行の制限のうち、少なくともいずれか一方を行うことを特徴とする撮像装置。
  2. 前記制御部が、前記動作切替のタイミングが前記他の回路のA/D変換処理タイミングと同一である場合、前記撮像素子の各画素を駆動する制御信号の少なくとも一部を出力制限することを特徴とする請求項1に記載の撮像装置。
  3. 前記制御部が、光電変換部のリセットおよび電荷転送を実行させる制御信号の出力タイミングが前記他の回路のA/D変換処理タイミングと同一である場合、該制御信号の出力を制限することを特徴とする請求項2に記載の撮像装置。
  4. 前記制御部が、前記動作切替のタイミングが前記他の回路のA/D変換処理タイミングと同一である場合、前記他の回路の動作を実行させないことを特徴とする請求項1に記載の撮像装置。
  5. 前記制御部が、前記動作切替のタイミングが前記他の回路のA/D変換処理タイミングと同一である場合、前記撮像素子の各画素を駆動する制御信号の少なくとも一部に対する出力制限および前記他の回路のA/D変換処理実行の制限の両方を行うことを特徴とする請求項1乃至4のいずれかに記載の撮像装置。
  6. 前記他の回路のAD変換処理タイミングが、音声記録処理を実行する回路のAD変換処理タイミングを含むことを特徴とする請求項1乃至5のいずれかに記載の撮像装置。
  7. 前記他の回路のAD変換処理タイミングが、装置内温度検出を行う回路のAD変換処理タイミングを含むことを特徴とする請求項1乃至5のいずれかに記載の撮像装置。


JP2016036987A 2016-02-29 2016-02-29 撮像装置 Active JP6733217B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016036987A JP6733217B2 (ja) 2016-02-29 2016-02-29 撮像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016036987A JP6733217B2 (ja) 2016-02-29 2016-02-29 撮像装置

Publications (2)

Publication Number Publication Date
JP2017157906A JP2017157906A (ja) 2017-09-07
JP6733217B2 true JP6733217B2 (ja) 2020-07-29

Family

ID=59810488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016036987A Active JP6733217B2 (ja) 2016-02-29 2016-02-29 撮像装置

Country Status (1)

Country Link
JP (1) JP6733217B2 (ja)

Also Published As

Publication number Publication date
JP2017157906A (ja) 2017-09-07

Similar Documents

Publication Publication Date Title
JP6944846B2 (ja) 撮像装置、撮像装置の制御方法
JP6099904B2 (ja) 撮像装置
US11290648B2 (en) Image capture apparatus and control method thereof
US10110842B2 (en) Image capturing apparatus, control method thereof and storage medium
JP6442362B2 (ja) 撮像装置及び撮像素子の制御方法
JP2007300368A (ja) 固体撮像装置
US11736824B2 (en) Image capture apparatus and control method thereof
US20160044231A1 (en) Image capturing apparatus and method of controlling the same
CN111917947B (zh) 摄像设备及其控制方法和机器可读介质
JP2010050636A (ja) 撮像装置及びその制御方法
JP4678053B2 (ja) 撮像装置
JP6733217B2 (ja) 撮像装置
US9648213B2 (en) Image sensor, image capturing apparatus, and control method of image capturing apparatus
JP2017103603A (ja) 撮像素子、撮像装置、及び撮像方法
JP2008042573A (ja) 撮像装置及びその制御方法、撮像システム並びにプログラム
JP6355489B2 (ja) 撮像装置
JP5311927B2 (ja) 撮像装置、撮像方法
JP2016225848A (ja) 撮像装置及び撮像素子の制御方法
JP2004056407A (ja) 固体電子撮像素子および固体電子撮像装置
JP2015080114A (ja) 撮像装置及びその制御方法、プログラム、記憶媒体
JP2016105187A (ja) 撮像装置及び撮像装置の制御方法
JP2014222268A (ja) 撮像装置および撮像装置の制御方法
JP6089419B2 (ja) 撮像回路、撮像方法、撮像装置及びプログラム
WO2013047404A1 (ja) 撮像装置及び撮像方法
JP2012204938A (ja) 撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181211

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200609

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200622

R150 Certificate of patent or registration of utility model

Ref document number: 6733217

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250