JP2006279101A - パワーアンプ - Google Patents

Abstract

【課題】 出力信号のレベルの急激な変化に応答してクリップの発生を防止することができるパワーアンプを提供する。
【解決手段】 差動増幅器１１の入出力間の帰還抵抗Ｒ１およびＲ２と並列にトランジスタＴｒ１およびＴｒ２を接続し、差動増幅器１１の出力信号Ｖｏｕｔの電圧値が閾値を越える場合にトランジスタＴｒ１およびＴｒ２がＯＮ状態となり、出力信号Ｖｏｕｔの電圧値の閾値からの超過分に応じて帰還抵抗が低下し、パワーアンプの利得が低下するように構成した。
【選択図】 図１

Description

本発明は、オーディオ機器などに好適なパワーアンプに関する。

パワーアンプでは、入力信号のレベルが適正範囲を越える場合に、それにより出力信号波形にクリップが生じる。このようなクリップは、そのまま負荷であるスピーカに与えられると、スピーカから耳障りな音となって出力されるため、その発生を防止する必要がある。従来、このようなクリップの発生の防止を図ったパワーアンプとして、図６に示すものがあった。このパワーアンプでは、差動増幅器と帰還回路とからなる増幅出力段１の前段に利得制御増幅器２が設けられている。そして、ＡＣ／ＤＣ変換回路３は、増幅出力段１の出力信号Ｖｏｕｔを直流電圧に変換し、利得制御電圧として利得制御増幅器２に供給する。このパワーアンプによれば、出力信号Ｖｏｕｔのレベルが高くなると、利得制御電圧が上昇して利得制御増幅器２の利得が低下し、利得制御増幅器２および増幅出力段１の全体としての利得が低下し、クリップの発生が防止される。

ところで、上述した従来のパワーアンプにおいて、ＡＣ／ＤＣ変換回路３は、積分用の容量を有しているため、ある程度の遅延要素を有している。なお、パワーアンプによっては、ＡＣ／ＤＣ変換回路３を用いない構成のものもある。しかし、それらのパワーアンプにおいても、利得制御増幅器２における利得制御電圧の急激な変化を防止して出力信号Ｖｏｕｔの波形歪みを防ぐため、利得制御電圧を発生する系統に積分用の容量を持たせているのが一般的である。このため、従来のパワーアンプは、ある問題を有していた。以下、図６および図７（ａ）〜（ｃ）を参照し、この問題を説明する。図６に示す従来のパワーアンプでは、増幅出力段１には正電源電圧＋Ｖｃｃと負電源電圧−Ｖｃｃが与えられているため、増幅出力段１の出力信号Ｖｏｕｔのレベルは、−Ｖｃｃ〜＋Ｖｃｃの範囲内に制限される。このため、図７（ａ）に例示するような電源電圧＋Ｖｃｃを越える振幅を持った出力信号Ｖｏｕｔが出力されようとすると、出力信号波形にクリップが生じる。仮に出力信号Ｖｏｕｔのレベルに応じた利得制御電圧がＡＣ／ＤＣ変換回路３により遅滞なく発生されるとすると、利得制御増幅器２の利得が出力信号Ｖｏｕｔの電圧値の増加に応じて低下し、図７（ｂ）に示すように出力信号Ｖｏｕｔにおけるクリップの発生が防止される。ところが、従来のパワーアンプは、上述のように利得制御電圧を発生する系統が積分用の容量を有しており、出力信号Ｖｏｕｔのレベルが急激に変化した場合には、利得制御電圧がこれよりも遅れて変化するために利得制御増幅器２の利得を低下させる制御が間に合わず、図７（ｃ）に示すようにクリップが生じてしまうのである。

この発明は、以上説明した事情に鑑みてなされたものであり、出力信号のレベルの急激な変化に応答してクリップの発生を防止することができるパワーアンプを提供することを目的とする。

この発明は、増幅器と、前記増幅器の出力信号を入力側に負帰還させる帰還回路とを具備し、前記帰還回路は、前記増幅器の出力電圧値が前記増幅器における出力可能電圧範囲内に収まる閾値を越える場合にその超過分に応じて前記負帰還が行われる経路の帰還抵抗が低下するように構成されてなることを特徴とするパワーアンプを提供する。
かかる発明によれば、増幅器の出力信号の電圧値が増幅器における出力可能電圧範囲内に収まる閾値を越える場合にその超過分に応じて増幅器の帰還抵抗の抵抗値が低下し、これにより利得が低下する。よって、出力信号のレベルの急激な変化に応答してクリップの発生を防止することができる。

以下、図面を参照し、この発明の実施の形態を説明する。
図１は、この発明の一実施形態であるパワーアンプの基本構成を示す回路図である。図１に示すように、本実施形態に係るパワーアンプは、差増増幅器１１と、抵抗ＮＦ１および帰還抵抗網ＮＦ２からなる帰還回路１２とにより構成されている。差動増幅器１１には、正電源電圧＋Ｖｃｃおよび負電源電圧−Ｖｃｃが与えられる。抵抗ＮＦ１は、差動増幅器１１の反転入力端子と接地線との間に介挿されており、帰還抵抗網ＮＦ２は、差動増幅器１１の出力端子と反転入力端子との間に介挿されている。差動増幅器１１の非反転入力端子には入力信号Ｖｉｎが与えられる。抵抗ＮＦ１の抵抗値をＲ（ＮＦ１）、帰還抵抗網ＮＦ２の抵抗値をＲ（ＮＦ２）とした場合、パワーアンプでは、入力信号ＶｉｎがＧ＝（Ｒ（ＮＦ１）＋Ｒ（ＮＦ２））／Ｒ（ＮＦ１）なる利得で増幅され、信号Ｖｏｕｔとなって後段のスピーカ（図示略）に供給される。

帰還抵抗網ＮＦ２は、抵抗とスイッチング素子とを組み合わせた回路網である。この帰還抵抗網ＮＦ２は、出力信号Ｖｏｕｔの電圧値に依存して抵抗値が変化する回路であり、出力信号Ｖｏｕｔの電圧値の絶対値がある閾値以下である場合には所定の抵抗値を有するが、出力信号Ｖｏｕｔの電圧値の絶対値がその閾値を越えると、その超過分に応じて抵抗値が低下するような構成となっている。このため、本実施形態によると、パワーアンプの出力信号Ｖｏｕｔの電圧値の絶対値が閾値を越えると、その超過分に応じて上記の利得Ｇが低下することとなり、クリップの発生が防止される。

図２は本実施形態に係るパワーアンプの具体的構成例を示す回路図である。この図２では、帰還抵抗網ＮＦ２の構成が具体的に示されている。この帰還抵抗網ＮＦ２において、可変抵抗Ｒ１および抵抗Ｒ２は差動増幅器１１の反転入力端子および出力端子間に直列に介挿されている。可変抵抗Ｒ１および抵抗Ｒ２の中間接続点は、ＮＰＮトランジスタＴｒ１およびＰＮＰトランジスタＴｒ２の各ベースに接続されている。これらのトランジスタＴｒ１およびＴｒ２の各エミッタは、差動増幅器１１の反転入力端子に接続されており、各コレクタはダイオードＤ３のカソードおよびダイオードＤ４のアノードに各々接続されている。ダイオードＤ３のアノードおよびダイオードＤ４のカソードは共通接続され、この共通接続点と差動増幅器１１の出力端子との間には抵抗Ｒ４が介挿されている。ダイオードＤ３は、出力信号Ｖｏｕｔとして負の電圧が出力されるときにトランジスタＴｒ１のコレクタ−エミッタ間に負電圧が印加されるのを防ぐために、ダイオードＤ４は、出力信号Ｖｏｕｔとして正の電圧が出力されるときにトランジスタＴｒ２のコレクタ−エミッタ間に正電圧が印加されるのを防ぐために設けられている。一方、可変抵抗Ｒ１および抵抗Ｒ２の中間接続点には、可変抵抗Ｒ３の一端が接続され、この可変抵抗Ｒ３の他端は、ダイオードＤ１のアノードおよびダイオードＤ２のカソードに接続されている。そして、ダイオードＤ１のカソードおよびダイオードＤ２のアノードは差動増幅器１１の反転入力端子に接続されている。以上が帰還抵抗網ＮＦ２の構成である。

図３は、本実施形態においてパワーアンプから得られる出力信号Ｖｏｕｔの例を示す波形図である。図３において、電圧＋Ｖｃｃおよび−Ｖｃｃは、出力信号Ｖｏｕｔがクリップ状態となるクリップ点である。本実施形態では、正極性の出力信号Ｖｏｕｔの電圧値がクリップ点＋Ｖｃｃよりもやや低い閾値＋Ｖｔｈに達したとき、または負極性の出力信号Ｖｏｕｔの電圧値がクリップ点−Ｖｃｃよりもやや高い閾値−Ｖｔｈに達したときに、可変抵抗Ｒ１の両端に得られる分圧によりトランジスタＴｒ１またはＴｒ２がＯＮ状態となるように可変抵抗Ｒ１の抵抗値を調節する。このように調節しておくことにより、正極性の出力信号Ｖｏｕｔが出力されている期間においてその電圧値が閾値Ｖｔｈより高くなると、可変抵抗Ｒ１および抵抗Ｒ２に対し、ＯＮ状態のトランジスタＴｒ１および抵抗Ｒ４が並列接続された状態となる。そして、出力信号Ｖｏｕｔの電圧値が閾値Ｖｔｈを越えると、その超過分に応じてトランジスタＴｒ１に対するベース電流が増加する。このため、出力信号Ｖｏｕｔの閾値Ｖｔｈからの超過分が増加するに従い、差動増幅器１１の出力端子と反転入力端子との間に介在する帰還抵抗の抵抗値が低下し、利得Ｇが低下する。このため、図３において実線で示すように、閾値Ｖｔｈを越えた以後の出力信号Ｖｏｕｔの波形が鈍り、クリップ（破線参照）の発生が防止される。負極性の出力信号Ｖｏｕｔが出力されている期間においてその電圧値が閾値−Ｖｔｈより低くなった場合には、トランジスタＴｒ２がＯＮ状態となり、以上と同様な動作によりクリップの発生が防止される。

また、本実施形態では、可変抵抗Ｒ３の抵抗値を調節することにより、出力信号Ｖｏｕｔが閾値＋Ｖｔｈより高い区間または閾値−Ｖｔｈより低い区間において出力信号Ｖｏｕｔの波形をどの程度鈍らせるかを調節することが可能である。

以下、図４および図５を参照し、この動作について説明する。まず、図４は、可変抵抗Ｒ３とダイオードＤ１（またはＤ２）からなる直列回路における印加電圧Ｖと電流Ｉとの関係を示している。この図に示すように、可変抵抗Ｒ３の抵抗値を高くするに従い、符号ａ、ｂおよびｃによって示すように、電圧Ｖに対する電流Ｉの変化のスロープ（以下、Ｖ−Ｉスロープという）は緩やかになる。すなわち、可変抵抗Ｒ３とダイオードＤ１（またはＤ２）は、Ｖ−Ｉスロープの調節が可能な非線形素子を構成している。可変抵抗Ｒ１にはこの非線形素子が並列接続されている。従って、この非線形素子のＶ−Ｉスロープを調節することにより、出力信号Ｖｏｕｔの増加に対するトランジスタＴｒ１（Ｔｒ２）のベース電流の増加の程度を調節し、出力信号Ｖｏｕｔの電圧値の閾値Ｖｔｈからの超過分に応じた利得の低下の度合いを調節することができる。よって、可変抵抗Ｒ３の抵抗値の調節により、図５において符号ａ、ｂおよびｃによって示すように、出力信号Ｖｏｕｔの絶対値が閾値Ｖｔｈを越えている区間において出力信号Ｖｏｕｔの波形を鈍らせる程度を調節することができる。

以上説明したように、本実施形態によれば、出力信号の電圧値が閾値を越えた場合にその超過分に応じて帰還抵抗が低下し、パワーアンプの利得が低下するので、クリップの発生を防止することができる。また、その際に帰還抵抗は、パワーアンプの出力信号により決定され、パワーアンプの出力信号の変化に対して帰還抵抗の抵抗値は遅滞なく追従する。従って、本実施形態によれば、入力信号のレベル変化に応じてパワーアンプの出力信号のレベルが急激に変化する場合であっても、クリップの発生を防止することができる。

＜他の実施形態＞
以上、この発明の一実施形態を説明したが、本発明にはこれ以外にも実施形態があり得る。例えば上記実施形態では、帰還抵抗を変化させるためのスイッチング素子としてバイポーラトランジスタを用いたが、これに代えて、ＭＯＳＦＥＴなどを用いてもよい。また、上記実施形態では、正負の２つの電源により動作するパワーアンプを一例として挙げたが、本発明は単一電源で動作するパワーアンプにも勿論適用可能である。

この発明の一実施形態であるパワーアンプの基本構成を示す回路図である。 同パワーアンプの具体的構成例を示す回路図である。 同パワーアンプの出力信号波形を示す波形図である。 同パワーアンプにおける可変抵抗およびダイオードからなる非線形素子の作用を説明する図である。 同パワーアンプにおける可変抵抗およびダイオードからなる非線形素子の作用を説明する図である。 従来のパワーアンプの構成例を示す回路図である。 従来のパワーアンプの問題点を説明する波形図である。

符号の説明

１１……差動増幅器、１２……帰還回路、ＮＦ１……抵抗、ＮＦ２……帰還抵抗網、Ｒ１〜Ｒ４……抵抗、Ｄ１〜Ｄ４……ダイオード、Ｔｒ１，Ｔｒ２……トランジスタ（スイッチング素子）。

Claims (3)

1. 増幅器と、
   前記増幅器の出力信号を入力側に負帰還させる帰還回路とを具備し、
   前記帰還回路は、前記増幅器の出力信号の電圧値が前記増幅器における出力可能電圧範囲内の閾値を越える場合にその超過分に応じて前記負帰還が行われる経路の帰還抵抗が低下するように構成されてなることを特徴とするパワーアンプ。
2. 前記帰還回路は、
   前記増幅器の入出力間に直列に介挿された複数の抵抗と、
   前記複数の抵抗に対して並列に接続され、前記複数の抵抗の中間接続点からバイアスを受けることによりＯＮ状態となるスイッチング素子と
   を具備することを特徴とする請求項１に記載のパワーアンプ。
3. 前記帰還回路は、
   前記複数の抵抗の１つに並列接続され、印加電圧に対する電流の変化のスロープの調整が可能な非線形素子を前記中間接続点に接続してなることを特徴とする請求項２に記載のパワーアンプ。

Images