JP3258383B2

JP3258383B2 - 増幅回路

Info

Publication number: JP3258383B2
Application number: JP20063792A
Authority: JP
Inventors: 芳伊澤
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1992-07-03
Filing date: 1992-07-03
Publication date: 2002-02-18
Anticipated expiration: 2017-02-18
Also published as: JPH0621725A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電源の投入又は遮断に
起因するショックノイズを抑制すべき音声増幅器等に用
いられる増幅回路に関する。

【０００２】

【従来の技術】ＶＴＲの音声系統やＣＤプレーヤ等に
は、高忠実度増幅を行う増幅回路が用いられている。そ
して、この種の増幅回路では、耳障りなショックノイズ
を抑制するために種々の対策が施されている。

【０００３】このショックノイズの防止対策には、増幅
系統の出力端にミューティングスイッチ回路を設置して
出力の発生を阻止する方法、増幅系統自体をショックノ
イズが発生しない構成にする方法等がある。

【０００４】即ち、図６は、出力系統の出力端にミュー
ティングスイッチ回路を設置する方法として、電源の投
入、遮断に伴うショックノイズを防止する対策の一つを
示している。増幅系統の出力段には増幅器２が設置され
ており、この増幅器２の出力は抵抗４を通して出力端子
６から取り出すことができる。そこで、この増幅器２で
は、出力部を接地して信号発生を阻止する手段としてト
ランジスタ８が設置されており、このトランジスタ８の
ベースにミューティング動作期間を設定するミューティ
ング制御信号を加えて、ショックノイズを回避する時間
だけトランジスタ８を導通させる。

【０００５】次に、図７及び図８は、増幅回路自体に施
すショックノイズの抑制対策を示している。この増幅回
路では、種々の条件下での安定性を考え、高域で適正な
位相利得余裕を確保するため、容量の付加によって高域
補正を行っている。

【０００６】即ち、図７に示す増幅回路では、差動増幅
器１０が設置されており、この差動増幅器１０には動作
電流として定電流Ｉ_Oを流すための定電流源１２が設置
されている。差動増幅器１０の出力を取り出すためにト
ランジスタ１４が設置され、このトランジスタ１４には
動作電流として定電流Ｉ_O´を流す定電流源１６が直列
に接続され、増幅出力はトランジスタ１４と定電流源１
６の接続点から取り出されるとともに、差動増幅器１０
の反転入力側に帰還されている。そして、トランジスタ
１４のベースとバイアス電源との間には位相補正用のキ
ャパシタ１８及び抵抗２０の直列回路からなる高域補償
用の時定数回路が挿入され、この時定数回路を通してバ
イアス電圧Ｖ_Bが加えられている。

【０００７】また、図８に示す増幅回路では、前段側に
図７に示した増幅回路と同一構成の差動増幅器１０が設
置されており、この差動増幅器１０の出力側にはドライ
ブ回路２２を介して出力回路２４が設置されている。即
ち、差動増幅器１０の出力はトランジスタ２６、２８の
ベースに加えられ、ドライブ回路２２を通して出力回路
２４のトランジスタ３０、３２のベースに入力されるよ
うになっている。そして、トランジスタ２６、２８のベ
ースとバイアス電源との間には位相補正用のキャパシタ
３４が接続され、このキャパシタ３４を通してトランジ
スタ２６、２８のベースにバイアス電圧Ｖ_Bが加えられ
ている。また、トランジスタ２６には、動作電流として
定電流Ｉ_O´を流すための定電流源３６が接続されてい
る。

【０００８】

【発明が解決しようとする課題】ところで、このような
増幅回路において、電源の投入時の動作を考えると、回
路の安定動作の都合上、定電流Ｉ_O、Ｉ_O´で与えられ
る動作電流は、電源投入から遅れて流れ始める。このよ
うな動作に応じてキャパシタ１８、３４は安定動作に移
行する過程で充電が行われているが、キャパシタ１８、
３４の一端はバイアス電圧点（又は接地点）に接続され
ているため、キャパシタ１８、３４の充電時定数に応じ
たパルス性のノイズを発生する。ここで、キャパシタ１
８、３４の充電時定数は、定電流Ｉ_Oとキャパシタ１
８、３４の持つ容量Ｃで決定される。この場合、バイア
ス電圧Ｖ_Bは、単電源では電源電圧Ｖ_CC、両電源では接
地電位に設定される。

【０００９】そして、このキャパシタ１８、３４による
ノイズ発生のメカニズムは、定電流Ｉ_O、Ｉ_O´が流れ
始めるとき、トランジスタ１４又はトランジスタ２６の
ベース電圧はバイアス電圧Ｖ_Bより立ち上がり、一方、
定電流Ｉ_O´は瞬時に流れるため、出力Ｖ_Oは、図９に
示すように、Ｖ_B−Ｖ_F（トランジスタ１４又は２６の
ベース・エミッタ間電圧）より立ち上がり、定常状態で
バイアス電圧Ｖ_Bに落ち着くことになる。

【００１０】そこで、本発明は、ミューティングスイッ
チ等の外部的回路を用いることなく、しかも、簡単な回
路構成を以て、位相補正用のキャパシタ等による電源投
入に起因するパルス性ノイズを抑制した増幅回路を提供
することを目的とする。

【００１１】

【課題を解決するための手段】本発明の増幅回路は、エ
ミッタを共通にした一対のトランジスタからなる差動対
（トランジスタ４２１、４２２）と、この差動対の一方
のトランジスタ（４２１）のベースに一定のバイアス電
圧を設定するバイアス電源（Ｖ _B ）と、このバイアス電
源と電源ライン（４６）との間に前記バイアス電源側に
ダイオード（５２）を介して接続されて定電流を前記バ
イアス電源側に流す定電流源（４４Ｃ）と、この定電流
源とダイオードの接続点と前記差動対の他方の前記トラ
ンジスタ（４２２）のコレクタ側との間に接続されたキ
ャパシタ（５４）とを備えた増幅回路であって、前記電
源ラインを通じて電源電圧の変動に応じて前記定電流源
の前記定電流を制御する電流制御手段（電流制限回路５
６）を設置し、前記キャパシタの前記バイアス電源側の
端子電位を前記電源電圧に応じて変動させることを特徴
とする。

【００１２】また、本発明の増幅回路は、エミッタを共
通にした一対のトランジスタからなる差動対（トランジ
スタ６０８、６１０）と、この差動対の各トランジスタ
に定電流を流す第１の定電流源（トランジスタ６８Ａ）
と、前記差動対の一方のトランジスタ（６０８）のベー
スに一定のバイアス電圧を設定する抵抗（６１３）と、
前記差動対の他方のトランジスタ（６１０）のコレクタ
から出力を取り出す出力トランジスタ（６５４）と、こ
の出力トランジスタのコレクタ側に定電流を流す第２の
定電流源（カレントミラー回路６５７）と、前記出力ト
ランジスタのベース側に電流を流す電流源（カレントミ
ラー回路６５５）と、前記差動対の他方のトランジスタ
のコレクタと正側電源ライン（６１１）又は負側電源ラ
イン（６１９）との間に抵抗（６２５及び６２１又は６
２４）を介して接続されたキャパシタ（６２２又は６２
３）とを備えた増幅回路であって、正側電源ライン（６
１１）に接続されて電源投入から電源電圧が適正な電圧
値に達するまでの間、前記第１の定電流源及び前記第２
の定電流源の前記定電流の発生を制限するトランジスタ
（６４２、７４４）を設置し、前記電源投入から電源電
圧が適正な電圧値に達するまでの間、前記キャパシタの
非電源側端子電位の変動を制限させたことを特徴とす
る。

【００１３】また、本発明の増幅回路において、前記第
１の定電流源及び前記第２の定電流源はトランジスタ
（トランジスタ６８Ａ、カレントミラー回路６５７）で
構成されるとともに、各トランジスタのベースに、電源
投入から電源電圧が適正な電圧値に達した後、定電流を
供給し、電源投入から電源電圧が適正な電圧値に達した
後、前記第１の定電流源及び前記第２の定電流源を同時
に動作させることを特徴とする。

【００１４】

【作用】本発明の増幅回路は、差動対の一方のトランジ
スタのベースに接続されるバイアス電源側にダイオード
を介して接続された定電流源と、差動対の他方のトラン
ジスタのコレクタ側との間にキャパシタが設置された増
幅回路において、電源投入時、前記キャパシタのバイア
ス電源側の端子電位を電源電圧の電位変動に応じて制御
するので、電源投入時、前記キャパシタの急激なチャー
ジが抑えられ、パルス性ノイズの発生を防止できる。

【００１５】また、本発明は、差動対の各トランジスタ
に定電流を流す第１の定電流源、差動対から出力を取り
出す出力トランジスタのコレクタ側に定電流を流す第２
の定電流源、出力トランジスタのベース側に電流を流す
電流源とともに、差動対の他方のトランジスタのコレク
タと正側電源ライン又は負側電源ラインとの間に抵抗を
介して接続されたキャパシタを備えるとともに、電源投
入から電源電圧が適正な電圧値に達するまでの間、第１
及び第２の定電流源の定電流の発生を制限するトランジ
スタを備えたので、電源の投入から電源電圧が適正な電
圧値に達するまでの間、キャパシタの非電源側端子電位
の変動が制限される結果、電源の投入時、パルス性ノイ
ズの発生を抑制できる。

【００１６】また、本発明は、前記第１及び第２の定電
流源をトランジスタで構成し、各トランジスタのベース
に、電源の投入から電源電圧が適正な電圧値に達した
後、定電流を供給するので、電源の投入から電源電圧が
適正な電圧値に達するまでの間、各定電流源の動作が制
限され、その結果、キャパシタの非電源側端子電位の変
動が制限されるので、パルス性ノイズの発生を抑制でき
る。

【００１７】

【実施例】以下、本発明の増幅回路を図面に示した実施
例を参照して説明する。

【００１８】図１は、本発明の増幅回路の第１実施例を
示している。この増幅回路は、単一電源で駆動される回
路であって、入力端子４０に加えられる増幅すべき入力
信号Ｖ_INを増幅する増幅手段として差動増幅器４２が設
置されている。この差動増幅器４２には、一対のトラン
ジスタ４２１、４２２が設置されており、各トランジス
タ４２１、４２２はエミッタが共通化されている。トラ
ンジスタ４２１のベースには、抵抗４２３を介してバイ
アス電源からバイアス電圧Ｖ_Bが加えられるとともに、
入力端子４０を通して入力信号Ｖ_INが加えられている。
そして、差動増幅器４２には動作電流として定電流Ｉ_O1
を流す第１の定電流源４４Ａが設置されているととも
に、トランジスタ４２１、４２２のコレクタと電源ライ
ン４６との間には差動増幅器４２の能動負荷としてトラ
ンジスタ４２４、４２５及び抵抗４２６、４２７からな
るカレントミラー回路が設置されている。

【００１９】この差動増幅器４２の出力は、トランジス
タ４２２のコレクタ側から取り出され、この出力を受け
る増幅素子としてトランジスタ４８が設置されている。
即ち、トランジスタ４８は、ベースがトランジスタ４２
２のコレクタ側に、コレクタが電源ライン４６に、ま
た、エミッタはトランジスタ４２２のベースに接続され
ている。そして、このトランジスタ４８のエミッタ側と
接地点との間には、動作電流として定電流Ｉ_O2を流す第
２の定電流源４４Ｂが接続されている。このトランジス
タ４８のエミッタ側には出力Ｖ_Oが得られ、この出力Ｖ
_Oは出力端子５０から取り出されるとともに、トランジ
スタ４２２のベースに帰還されている。

【００２０】また、電源ライン４６とバイアス電源との
間には定電流Ｉ_O3を流す第３の定電流源４４Ｃ及びダイ
オード５２の直列回路が接続され、定電流源４４Ｃとダ
イオード５２の接続点とトランジスタ４２２のコレクタ
との間に位相補正用のキャパシタ５４が接続されてい
る。

【００２１】そして、定電流源４４Ａ、４４Ｂ、４４Ｃ
は、定電流の出力が制御されるカレントミラー回路等で
構成され、その電源投入時のキャパシタ５４の急激なチ
ャージに起因するパルス性ノイズの防止手段として電流
制御手段を成す電流制限回路５６が設置されている。こ
の電流制限回路５６は、電源の投入又は遮断による電源
電圧Ｖ_CCの立上り又は降下、即ち、その電圧値の推移に
応じて定電流源４４Ａ、４４Ｂ、４４Ｃに同時に定電流
出力を生じさせ又は解除するように電流制御を行うもの
である。

【００２２】このような構成によれば、電源の投入に応
じて電流制限回路５６を通して定電流源４４Ａ、４４
Ｂ、４４Ｃには、定電流Ｉ_O1、Ｉ_O2、Ｉ_O3が発生し、ト
ランジスタ４２１、４２２には動作電流として定電流Ｉ
_O1、トランジスタ４８には定電流Ｉ_O2、また、ダイオー
ド５２には定電流Ｉ_O3が流れる。この場合、各定電流の
増加は電源立上りに依存し、その増加割合は等しい。し
たがって、定電流Ｉ_O1の働きによって帰還が加わり、定
常状態に移行するまでの間、トランジスタ４８及びダイ
オード５２は無帰還状態で動作する。そして、定電流Ｉ
_O2、Ｉ_O3により、電源投入後、キャパシタ５４の基準電
位側端子の電位が上昇する。このため、このキャパシタ
５４の電位上昇を通じてトランジスタ４８のベース側に
補正電流が流れ、結果的に、トランジスタ４８のベース
・エミッタ間電圧Ｖ_Fの上昇に見合った電圧が補正され
る。そこで、電源投入時、キャパシタ５４の基準電位点
側端子であるダイオード５２の端子における立上り電位
と、被補正側端子におけるトランジスタ４２２、４２５
のコレクタ側端子の電位との間の電位変動を概ね一致さ
せることができることになり、その結果、パルス性ノイ
ズの発生を抑制することができる。

【００２３】ここで、ダイオード５２の特性電圧をＶ_T
とすると、動抵抗ｒ_e＝Ｖ_T／Ｉ_Oを持つことになる
が、この動抵抗ｒ_eを２ｋΩ以下に設定すれば、この動
抵抗の影響を防止できる。また、定電流源４４Ａ、４４
Ｂ、４４Ｃは、抵抗を以て構成してもよい。

【００２４】次に、図２及び図３は、本発明の増幅回路
の第２実施例を示している。この増幅回路は、単一の基
板を以て集積回路として構成されたものであり、正電圧
Ｖ_CC及び負電圧−Ｖ_EEによる正負２電源によって駆動す
る。この第２実施例において、キャパシタ６２２、６２
３が第１実施例のキャパシタ５４に相当し、トランジス
タ６２６、６２８がダイオード５２に相当するものであ
り、このような構成によっても、電源の投入又は遮断時
のパルス性ノイズの発生が抑制される。

【００２５】この増幅回路には、入力端子６０に加えら
れる入力信号を増幅する増幅手段として差動増幅器６２
が設置され、この差動増幅器６２の出力側にはドライバ
回路６４を経て出力回路６６が設置されている。差動増
幅器６２には、エミッタを共通にした一対のトランジス
タ６０８、６１０からなる差動対が設置されており、ト
ランジスタ６０８、６１０のエミッタ側には動作電流を
流すための第１の定電流源として第１のトランジスタ６
８Ａ及び抵抗６１２の直列回路、また、そのコレクタ側
には能動負荷としてトランジスタ６１４、６１６及び抵
抗６１５、６１７からなるカレントミラー回路が接続さ
れている。入力信号が加えられるトランジスタ６０８の
ベースと接地点には抵抗６１３が接続されている。この
差動増幅器６２の出力は、トランジスタ６１６のコレク
タ側から取り出され、ドライバ回路６４を経て出力回路
６６に出力される。

【００２６】ドライバ回路６４には、差動増幅器６２の
出力をベースで受けて取り出す第２のトランジスタ６１
８、６２０がベースを共通化させて設置されている。ま
た、正側電源ライン６１１と負側電源ライン６１９との
間には抵抗６２１、位相補正用及び周波数設定用のキャ
パシタ６２２、６２３及び抵抗６２４の直列回路が接続
され、キャパシタ６２２、６２３の中点にはトランジス
タ６１８、６２０のベースが抵抗６２５を介して接続さ
れている。そして、トランジスタ６１８には、正側電源
ライン６１１と負側電源ライン６１９との間にダイオー
ド接続されたトランジスタ６２６、６２８、６３０、第
２の定電流源として第３のトランジスタ６８Ｂ及び抵抗
６３２の直列回路が接続されている。

【００２７】また、トランジスタ６２０のコレクタ側と
正側電源ライン６１１との間には抵抗６３４及びトラン
ジスタ６３６の直列回路が接続され、また、トランジス
タ６２０のエミッタ側と負側電源ライン６１９との間に
は抵抗６３８を介してトランジスタ６４０が接続されて
いる。そして、トランジスタ６４０とベースが共通化さ
れるとともに接地されたトランジスタ６４２が設置さ
れ、このトランジスタ６４２のコレクタは正側電源ライ
ン６１１に直結され、また、そのエミッタと負側電源ラ
イン６１９との間には抵抗６４４、トランジスタ６４
６、６４８及び抵抗６５０の直列回路が接続されてい
る。トランジスタ６３０のベース・コレクタとトランジ
スタ６４６のベースは共通化され、トランジスタ６３
０、６４６でカレントミラー回路６４１が構成されてい
る。

【００２８】そして、出力回路６６には、正側電源ライ
ン６１１及び負側電源ライン６１９の間に抵抗６５２、
トランジスタ６５４、６５６及び抵抗６５８が接続され
ている。トランジスタ６３６、６５４は、互いにベース
が共通化されてカレントミラー回路６５５を構成してお
り、また、トランジスタ６４８、６５６も、互いにベー
スが共通化されてカレントミラー回路６５７を構成して
おり、トランジスタ６３６に流れる電流はカレントミラ
ー効果によってトランジスタ６５４に流れ、また、トラ
ンジスタ６４８に流れる電流はカレントミラー効果によ
ってトランジスタ６５６に流れる。したがって、トラン
ジスタ６１８によって取り出された差動増幅器６２の出
力はドライバ回路６４のトランジスタ６１８、６２６、
６２８、６３０を経てトランジスタ６４６に供給され、
また、トランジスタ６２０によって取り出された差動増
幅器６２の出力はドライバ回路６４のトランジスタ６３
６を経てトランジスタ６５４に出力され、出力端子７０
には両者の合成出力が取り出される。

【００２９】また、出力端子７０とトランジスタ６１０
のベースとの間には、帰還回路として抵抗６６０が接続
され、抵抗６６０は抵抗６６１とともに分圧回路を成し
ている。したがって、抵抗６６０、６６１の抵抗比に応
じた帰還量を以て出力信号がトランジスタ６１０のベー
スに帰還されている。

【００３０】次に、図３は、図２のトランジスタ６８
Ａ、６８Ｂのベース電流を電源の投入及び遮断に基づく
電圧値に応じて制限する電流制限回路７２を示してい
る。この電流制限回路７２には、定電流源としてトラン
ジスタ７０２、７０４及び抵抗７０６、７０８からなる
カレントミラー回路７６が設置され、トランジスタ７０
２のベース・コレクタ側は抵抗７１０を介して正側電源
ライン６１１に接続されている。このカレントミラー回
路７６で得られた定電流は、正側電流制限部７２Ａ及び
負側電流制限部７２Ｂに流れる。

【００３１】正側電流制限部７２Ａ及び負側電流制限部
７２Ｂは直列に接続されており、正側電流制限部７２Ａ
には４つのダイオード７２０からなるダイオード回路７
２２とともにトランジスタ７２４、７２６及び抵抗７２
８、７３０からなるカレントミラー回路７３２が設置さ
れている。また、負側電流制限部７２Ｂは、トランジス
タ７３４と、３個のダイオード７３６からなるダイオー
ド回路７３８の直列回路で構成され、トランジスタ７３
４のベースは接地されている。

【００３２】そして、正側電流制限部７２Ａ及び負側電
流制限部７２Ｂの電流制限出力は、トランジスタ７２６
のコレクタ側から取り出され、その出力回路としてカレ
ントミラー回路７４０が設置されている。このカレント
ミラー回路７４０は、トランジスタ７４２、７４４、６
８Ａ、６８Ｂ及び抵抗７５０、７５２、６１２、６３２
で構成されている。

【００３３】次に、図４は、正電源及び負電源の立上り
に応じた増幅回路の動作を示している。この図４を参照
しながら、正電源及び負電源の立上りに応じた増幅回路
の動作を説明する。

【００３４】図４のＡ、Ｂにおいて、ｔは時間軸を示し
ており、時点ｔ₀で電源スイッチが閉じられたとする
と、図示しない正電源及び負電源が動作状態になり、正
電圧Ｖ_CCは正方向に又は負電圧−Ｖ_EEは負方向に時間と
ともに立ち上がる。図４のＡは、その過渡的状態を時間
の経過とともに示したものであり、曲線は電圧値の漸増
状態を示している。

【００３５】正側電流制限部７２Ａ及び負側電流制限部
７２Ｂは、正側電源ライン６１１及び負側電源ライン６
１９との間に４つのダイオード７２０からなるダイオー
ド回路７２２、抵抗７２８、トランジスタ７２４、トラ
ンジスタ７３４、３個のダイオード７３６からなるダイ
オード回路７３８、トランジスタ７０４及び抵抗７０８
の直列回路に接続されており、トランジスタ７２６に定
電流Ｉ₀が流れ始めるには、次の条件が成立する必要が
ある。即ち、ダイオード７２０、７３６の順方向降下電
圧、トランジスタ７２４のベース・エミッタ間電圧をＶ
_F、トランジスタ７０４、７３４の飽和電圧をＶ_satと
すると、正側電源ライン６１１と接地点との間の電圧、
負側電源ライン６１９と接地点との間の電圧降下Ｖｄが
電圧（４Ｖ_F＋Ｖ_sat（≒３Ｖ））以上に到達しない
と、定電流Ｉ₀が流れない。即ち、正側電源ライン６１
１と接地点との間の電圧、負側電源ライン６１９と接地
点との間の電圧降下Ｖｄが（４Ｖ_F＋Ｖ_sat（≒３
Ｖ））以上に到達しない場合には、正側電流制限部７２
Ａ及び負側電流制限部７２Ｂは制限電流機能が働き、ト
ランジスタ６８Ａ、６８Ｂの動作が停止状態に制御され
ることになる。

【００３６】ここで、正側電源ライン６１１と接地点と
の間の電圧、負側電源ライン６１９と接地点との間の電
圧降下Ｖｄが（４Ｖ_F＋Ｖ_sat（≒３Ｖ））以上に到達
すると、図４のＢに示すように、定電流Ｉ₀がトランジ
スタ６８Ａ、６８Ｂに流れ、差動増幅器６２が動作状態
に移行する。即ち、差動増幅器６２にはトランジスタ６
８Ａを通して定電流Ｉ₀からなる動作電流が流れ、ま
た、ドライブ回路６４にはトランジスタ６８Ｂを通して
定電流Ｉ₀が流れる。このような定電流Ｉ₀の供給によ
り差動増幅器６２が動作状態になると、入力端子４０に
加えられた入力信号は差動増幅器６２によって増幅さ
れ、その増幅出力がトランジスタ６１６のコレクタ側か
らトランジスタ６１８、６２０を通して取り出される。
トランジスタ６１８に流れる出力電流はトランジスタ６
３０、６４６からなるカレントミラー回路６４７を通し
てトランジスタ６５６に流れる。また、トランジスタ６
２０を通して取り出された差動増幅器６２の出力電流は
カレントミラー回路６５５を経てトランジスタ６５４に
流れる。したがって、トランジスタ６５４、６５６の各
電流は合成されて出力端子７０から取り出され、図示し
ない負荷に供給される。

【００３７】このように、電源の投入時には、電源電圧
の立上りに対応し、適正な電圧に到達するまでの間、正
側電流制限部７２Ａ及び負側電流制限部７２Ｂによって
定電流Ｉ₀の供給が制限され、増幅回路の部分的な動作
の不揃いによる異常動作を防止できる。しかも、差動増
幅器６２の動作とドライバ回路６４の動作開始が同時に
行われ、従来のように部分的な動作開始の不揃いによる
ノイズの発生が防止できる。

【００３８】以上、電源投入時の動作開始について説明
したが、電源遮断時には、電流制限回路７２の正電圧Ｖ
_CC及び負電圧−Ｖ_EEが（４Ｖ_F＋Ｖ_sat（≒３Ｖ））以
下に立ち下がるまでの間、増幅回路の動作状態が維持さ
れる。そして、正電圧Ｖ_CC及び負電圧−Ｖ_EEが（４Ｖ_F
＋Ｖ_sat（≒３Ｖ））以下になると、定電流源を成すト
ランジスタ６８Ａ、６８Ｂへの定電流Ｉ₀の供給が制限
され、差動増幅器６２及びドライバ回路６４の動作を同
時にかつ速やかに停止させ、動作停止の不揃いによるノ
イズの発生を未然に防止できる。

【００３９】次に、図５は、図１に示した増幅回路の実
験結果を示している。図５のＡは出力Ｖ_O、Ｂは電源電
圧Ｖ_CCの投入、遮断を示しており、時点ｔ₁は電源投
入、ｔ₂は電源遮断の各時点である。このような電源投
入、遮断によっても、出力Ｖ_Oには僅かの電位が見られ
るが、このような変化は聴感上感じることができない程
度のレベルであり、本発明の増幅回路が電源の投入、遮
断時にパルス性のノイズが生じないことを表している。

【００４０】

【発明の効果】以上説明したように、本発明によれば、
位相補正用キャパシタの急激なチャージにより生じるパ
ルス性ノイズを確実に防止できる。

【００４１】また、本発明によれば、トラッキング電源
等の電源回路に対する対策やミューティング回路等を設
置する必要がなく、正電源及び負電源によって駆動され
る増幅手段に対しても、簡単な構成を以て電源の投入
時、又は遮断時にパルス性ノイズが生じるのを防止でき
る。

【図面の簡単な説明】

【図１】本発明の増幅回路の第１実施例を示す回路図で
ある。

【図２】本発明の増幅回路の第２実施例を示す回路図で
ある。

【図３】図２に示した増幅回路に対する電流制限回路を
示す回路図である。

【図４】図２に示した増幅回路の動作を示す図である。

【図５】本発明の増幅回路の動作特性を示す図である。

【図６】従来の増幅回路を示す回路図である。

【図７】従来の増幅回路を示す回路図である。

【図８】従来の増幅回路を示す回路図である。

【図９】図７及び図８に示す増幅回路によって発生する
出力ノイズの一例を示す図である。

【符号の説明】

４２、６２差動増幅器（増幅手段）４４Ａ第１の定電流源４４Ｂ第２の定電流源４４Ｃ第３の定電流源５４、６２２キャパシタ５６、７２電流制限回路（電流制限手段）６８Ａ第１のトランジスタ６８Ｂ第３のトランジスタ６１８、６２０第２のトランジスタ

Claims

(57)【特許請求の範囲】

【請求項１】エミッタを共通にした一対のトランジス
タからなる差動対と、この差動対の一方のトランジスタ
のベースに一定のバイアス電圧を設定するバイアス電源
と、このバイアス電源と電源ラインとの間に前記バイア
ス電源側にダイオードを介して接続されて定電流を前記
バイアス電源側に流す定電流源と、この定電流源とダイ
オードの接続点と前記差動対の他方の前記トランジスタ
のコレクタ側との間に接続されたキャパシタとを備えた
増幅回路であって、前記電源ラインを通じて電源電圧の変動に応じて前記定
電流源の前記定電流を制御する電流制御手段を設置し、前記キャパシタの前記バイアス電源側の端子電位を前記
電源電圧に応じて変動させることを特徴とする増幅回
路。
【請求項２】エミッタを共通にした一対のトランジス
タからなる差動対と、この差動対の各トランジスタに定電流を流す第１の定電
流源と、前記差動対の一方のトランジスタのベースに一定のバイ
アス電圧を設定する抵抗と、前記差動対の他方のトランジスタのコレクタから出力を
取り出す出力トランジスタと、この出力トランジスタのコレクタ側に定電流を流す第２
の定電流源と、前記出力トランジスタのベース側に電流を流す電流源
と、前記差動対の他方のトランジスタのコレクタと正側電源
ライン又は負側電源ラインとの間に抵抗を介して接続さ
れたキャパシタと、を備えた増幅回路であって、正側電源ラインに接続されて電源投入から電源電圧が適
正な電圧値に達するまでの間、前記第１の定電流源及び
前記第２の定電流源の前記定電流の発生を制限するトラ
ンジスタを設置し、前記電源投入から電源電圧が適正な電圧値に達するまで
の間、前記キャパシタの非電源側端子電位の変動を制限
させたことを特徴とする増幅回路。
【請求項３】前記第１の定電流源及び前記第２の定電
流源はトランジスタで構成されるとともに、各トランジ
スタのベースに、電源投入から電源電圧が適正な電圧値
に達した後、定電流を供給し、電源投入から電源電圧が
適正な電圧値に達した後、前記第１及び第２の定電流源
を同時に動作させることを特徴とする請求項２記載の増
幅回路。