JP2006279101A - Power amplifier - Google Patents

Power amplifier Download PDF

Info

Publication number
JP2006279101A
JP2006279101A JP2005090207A JP2005090207A JP2006279101A JP 2006279101 A JP2006279101 A JP 2006279101A JP 2005090207 A JP2005090207 A JP 2005090207A JP 2005090207 A JP2005090207 A JP 2005090207A JP 2006279101 A JP2006279101 A JP 2006279101A
Authority
JP
Japan
Prior art keywords
output signal
amplifier
power amplifier
signal vout
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005090207A
Other languages
Japanese (ja)
Other versions
JP4539395B2 (en
Inventor
Eiichi Suzuki
栄一 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2005090207A priority Critical patent/JP4539395B2/en
Publication of JP2006279101A publication Critical patent/JP2006279101A/en
Application granted granted Critical
Publication of JP4539395B2 publication Critical patent/JP4539395B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a power amplifier in which occurrence of clip can be prevented in response to abrupt variation in level of an output signal. <P>SOLUTION: The power amplifier is arranged such that transistors Tr1 and Tr2 are connected in parallel with feedback resistors R1 and R2 between the input and output of a differential amplifier 11, the transistors Tr1 and Tr2 are turned on when the voltage level of an output signal Vout from the differential amplifier 11 exceeds a threshold, feedback resistance is decreased depending on the amount of voltage level of the output signal Vout exceeding the threshold thus reducing the gain of a power amplifier. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、オーディオ機器などに好適なパワーアンプに関する。   The present invention relates to a power amplifier suitable for audio equipment and the like.

パワーアンプでは、入力信号のレベルが適正範囲を越える場合に、それにより出力信号波形にクリップが生じる。このようなクリップは、そのまま負荷であるスピーカに与えられると、スピーカから耳障りな音となって出力されるため、その発生を防止する必要がある。従来、このようなクリップの発生の防止を図ったパワーアンプとして、図６に示すものがあった。このパワーアンプでは、差動増幅器と帰還回路とからなる増幅出力段１の前段に利得制御増幅器２が設けられている。そして、ＡＣ／ＤＣ変換回路３は、増幅出力段１の出力信号Ｖｏｕｔを直流電圧に変換し、利得制御電圧として利得制御増幅器２に供給する。このパワーアンプによれば、出力信号Ｖｏｕｔのレベルが高くなると、利得制御電圧が上昇して利得制御増幅器２の利得が低下し、利得制御増幅器２および増幅出力段１の全体としての利得が低下し、クリップの発生が防止される。   In the power amplifier, when the level of the input signal exceeds the appropriate range, a clip is generated in the output signal waveform. If such a clip is applied to a speaker as a load as it is, it will be output as an irritating sound from the speaker, so it is necessary to prevent its occurrence. Conventionally, there has been a power amplifier shown in FIG. 6 as a power amplifier for preventing the occurrence of such a clip. In this power amplifier, a gain control amplifier 2 is provided before the amplification output stage 1 composed of a differential amplifier and a feedback circuit. The AC / DC conversion circuit 3 converts the output signal Vout of the amplification output stage 1 into a DC voltage and supplies it to the gain control amplifier 2 as a gain control voltage. According to this power amplifier, when the level of the output signal Vout increases, the gain control voltage increases, the gain of the gain control amplifier 2 decreases, and the gain of the gain control amplifier 2 and the amplification output stage 1 as a whole decreases. The occurrence of clips is prevented.

ところで、上述した従来のパワーアンプにおいて、ＡＣ／ＤＣ変換回路３は、積分用の容量を有しているため、ある程度の遅延要素を有している。なお、パワーアンプによっては、ＡＣ／ＤＣ変換回路３を用いない構成のものもある。しかし、それらのパワーアンプにおいても、利得制御増幅器２における利得制御電圧の急激な変化を防止して出力信号Ｖｏｕｔの波形歪みを防ぐため、利得制御電圧を発生する系統に積分用の容量を持たせているのが一般的である。このため、従来のパワーアンプは、ある問題を有していた。以下、図６および図７（ａ）〜（ｃ）を参照し、この問題を説明する。図６に示す従来のパワーアンプでは、増幅出力段１には正電源電圧＋Ｖｃｃと負電源電圧−Ｖｃｃが与えられているため、増幅出力段１の出力信号Ｖｏｕｔのレベルは、−Ｖｃｃ〜＋Ｖｃｃの範囲内に制限される。このため、図７（ａ）に例示するような電源電圧＋Ｖｃｃを越える振幅を持った出力信号Ｖｏｕｔが出力されようとすると、出力信号波形にクリップが生じる。仮に出力信号Ｖｏｕｔのレベルに応じた利得制御電圧がＡＣ／ＤＣ変換回路３により遅滞なく発生されるとすると、利得制御増幅器２の利得が出力信号Ｖｏｕｔの電圧値の増加に応じて低下し、図７（ｂ）に示すように出力信号Ｖｏｕｔにおけるクリップの発生が防止される。ところが、従来のパワーアンプは、上述のように利得制御電圧を発生する系統が積分用の容量を有しており、出力信号Ｖｏｕｔのレベルが急激に変化した場合には、利得制御電圧がこれよりも遅れて変化するために利得制御増幅器２の利得を低下させる制御が間に合わず、図７（ｃ）に示すようにクリップが生じてしまうのである。   By the way, in the above-described conventional power amplifier, the AC / DC conversion circuit 3 has a certain amount of delay elements because it has an integrating capacitor. Some power amplifiers do not use the AC / DC conversion circuit 3. However, even in these power amplifiers, in order to prevent a sudden change in the gain control voltage in the gain control amplifier 2 and to prevent waveform distortion of the output signal Vout, a system for generating the gain control voltage is provided with an integrating capacitor. It is common. For this reason, the conventional power amplifier has a certain problem. Hereinafter, this problem will be described with reference to FIGS. 6 and 7A to 7C. In the conventional power amplifier shown in FIG. 6, since the amplified output stage 1 is supplied with the positive power supply voltage + Vcc and the negative power supply voltage -Vcc, the level of the output signal Vout of the amplified output stage 1 is -Vcc to + Vcc. Limited within range. Therefore, when an output signal Vout having an amplitude exceeding the power supply voltage + Vcc as illustrated in FIG. 7A is output, clipping occurs in the output signal waveform. If the gain control voltage corresponding to the level of the output signal Vout is generated without delay by the AC / DC conversion circuit 3, the gain of the gain control amplifier 2 decreases as the voltage value of the output signal Vout increases. As shown in FIG. 7B, the occurrence of clipping in the output signal Vout is prevented. However, in the conventional power amplifier, as described above, the system that generates the gain control voltage has a capacity for integration, and when the level of the output signal Vout changes suddenly, the gain control voltage is higher than this. However, since the change is delayed, the control for reducing the gain of the gain control amplifier 2 is not in time, and a clip occurs as shown in FIG.

この発明は、以上説明した事情に鑑みてなされたものであり、出力信号のレベルの急激な変化に応答してクリップの発生を防止することができるパワーアンプを提供することを目的とする。   The present invention has been made in view of the circumstances described above, and an object thereof is to provide a power amplifier capable of preventing the occurrence of clipping in response to a sudden change in the level of an output signal.

この発明は、増幅器と、前記増幅器の出力信号を入力側に負帰還させる帰還回路とを具備し、前記帰還回路は、前記増幅器の出力電圧値が前記増幅器における出力可能電圧範囲内に収まる閾値を越える場合にその超過分に応じて前記負帰還が行われる経路の帰還抵抗が低下するように構成されてなることを特徴とするパワーアンプを提供する。
かかる発明によれば、増幅器の出力信号の電圧値が増幅器における出力可能電圧範囲内に収まる閾値を越える場合にその超過分に応じて増幅器の帰還抵抗の抵抗値が低下し、これにより利得が低下する。よって、出力信号のレベルの急激な変化に応答してクリップの発生を防止することができる。 The present invention includes an amplifier and a feedback circuit that negatively feeds back an output signal of the amplifier to the input side, and the feedback circuit has a threshold value within which an output voltage value of the amplifier falls within an output possible voltage range of the amplifier. A power amplifier is provided that is configured so that the feedback resistance of the path through which the negative feedback is performed is lowered in accordance with the excess when exceeding.
According to this invention, when the voltage value of the output signal of the amplifier exceeds the threshold value that falls within the output possible voltage range in the amplifier, the resistance value of the feedback resistance of the amplifier is lowered according to the excess, thereby reducing the gain. To do. Therefore, it is possible to prevent the occurrence of clipping in response to a sudden change in the level of the output signal.

以下、図面を参照し、この発明の実施の形態を説明する。
図１は、この発明の一実施形態であるパワーアンプの基本構成を示す回路図である。図１に示すように、本実施形態に係るパワーアンプは、差増増幅器１１と、抵抗ＮＦ１および帰還抵抗網ＮＦ２からなる帰還回路１２とにより構成されている。差動増幅器１１には、正電源電圧＋Ｖｃｃおよび負電源電圧−Ｖｃｃが与えられる。抵抗ＮＦ１は、差動増幅器１１の反転入力端子と接地線との間に介挿されており、帰還抵抗網ＮＦ２は、差動増幅器１１の出力端子と反転入力端子との間に介挿されている。差動増幅器１１の非反転入力端子には入力信号Ｖｉｎが与えられる。抵抗ＮＦ１の抵抗値をＲ（ＮＦ１）、帰還抵抗網ＮＦ２の抵抗値をＲ（ＮＦ２）とした場合、パワーアンプでは、入力信号ＶｉｎがＧ＝（Ｒ（ＮＦ１）＋Ｒ（ＮＦ２））／Ｒ（ＮＦ１）なる利得で増幅され、信号Ｖｏｕｔとなって後段のスピーカ（図示略）に供給される。 Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 is a circuit diagram showing a basic configuration of a power amplifier according to an embodiment of the present invention. As shown in FIG. 1, the power amplifier according to the present embodiment includes a differential amplifier 11 and a feedback circuit 12 including a resistor NF1 and a feedback resistor network NF2. Differential amplifier 11 is supplied with positive power supply voltage + Vcc and negative power supply voltage -Vcc. The resistor NF1 is inserted between the inverting input terminal of the differential amplifier 11 and the ground line, and the feedback resistor network NF2 is inserted between the output terminal of the differential amplifier 11 and the inverting input terminal. Yes. An input signal Vin is given to the non-inverting input terminal of the differential amplifier 11. When the resistance value of the resistor NF1 is R (NF1) and the resistance value of the feedback resistor network NF2 is R (NF2), the input signal Vin is G = (R (NF1) + R (NF2)) / R ( NF1), and is supplied as a signal Vout to a subsequent speaker (not shown).

帰還抵抗網ＮＦ２は、抵抗とスイッチング素子とを組み合わせた回路網である。この帰還抵抗網ＮＦ２は、出力信号Ｖｏｕｔの電圧値に依存して抵抗値が変化する回路であり、出力信号Ｖｏｕｔの電圧値の絶対値がある閾値以下である場合には所定の抵抗値を有するが、出力信号Ｖｏｕｔの電圧値の絶対値がその閾値を越えると、その超過分に応じて抵抗値が低下するような構成となっている。このため、本実施形態によると、パワーアンプの出力信号Ｖｏｕｔの電圧値の絶対値が閾値を越えると、その超過分に応じて上記の利得Ｇが低下することとなり、クリップの発生が防止される。   The feedback resistor network NF2 is a circuit network that combines resistors and switching elements. This feedback resistor network NF2 is a circuit whose resistance value changes depending on the voltage value of the output signal Vout, and has a predetermined resistance value when the absolute value of the voltage value of the output signal Vout is not more than a certain threshold value. However, when the absolute value of the voltage value of the output signal Vout exceeds the threshold value, the resistance value decreases according to the excess value. For this reason, according to the present embodiment, when the absolute value of the voltage value of the output signal Vout of the power amplifier exceeds the threshold value, the gain G is reduced according to the excess, and the occurrence of clipping is prevented. .

図２は本実施形態に係るパワーアンプの具体的構成例を示す回路図である。この図２では、帰還抵抗網ＮＦ２の構成が具体的に示されている。この帰還抵抗網ＮＦ２において、可変抵抗Ｒ１および抵抗Ｒ２は差動増幅器１１の反転入力端子および出力端子間に直列に介挿されている。可変抵抗Ｒ１および抵抗Ｒ２の中間接続点は、ＮＰＮトランジスタＴｒ１およびＰＮＰトランジスタＴｒ２の各ベースに接続されている。これらのトランジスタＴｒ１およびＴｒ２の各エミッタは、差動増幅器１１の反転入力端子に接続されており、各コレクタはダイオードＤ３のカソードおよびダイオードＤ４のアノードに各々接続されている。ダイオードＤ３のアノードおよびダイオードＤ４のカソードは共通接続され、この共通接続点と差動増幅器１１の出力端子との間には抵抗Ｒ４が介挿されている。ダイオードＤ３は、出力信号Ｖｏｕｔとして負の電圧が出力されるときにトランジスタＴｒ１のコレクタ−エミッタ間に負電圧が印加されるのを防ぐために、ダイオードＤ４は、出力信号Ｖｏｕｔとして正の電圧が出力されるときにトランジスタＴｒ２のコレクタ−エミッタ間に正電圧が印加されるのを防ぐために設けられている。一方、可変抵抗Ｒ１および抵抗Ｒ２の中間接続点には、可変抵抗Ｒ３の一端が接続され、この可変抵抗Ｒ３の他端は、ダイオードＤ１のアノードおよびダイオードＤ２のカソードに接続されている。そして、ダイオードＤ１のカソードおよびダイオードＤ２のアノードは差動増幅器１１の反転入力端子に接続されている。以上が帰還抵抗網ＮＦ２の構成である。   FIG. 2 is a circuit diagram showing a specific configuration example of the power amplifier according to the present embodiment. In FIG. 2, the configuration of the feedback resistor network NF2 is specifically shown. In the feedback resistor network NF2, the variable resistor R1 and the resistor R2 are interposed in series between the inverting input terminal and the output terminal of the differential amplifier 11. An intermediate connection point between the variable resistor R1 and the resistor R2 is connected to each base of the NPN transistor Tr1 and the PNP transistor Tr2. The emitters of these transistors Tr1 and Tr2 are connected to the inverting input terminal of the differential amplifier 11, and the collectors are connected to the cathode of the diode D3 and the anode of the diode D4, respectively. The anode of the diode D3 and the cathode of the diode D4 are connected in common, and a resistor R4 is interposed between the common connection point and the output terminal of the differential amplifier 11. The diode D3 outputs a positive voltage as the output signal Vout in order to prevent a negative voltage from being applied between the collector and the emitter of the transistor Tr1 when a negative voltage is output as the output signal Vout. Is provided to prevent a positive voltage from being applied between the collector and emitter of the transistor Tr2. On the other hand, one end of the variable resistor R3 is connected to an intermediate connection point between the variable resistor R1 and the resistor R2, and the other end of the variable resistor R3 is connected to the anode of the diode D1 and the cathode of the diode D2. The cathode of the diode D1 and the anode of the diode D2 are connected to the inverting input terminal of the differential amplifier 11. The above is the configuration of the feedback resistor network NF2.

図３は、本実施形態においてパワーアンプから得られる出力信号Ｖｏｕｔの例を示す波形図である。図３において、電圧＋Ｖｃｃおよび−Ｖｃｃは、出力信号Ｖｏｕｔがクリップ状態となるクリップ点である。本実施形態では、正極性の出力信号Ｖｏｕｔの電圧値がクリップ点＋Ｖｃｃよりもやや低い閾値＋Ｖｔｈに達したとき、または負極性の出力信号Ｖｏｕｔの電圧値がクリップ点−Ｖｃｃよりもやや高い閾値−Ｖｔｈに達したときに、可変抵抗Ｒ１の両端に得られる分圧によりトランジスタＴｒ１またはＴｒ２がＯＮ状態となるように可変抵抗Ｒ１の抵抗値を調節する。このように調節しておくことにより、正極性の出力信号Ｖｏｕｔが出力されている期間においてその電圧値が閾値Ｖｔｈより高くなると、可変抵抗Ｒ１および抵抗Ｒ２に対し、ＯＮ状態のトランジスタＴｒ１および抵抗Ｒ４が並列接続された状態となる。そして、出力信号Ｖｏｕｔの電圧値が閾値Ｖｔｈを越えると、その超過分に応じてトランジスタＴｒ１に対するベース電流が増加する。このため、出力信号Ｖｏｕｔの閾値Ｖｔｈからの超過分が増加するに従い、差動増幅器１１の出力端子と反転入力端子との間に介在する帰還抵抗の抵抗値が低下し、利得Ｇが低下する。このため、図３において実線で示すように、閾値Ｖｔｈを越えた以後の出力信号Ｖｏｕｔの波形が鈍り、クリップ（破線参照）の発生が防止される。負極性の出力信号Ｖｏｕｔが出力されている期間においてその電圧値が閾値−Ｖｔｈより低くなった場合には、トランジスタＴｒ２がＯＮ状態となり、以上と同様な動作によりクリップの発生が防止される。   FIG. 3 is a waveform diagram showing an example of the output signal Vout obtained from the power amplifier in the present embodiment. In FIG. 3, voltages + Vcc and -Vcc are clip points at which the output signal Vout is clipped. In the present embodiment, when the voltage value of the positive output signal Vout reaches the threshold value + Vth slightly lower than the clip point + Vcc, or the voltage value of the negative output signal Vout is a threshold value slightly higher than the clip point −Vcc− When Vth is reached, the resistance value of the variable resistor R1 is adjusted so that the transistor Tr1 or Tr2 is turned on by voltage division obtained at both ends of the variable resistor R1. By adjusting in this way, when the voltage value becomes higher than the threshold value Vth during the period in which the positive output signal Vout is output, the transistor Tr1 and the resistor R4 which are in the ON state with respect to the variable resistor R1 and the resistor R2. Are connected in parallel. When the voltage value of the output signal Vout exceeds the threshold value Vth, the base current for the transistor Tr1 increases according to the excess. For this reason, as the excess of the output signal Vout from the threshold value Vth increases, the resistance value of the feedback resistor interposed between the output terminal and the inverting input terminal of the differential amplifier 11 decreases, and the gain G decreases. For this reason, as shown by a solid line in FIG. 3, the waveform of the output signal Vout after exceeding the threshold value Vth becomes dull, and the occurrence of the clip (see the broken line) is prevented. When the voltage value becomes lower than the threshold value −Vth during the period in which the negative output signal Vout is output, the transistor Tr2 is turned on and the occurrence of clipping is prevented by the same operation as described above.

また、本実施形態では、可変抵抗Ｒ３の抵抗値を調節することにより、出力信号Ｖｏｕｔが閾値＋Ｖｔｈより高い区間または閾値−Ｖｔｈより低い区間において出力信号Ｖｏｕｔの波形をどの程度鈍らせるかを調節することが可能である。   Further, in the present embodiment, by adjusting the resistance value of the variable resistor R3, it is adjusted how much the waveform of the output signal Vout is blunted in a section where the output signal Vout is higher than the threshold value + Vth or lower than the threshold value −Vth. It is possible.

以下、図４および図５を参照し、この動作について説明する。まず、図４は、可変抵抗Ｒ３とダイオードＤ１（またはＤ２）からなる直列回路における印加電圧Ｖと電流Ｉとの関係を示している。この図に示すように、可変抵抗Ｒ３の抵抗値を高くするに従い、符号ａ、ｂおよびｃによって示すように、電圧Ｖに対する電流Ｉの変化のスロープ（以下、Ｖ−Ｉスロープという）は緩やかになる。すなわち、可変抵抗Ｒ３とダイオードＤ１（またはＤ２）は、Ｖ−Ｉスロープの調節が可能な非線形素子を構成している。可変抵抗Ｒ１にはこの非線形素子が並列接続されている。従って、この非線形素子のＶ−Ｉスロープを調節することにより、出力信号Ｖｏｕｔの増加に対するトランジスタＴｒ１（Ｔｒ２）のベース電流の増加の程度を調節し、出力信号Ｖｏｕｔの電圧値の閾値Ｖｔｈからの超過分に応じた利得の低下の度合いを調節することができる。よって、可変抵抗Ｒ３の抵抗値の調節により、図５において符号ａ、ｂおよびｃによって示すように、出力信号Ｖｏｕｔの絶対値が閾値Ｖｔｈを越えている区間において出力信号Ｖｏｕｔの波形を鈍らせる程度を調節することができる。   Hereinafter, this operation will be described with reference to FIGS. First, FIG. 4 shows the relationship between the applied voltage V and the current I in a series circuit composed of the variable resistor R3 and the diode D1 (or D2). As shown in this figure, as the resistance value of the variable resistor R3 is increased, the slope of the change in the current I with respect to the voltage V (hereinafter referred to as the V-I slope) gradually increases as indicated by symbols a, b and c. Become. That is, the variable resistor R3 and the diode D1 (or D2) constitute a non-linear element capable of adjusting the V-I slope. This nonlinear element is connected in parallel to the variable resistor R1. Therefore, by adjusting the VI slope of this nonlinear element, the degree of increase in the base current of the transistor Tr1 (Tr2) with respect to the increase in the output signal Vout is adjusted, and the voltage value of the output signal Vout exceeds the threshold value Vth. The degree of gain reduction according to the minute can be adjusted. Therefore, by adjusting the resistance value of the variable resistor R3, the waveform of the output signal Vout is blunted in the section where the absolute value of the output signal Vout exceeds the threshold value Vth, as indicated by symbols a, b and c in FIG. Can be adjusted.

以上説明したように、本実施形態によれば、出力信号の電圧値が閾値を越えた場合にその超過分に応じて帰還抵抗が低下し、パワーアンプの利得が低下するので、クリップの発生を防止することができる。また、その際に帰還抵抗は、パワーアンプの出力信号により決定され、パワーアンプの出力信号の変化に対して帰還抵抗の抵抗値は遅滞なく追従する。従って、本実施形態によれば、入力信号のレベル変化に応じてパワーアンプの出力信号のレベルが急激に変化する場合であっても、クリップの発生を防止することができる。   As described above, according to the present embodiment, when the voltage value of the output signal exceeds the threshold value, the feedback resistance decreases according to the excess, and the gain of the power amplifier decreases. Can be prevented. At that time, the feedback resistor is determined by the output signal of the power amplifier, and the resistance value of the feedback resistor follows the change of the output signal of the power amplifier without delay. Therefore, according to the present embodiment, even when the level of the output signal of the power amplifier changes abruptly according to the level change of the input signal, the occurrence of clipping can be prevented.

＜他の実施形態＞
以上、この発明の一実施形態を説明したが、本発明にはこれ以外にも実施形態があり得る。例えば上記実施形態では、帰還抵抗を変化させるためのスイッチング素子としてバイポーラトランジスタを用いたが、これに代えて、ＭＯＳＦＥＴなどを用いてもよい。また、上記実施形態では、正負の２つの電源により動作するパワーアンプを一例として挙げたが、本発明は単一電源で動作するパワーアンプにも勿論適用可能である。 <Other embodiments>
Although one embodiment of the present invention has been described above, the present invention may have other embodiments. For example, in the above embodiment, a bipolar transistor is used as a switching element for changing the feedback resistance. However, a MOSFET or the like may be used instead. In the above-described embodiment, a power amplifier that operates with two positive and negative power supplies has been described as an example, but the present invention can also be applied to a power amplifier that operates with a single power supply.

この発明の一実施形態であるパワーアンプの基本構成を示す回路図である。It is a circuit diagram which shows the basic composition of the power amplifier which is one Embodiment of this invention. 同パワーアンプの具体的構成例を示す回路図である。It is a circuit diagram which shows the specific structural example of the power amplifier. 同パワーアンプの出力信号波形を示す波形図である。It is a wave form diagram which shows the output signal waveform of the same power amplifier. 同パワーアンプにおける可変抵抗およびダイオードからなる非線形素子の作用を説明する図である。It is a figure explaining the effect | action of the nonlinear element which consists of a variable resistance and a diode in the power amplifier. 同パワーアンプにおける可変抵抗およびダイオードからなる非線形素子の作用を説明する図である。It is a figure explaining the effect | action of the nonlinear element which consists of a variable resistance and a diode in the power amplifier. 従来のパワーアンプの構成例を示す回路図である。It is a circuit diagram which shows the structural example of the conventional power amplifier. 従来のパワーアンプの問題点を説明する波形図である。It is a wave form diagram explaining the problem of the conventional power amplifier.

符号の説明Explanation of symbols

１１……差動増幅器、１２……帰還回路、ＮＦ１……抵抗、ＮＦ２……帰還抵抗網、Ｒ１〜Ｒ４……抵抗、Ｄ１〜Ｄ４……ダイオード、Ｔｒ１，Ｔｒ２……トランジスタ（スイッチング素子）。 DESCRIPTION OF SYMBOLS 11 ... Differential amplifier, 12 ... Feedback circuit, NF1 ... Resistance, NF2 ... Feedback resistance network, R1-R4 ... Resistance, D1-D4 ... Diode, Tr1, Tr2 ... Transistor (switching element).

Claims (3)

増幅器と、
前記増幅器の出力信号を入力側に負帰還させる帰還回路とを具備し、
前記帰還回路は、前記増幅器の出力信号の電圧値が前記増幅器における出力可能電圧範囲内の閾値を越える場合にその超過分に応じて前記負帰還が行われる経路の帰還抵抗が低下するように構成されてなることを特徴とするパワーアンプ。 An amplifier;
A feedback circuit for negatively feeding back the output signal of the amplifier to the input side,
The feedback circuit is configured such that when the voltage value of the output signal of the amplifier exceeds a threshold value within the output possible voltage range of the amplifier, the feedback resistance of the path where the negative feedback is performed is reduced according to the excess. Power amplifier characterized by being made. 前記帰還回路は、
前記増幅器の入出力間に直列に介挿された複数の抵抗と、
前記複数の抵抗に対して並列に接続され、前記複数の抵抗の中間接続点からバイアスを受けることによりＯＮ状態となるスイッチング素子と
を具備することを特徴とする請求項１に記載のパワーアンプ。 The feedback circuit is
A plurality of resistors inserted in series between the input and output of the amplifier;
The power amplifier according to claim 1, further comprising: a switching element that is connected in parallel to the plurality of resistors and that is turned on by receiving a bias from an intermediate connection point of the plurality of resistors. 前記帰還回路は、
前記複数の抵抗の１つに並列接続され、印加電圧に対する電流の変化のスロープの調整が可能な非線形素子を前記中間接続点に接続してなることを特徴とする請求項２に記載のパワーアンプ。 The feedback circuit is
3. The power amplifier according to claim 2, wherein a non-linear element connected in parallel to one of the plurality of resistors and capable of adjusting a slope of a change in current with respect to an applied voltage is connected to the intermediate connection point. .
JP2005090207A 2005-03-25 2005-03-25 Power Amplifier Expired - Fee Related JP4539395B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005090207A JP4539395B2 (en) 2005-03-25 2005-03-25 Power Amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005090207A JP4539395B2 (en) 2005-03-25 2005-03-25 Power Amplifier

Publications (2)

Publication Number Publication Date
JP2006279101A true JP2006279101A (en) 2006-10-12
JP4539395B2 JP4539395B2 (en) 2010-09-08

Family

ID=37213445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005090207A Expired - Fee Related JP4539395B2 (en) 2005-03-25 2005-03-25 Power Amplifier

Country Status (1)

Country Link
JP (1) JP4539395B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009159537A (en) * 2007-12-27 2009-07-16 Alpine Electronics Inc Acoustic device
JP2010109845A (en) * 2008-10-31 2010-05-13 Onkyo Corp Tone control device
JP2010130278A (en) * 2008-11-27 2010-06-10 Kenwood Corp Signal processing apparatus, switching circuit, and method of correcting characteristic of semiconductor device
JP2011155333A (en) * 2010-01-26 2011-08-11 Yamaha Corp Signal processing circuit
JP2012191616A (en) * 2011-03-08 2012-10-04 Honeywell Internatl Inc High linearity signal processing amplifier

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS567509A (en) * 1979-06-29 1981-01-26 Tektronix Inc Nonnlinear amplifying circuit
JPS63208312A (en) * 1987-02-24 1988-08-29 Matsushita Electric Ind Co Ltd Amplifier
JPH04220008A (en) * 1990-12-20 1992-08-11 Sharp Corp Amplifier circuit
JP2002084149A (en) * 2000-09-06 2002-03-22 New Japan Radio Co Ltd Transimpedance circuit
JP2002330259A (en) * 2001-05-06 2002-11-15 Optoelectronics Co Ltd Intermediate processing circuit for wide dynamic signal

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS567509A (en) * 1979-06-29 1981-01-26 Tektronix Inc Nonnlinear amplifying circuit
JPS63208312A (en) * 1987-02-24 1988-08-29 Matsushita Electric Ind Co Ltd Amplifier
JPH04220008A (en) * 1990-12-20 1992-08-11 Sharp Corp Amplifier circuit
JP2002084149A (en) * 2000-09-06 2002-03-22 New Japan Radio Co Ltd Transimpedance circuit
JP2002330259A (en) * 2001-05-06 2002-11-15 Optoelectronics Co Ltd Intermediate processing circuit for wide dynamic signal

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009159537A (en) * 2007-12-27 2009-07-16 Alpine Electronics Inc Acoustic device
JP2010109845A (en) * 2008-10-31 2010-05-13 Onkyo Corp Tone control device
JP2010130278A (en) * 2008-11-27 2010-06-10 Kenwood Corp Signal processing apparatus, switching circuit, and method of correcting characteristic of semiconductor device
JP2011155333A (en) * 2010-01-26 2011-08-11 Yamaha Corp Signal processing circuit
JP2012191616A (en) * 2011-03-08 2012-10-04 Honeywell Internatl Inc High linearity signal processing amplifier

Also Published As

Publication number Publication date
JP4539395B2 (en) 2010-09-08

Similar Documents

Publication Publication Date Title
JP4589665B2 (en) Amplifier and high-frequency power amplifier using the same
KR102454811B1 (en) Envelope-tracking current bias circuit with improved offset cancellation
US7834702B2 (en) Efficient power amplifier
JP4539395B2 (en) Power Amplifier
CN101087126A (en) Input-gain control apparatus and method
US20130169365A1 (en) Automatic gain control feedback amplifier
JP2001358544A (en) Amplifier circuit
JP2008311832A (en) Electroacoustic transducer
US5196807A (en) Amplifying circuit
US7245188B2 (en) Light receiving amplification circuit
US7106135B2 (en) Amplifier system and method
US5745587A (en) Hearing aid amplifier circuitry
JP5482232B2 (en) Signal processing circuit
JP3413281B2 (en) Power amplifier circuit
EP1357664A3 (en) Variable gain amplifer
JP5040861B2 (en) Constant voltage circuit
US20030169112A1 (en) Variable gain amplifier with low power consumption
US20020121933A1 (en) Class AB, high speed, input stage with base current compensation for fast settling time
JP2908288B2 (en) Current feedback bias amplifier
JPS6123689B2 (en)
JP2001284969A (en) Power amplifier
JP3922906B2 (en) Wideband differential amplifier circuit
JP3300222B2 (en) Delta-sigma modulation type analog / digital conversion circuit
JP3402934B2 (en) Amplifier circuit
JPH0210666Y2 (en)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100601

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100614

R150 Certificate of patent or registration of utility model

Ref document number: 4539395

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees