JP3413281B2 - Power amplifier circuit - Google Patents

Power amplifier circuit

Info

Publication number
JP3413281B2
JP3413281B2 JP11218394A JP11218394A JP3413281B2 JP 3413281 B2 JP3413281 B2 JP 3413281B2 JP 11218394 A JP11218394 A JP 11218394A JP 11218394 A JP11218394 A JP 11218394A JP 3413281 B2 JP3413281 B2 JP 3413281B2
Authority
JP
Japan
Prior art keywords
voltage
power
output
pair
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11218394A
Other languages
Japanese (ja)
Other versions
JPH07283662A (en
Inventor
昭夫 小沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corp filed Critical Pioneer Corp
Priority to JP11218394A priority Critical patent/JP3413281B2/en
Publication of JPH07283662A publication Critical patent/JPH07283662A/en
Application granted granted Critical
Publication of JP3413281B2 publication Critical patent/JP3413281B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はスイッチング電源を用
い、入力信号電圧に応じた電源電圧を電力増幅トランジ
スタに供給するようにした電力増幅回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power amplification circuit which uses a switching power supply and supplies a power supply voltage corresponding to an input signal voltage to a power amplification transistor.

【0002】[0002]

【従来の技術】かかる従来の電力増幅回路は例えば図1
3のように構成されている。同図において、1は入力I
Nの入力信号電圧Vinを電圧増幅する電圧増幅器、Q
1、Q2は電圧増幅器1よりの出力を電力増幅する相補
型プッシュプルトランジスタ構成の電力増幅トランジス
タ、±B1は第1電源電圧、V1、V2は電圧増幅器1
の出力に直列接続された基準電圧源、2、3は第1電源
電圧±B1をスイッチングするトランジスタ、FETな
どで構成されるスイッチング素子、4、5はコイルL
1、コンデンサC1およびコイルL2、コンデンサC2
より構成されスイッチング素子2、3の出力電圧を平滑
するローパスフィルタである。
2. Description of the Related Art Such a conventional power amplifier circuit is shown in FIG.
3 is configured. In the figure, 1 is an input I
A voltage amplifier for amplifying the input signal voltage Vin of N, Q
1, Q2 are power amplification transistors of complementary push-pull transistor configuration for power amplification of the output from the voltage amplifier 1, ± B1 is the first power supply voltage, and V1 and V2 are voltage amplifiers 1.
Of the reference voltage sources 2 and 3 connected in series to the output of the switching element, switching elements composed of transistors and FETs for switching the first power supply voltage ± B1, and 4 and 5 are coils L
1, capacitor C1 and coil L2, capacitor C2
Is a low-pass filter configured by smoothing the output voltage of the switching elements 2 and 3.

【0003】また、6、7は基準電圧V1、V2と入力
信号電圧Vinを電圧増幅器1により電圧増幅された電
圧とを加算した絶対値電圧とローパスフィルタを通過し
た電圧とを比較し、その差電圧を出力する比較回路、D
3、D4はフライホイールダイオードである。
Reference numerals 6 and 7 compare the absolute value voltage obtained by adding the reference voltages V1 and V2 and the voltage obtained by voltage amplification of the input signal voltage Vin by the voltage amplifier 1 with the voltage passed through the low pass filter, and the difference between them. Comparator circuit that outputs voltage, D
3 and D4 are flywheel diodes.

【0004】前記電力増幅トランジスタQ1、Q2の信
号入力端子であるベースに電圧増幅器1よりの出力が供
給され、電源供給端子であるコレクタには、ローパスフ
ィルタ4、5の出力および比較回路6、7の入力が接続
され、共通エミッタより出力OUTが導出されて出力信
号電圧Voutが得られる。
Outputs from the voltage amplifier 1 are supplied to the bases which are the signal input terminals of the power amplification transistors Q1 and Q2, and the outputs which are the low-pass filters 4 and 5 and the comparison circuits 6 and 7 are connected to the collector which is the power supply terminal. Input is connected, the output OUT is derived from the common emitter, and the output signal voltage Vout is obtained.

【0005】以上の構成において、図中上段の構成(電
圧増幅器1、スイッチング素子2、第1電源電圧+B
1、電力増幅トランジスタQ1、ローパスフィルタ4、
比較回路6、基準電圧V1)について動作を説明する
が、図中下段の構成についても同様である。
In the above configuration, the configuration in the upper part of the figure (voltage amplifier 1, switching element 2, first power supply voltage + B
1, power amplification transistor Q1, low-pass filter 4,
The operation of the comparison circuit 6 and the reference voltage V1) will be described, but the same applies to the configuration in the lower part of the figure.

【0006】入力信号電圧Vinを電圧増幅器1により
電圧増幅された電圧に、基準電圧V1を加算した電圧の
絶対値がローパスフィルタ4よりの出力電圧より大きい
ときは、比較回路6の出力によりスイッチング素子2が
オンとなる。そこで、第1電源電圧+B1がスイッチン
グ素子2を通してローパスフィルタ4に供給され、第1
電源電圧+B1のスイッチング出力が平滑されて比較回
路6に入力される。スイッチング素子2がオンしている
期間においてローパスフィルタ4の出力電圧は増加する
が、この出力電圧が前記入力信号電圧Vinを電圧増幅
器1により電圧増幅された電圧に基準電圧V1を加算し
た電圧の絶対値より大きくなると、比較回路6の出力に
よりスイッチング素子2がオフとなる。そこで、ローパ
スフィルタ4には第1電源電圧+B1が供給されなくな
り、ローパスフィルタ4の出力電圧は低下するが、前記
絶対値電圧がこの出力電圧より大きくなると再度スイッ
チング素子2がオンとなり、第1電源電圧+B1がスイ
ッチング素子2を通してローパスフィルタ4に供給され
る。
When the absolute value of the voltage obtained by adding the reference voltage V1 to the voltage obtained by amplifying the input signal voltage Vin by the voltage amplifier 1 is larger than the output voltage from the low pass filter 4, the output of the comparison circuit 6 causes the switching element. 2 turns on. Therefore, the first power supply voltage + B1 is supplied to the low-pass filter 4 through the switching element 2,
The switching output of the power supply voltage + B1 is smoothed and input to the comparison circuit 6. Although the output voltage of the low-pass filter 4 increases during the period when the switching element 2 is on, this output voltage is the absolute value of the voltage obtained by adding the reference voltage V1 to the voltage obtained by amplifying the input signal voltage Vin by the voltage amplifier 1. When it becomes larger than the value, the switching element 2 is turned off by the output of the comparison circuit 6. Therefore, the first power supply voltage + B1 is no longer supplied to the low-pass filter 4, and the output voltage of the low-pass filter 4 decreases. However, when the absolute value voltage becomes higher than this output voltage, the switching element 2 is turned on again and the first power supply is turned on. The voltage + B1 is supplied to the low pass filter 4 through the switching element 2.

【0007】以下、前記動作を繰り返すことにより、比
較回路6の2つの入力電圧がほぼ等しくなるように帰還
がかかり、電力増幅トランジスタQ1のコレクタには図
14に示すように電力増幅トランジスタQ1の出力信号
電圧Voutに基準電圧V1を加算した電圧が電力増幅
トランジスタQ1のコレクタに供給され、この電圧は出
力信号電圧Voutおよび入力信号電圧Vinに追従し
て変化する。
Thereafter, by repeating the above operation, feedback is applied so that the two input voltages of the comparison circuit 6 become substantially equal, and the collector of the power amplification transistor Q1 outputs the output of the power amplification transistor Q1 as shown in FIG. A voltage obtained by adding the reference voltage V1 to the signal voltage Vout is supplied to the collector of the power amplification transistor Q1, and this voltage changes following the output signal voltage Vout and the input signal voltage Vin.

【0008】このとき、電力増幅トランジスタQ1、Q
2のコレクタ損失Pcが通常の固定電源によるA級増幅
器やB1級増幅器に比して小さくなり、発熱を抑制する
ことができる。
At this time, the power amplification transistors Q1 and Q
The collector loss Pc of 2 is smaller than that of a class A amplifier or a class B1 amplifier using a normal fixed power source, and heat generation can be suppressed.

【0009】[0009]

【発明が解決しようとする課題】しかしながらかかる従
来の構成においては、スイッチング素子2、3のスイッ
チング時のノイズが電力増幅トランジスタQ1、Q2や
電圧増幅器1などの増幅回路に入り込み、SN比が悪化
するという課題を生じる。
However, in such a conventional configuration, noise at the time of switching the switching elements 2 and 3 gets into the amplification circuits such as the power amplification transistors Q1 and Q2 and the voltage amplifier 1 to deteriorate the SN ratio. The problem arises.

【0010】特に出力信号が小さいときのSN比の悪化
が顕著であり、オーディオ増幅器のように高SN比が要
求される増幅器では満足できる性能が得にくい。
Particularly, when the output signal is small, the SN ratio is significantly deteriorated, and it is difficult to obtain satisfactory performance in an amplifier which requires a high SN ratio such as an audio amplifier.

【0011】そこで、本発明の目的は発熱の発生を抑制
すると共にSN比の悪化を防止するようにした電力増幅
回路を提供するものである。
Therefore, an object of the present invention is to provide a power amplifier circuit which suppresses the generation of heat and prevents the deterioration of the SN ratio.

【0012】[0012]

【課題を解決するための手段】前記課題を解決するため
成された請求項1記載の発明は、入力信号を電力増幅す
る電力増幅トランジスタと、電源電圧と、前記電源電圧
を制御信号に応じてスイッチングする第1スイッチング
素子と、前記第1スイッチング素子よりの出力電圧を平
滑するローパスフィルタと、前記入力信号電圧に第1基
準電圧を加算した電圧と前記ローパスフィルタよりの出
力電圧とが入力され両者の電圧を比較してその差電圧を
出力しこれを前記第1スイッチング素子に制御信号とし
て供給する第1比較回路とを備え、前記ローパスフィル
タよりの出力電圧を前記電力増幅トランジスタの電源供
給端子に電源電圧として供給する電力増幅回路におい
て、前記電源電圧と前記電力増幅トランジスタの電源供
給端子間に接続され制御信号に応じてスイッチングする
第2スイッチング素子と、前記入力信号電圧と第2基準
電圧とを比較して両者の差電圧に応じた信号を出力しこ
れを前記第2スイッチング素子に制御信号として供給す
る第2比較回路とを備え、前記電力増幅トランジスタの
出力信号電圧が小さい時あるいは無信号時には、前記第
2比較回路よりの制御信号により第2スイッチング素子
がオンして該第2スイッチング素子を通して前記電源電
圧が電力増幅トランジスタの電源供給端子に供給される
と共に、前記第1比較回路よりの制御信号により第1ス
イッチング素子がオフするようにしたことを特徴とす
る。
Means for Solving the Problems The invention of <br/> made claims 1, wherein in order to solve the above problems, to power-amplifying the input signal
Power amplification transistor, power supply voltage, and the power supply voltage
Switching for switching the control signal according to the control signal
Output voltage from the device and the first switching device
A low-pass filter that slides, and a first group for the input signal voltage.
Output voltage from the low-pass filter
Input voltage is input and both voltages are compared and the difference voltage is
Output it as a control signal to the first switching element
And a first comparison circuit that supplies the
Output voltage from the power supply to the power amplifier transistor power supply.
In the power amplifier circuit that supplies the power supply voltage to the supply terminal
The power supply voltage and the power supply of the power amplification transistor.
It is connected between the supply terminals and switches according to the control signal.
A second switching element, the input signal voltage and a second reference
Compare the voltage and output a signal according to the voltage difference between the two.
This is supplied to the second switching element as a control signal
And a second comparison circuit,
When the output signal voltage is small or there is no signal,
2nd switching element according to the control signal from the 2 comparison circuit
Is turned on and the power supply is turned on through the second switching element.
Voltage is supplied to the power supply terminal of the power amplification transistor
Along with the control signal from the first comparison circuit,
The feature is that the switching element is turned off.
It

【0013】かかる構成を有する本発明の電力増幅回路
によれば、入力信号電圧に第1基準電圧を加算した電圧
が前記ローパスフィルタよりの出力電圧より大きいとき
には、第1比較回路よりの出力により第1スイッチング
素子がオンとなり、電源電圧第1スイッチング素子を
通してローパスフィルタに供給され、平滑されて第1
較回路に入力される。この平滑されたローパスフィルタ
出力が前記入力信号電圧に第1基準電圧を加算した電圧
より大きくなると第1比較回路よりの出力により第1
イッチング素子がオフとなり、ローパスフィルタには
源電圧が供給されなくなりローパスフィルタ出力が低下
する。そしてローパスフィルタ出力が前記入力信号電圧
に第1基準電圧を加算した電圧より小さくなると第1
較回路よりの出力により第1スイッチング素子が再度オ
ンとなり、以下、第1比較回路の2つの入力電圧がほぼ
等しくなるように帰還がかかり、電力増幅トランジスタ
の電源供給端子には電力増幅トランジスタの出力信号電
圧に前記基準電圧を加算した電圧が供給され、この電圧
は出力信号電圧および入力信号電圧に追従して変化す
る。
The power amplifier circuit of the present invention having such a configuration
According to this, when the voltage obtained by adding the first reference voltage to the input signal voltage is larger than the output voltage from the low pass filter, the first switching element is turned on by the output from the first comparison circuit, and the power supply voltage is switched to the first switching circuit. It is supplied to the low-pass filter through the element, smoothed, and input to the first comparison circuit. When the output of the smoothed low-pass filter becomes larger than the voltage obtained by adding the first reference voltage to the input signal voltage, the first switching element is turned off by the output from the first comparison circuit, and the low-pass filter is electrically charged.
The source voltage is no longer supplied and the low-pass filter output drops. And the low-pass filter output is the input signal voltage
When the voltage becomes smaller than the voltage obtained by adding the first reference voltage to, the first switching element is turned on again by the output from the first comparison circuit, and thereafter , feedback is applied so that the two input voltages of the first comparison circuit become substantially equal, A voltage obtained by adding the reference voltage to the output signal voltage of the power amplification transistor is supplied to the power supply terminal of the power amplification transistor, and this voltage changes following the output signal voltage and the input signal voltage.

【0014】また、入力信号電圧が第2基準電圧より小
さく、電力増幅トランジスタの出力信号電圧が小さい時
あるいは無信号時には、第2比較回路よりの制御信号に
より第2スイッチング素子がオンし、該第2スイッチン
グ素子を通して電源電圧が電力増幅トランジスタの電源
供給端子に供給されると共に、第1比較回路よりの制御
信号により第1スイッチング素子がオフし、電力増幅ト
ランジスタには一定の電源電圧が供給される。
When the input signal voltage is smaller than the second reference voltage and the output signal voltage of the power amplification transistor is small or there is no signal, the second switching element is turned on by the control signal from the second comparison circuit, and the second switching element is turned on. The power supply voltage is supplied to the power supply terminal of the power amplification transistor through the two switching elements, the first switching element is turned off by the control signal from the first comparison circuit, and a constant power supply voltage is supplied to the power amplification transistor. .

【0015】[0015]

【実施例】以下、本発明の実施例を図面と共に説明す
る。図1に示す実施例において、図3の構成と同一部分
は同一符号を付記する。
Embodiments of the present invention will be described below with reference to the drawings. In the embodiment shown in FIG. 1, the same parts as those in the configuration of FIG. 3 are designated by the same reference numerals.

【0016】±B2は第1電源電圧±B1より電圧が小
さい第2電源電圧であり、一方向性素子であるダイオー
ドD1、D2を介して電力増幅トランジスタQ1、Q2
のコレクタと比較回路6、7のローパスフィルタ出力が
印加される側の入力に供給される。この第2電源電圧±
B2は例えば第1電源電圧±B1の約1/5〜1/10
程度に設定する。
± B2 is a second power supply voltage which is smaller than the first power supply voltage ± B1, and the power amplification transistors Q1 and Q2 are connected via the diodes D1 and D2 which are unidirectional elements.
And the low-pass filter outputs of the comparator circuits 6 and 7 are supplied to the input on the side to which the output is applied. This second power supply voltage ±
B2 is, for example, about 1/5 to 1/10 of the first power supply voltage ± B1
Set to a degree.

【0017】以上の構成において、図中上段の構成(電
圧増幅器1、スイッチング素子2、第1電源電圧+B
1、電力増幅トランジスタQ1、ローパスフィルタ4、
比較回路6、基準電圧V1、第2電源電圧+B2、ダイ
オードD1)について動作を説明するが、図中下段の構
成についても同様である。
In the above configuration, the configuration in the upper part of the figure (voltage amplifier 1, switching element 2, first power supply voltage + B
1, power amplification transistor Q1, low-pass filter 4,
The operation of the comparison circuit 6, the reference voltage V1, the second power supply voltage + B2, and the diode D1) will be described, but the same applies to the configuration in the lower stage of the figure.

【0018】入力信号電圧Vinを電圧増幅器1により
電圧増幅された電圧に、基準電圧V1を加算した電圧の
絶対値が、ローパスフィルタ4よりの出力電圧であるス
イッチング素子2の出力電圧を平滑した電圧より大きい
ときは、比較回路6の出力によりスイッチング素子2が
オンとなる。そこで、第1電源電圧+B1がスイッチン
グ素子2を通してローパスフィルタ4に供給され、第1
電源電圧+B1のスイッチング出力が平滑されて比較回
路6に入力される。スイッチング素子2がオンしている
期間においてローパスフィルタ4の出力電圧は増加する
が、この出力電圧が前記入力信号電圧Vinを電圧増幅
器1により電圧増幅された電圧に基準電圧V1を加算し
た電圧の絶対値より大きくなると、比較回路6の出力に
よりスイッチング素子2がオフとなる。そこで、ローパ
スフィルタ4には第1電源電圧+B1が供給されなくな
り、ローパスフィルタ4の出力電圧は低下するが、前記
絶対値電圧がこの出力電圧より大きくなると再度スイッ
チング素子2がオンとなり、第1電源電圧+B1がスイ
ッチング素子2を通してローパスフィルタ4に供給され
る。
The absolute value of the voltage obtained by adding the reference voltage V1 to the voltage obtained by amplifying the input signal voltage Vin by the voltage amplifier 1 is a voltage obtained by smoothing the output voltage of the switching element 2 which is the output voltage from the low pass filter 4. When it is larger, the switching element 2 is turned on by the output of the comparison circuit 6. Therefore, the first power supply voltage + B1 is supplied to the low-pass filter 4 through the switching element 2,
The switching output of the power supply voltage + B1 is smoothed and input to the comparison circuit 6. Although the output voltage of the low-pass filter 4 increases during the period when the switching element 2 is on, this output voltage is the absolute value of the voltage obtained by adding the reference voltage V1 to the voltage obtained by amplifying the input signal voltage Vin by the voltage amplifier 1. When it becomes larger than the value, the switching element 2 is turned off by the output of the comparison circuit 6. Therefore, the first power supply voltage + B1 is no longer supplied to the low-pass filter 4, and the output voltage of the low-pass filter 4 decreases. However, when the absolute value voltage becomes higher than this output voltage, the switching element 2 is turned on again and the first power supply is turned on. The voltage + B1 is supplied to the low pass filter 4 through the switching element 2.

【0019】以下、前記動作を繰り返すことにより、比
較回路6の2つの入力電圧がほぼ等しくなるように帰還
がかかり、電力増幅トランジスタQ1のコレクタには図
2(a)に示すように電力増幅トランジスタQ1の出力
信号電圧Voutに基準電圧V1を加算した電圧が電力
増幅トランジスタQ1のコレクタに供給され、この電圧
は出力信号電圧Voutおよび入力信号電圧Vinに追
従して変化する。
By repeating the above operation, feedback is performed so that the two input voltages of the comparison circuit 6 become substantially equal, and the collector of the power amplifying transistor Q1 has the power amplifying transistor as shown in FIG. 2 (a). A voltage obtained by adding the reference voltage V1 to the output signal voltage Vout of Q1 is supplied to the collector of the power amplification transistor Q1, and this voltage changes following the output signal voltage Vout and the input signal voltage Vin.

【0020】一方、入力信号電圧Vinを電圧増幅器1
により電圧増幅された電圧に、基準電圧V1を加算した
電圧の絶対値が、ローパスフィルタ4よりの出力電圧よ
り小さいときは、比較回路6の出力によりスイッチング
素子2がオフとなる。そこで、第2電源電圧+B2の電
圧がダイオードD1を介して電力増幅トランジスタQ1
のコレクタに供給され、電力増幅トランジスタQ1のコ
レクタには図2(b)に示すように固定電源電圧が印加
される。
On the other hand, the input signal voltage Vin is fed to the voltage amplifier 1
When the absolute value of the voltage obtained by adding the reference voltage V1 to the voltage amplified by is smaller than the output voltage from the low-pass filter 4, the output of the comparison circuit 6 turns off the switching element 2. Therefore, the voltage of the second power supply voltage + B2 is supplied to the power amplification transistor Q1 via the diode D1.
2 and the fixed power supply voltage is applied to the collector of the power amplification transistor Q1 as shown in FIG. 2 (b).

【0021】つまり、電力増幅トランジスタQ1、Q2
に対して第2電源電圧±B2による電源電圧供給まで
は、スイッチング素子2、3によるスイッチング電源は
動作しなくても出力信号電圧Voutが得られるので、
小出力時のSN比の悪化を防止できる。
That is, the power amplification transistors Q1 and Q2
On the other hand, the output signal voltage Vout can be obtained even when the switching power supply by the switching elements 2 and 3 does not operate until the power supply voltage is supplied by the second power supply voltage ± B2.
It is possible to prevent deterioration of the SN ratio at the time of small output.

【0022】図3は本発明にかかる第2実施例を示し、
基準電圧V1、V2を電圧増幅器1の入力側に接続し、
ローパスフィルタ4、5の出力に電圧減衰器8、9を接
続してローパスフィルタ出力を減衰させて比較回路6、
7に供給するように構成したものであり、その他の構成
は図1と同様である。
FIG. 3 shows a second embodiment according to the present invention,
Connect the reference voltages V1 and V2 to the input side of the voltage amplifier 1,
The voltage attenuators 8 and 9 are connected to the outputs of the low-pass filters 4 and 5 to attenuate the output of the low-pass filter and the comparison circuit 6
7, and other configurations are the same as those in FIG.

【0023】なお、図3において電圧増幅器1の利得を
Aとすると、電圧減衰器8、9の減衰度を1/Aとし、
基準電圧V1、V2を図1の基準電圧V1、V2に対し
て1/Aに設定する。
When the gain of the voltage amplifier 1 is A in FIG. 3, the attenuation of the voltage attenuators 8 and 9 is 1 / A,
The reference voltages V1 and V2 are set to 1 / A with respect to the reference voltages V1 and V2 of FIG.

【0024】かかる図3において、電力増幅トランジス
タQ1、Q2のコレクタ電圧はA・Vinとなり、電圧
減衰器8、9により1/A倍されて比較回路6、7のロ
ーパスフィルタ側入力には入力信号電圧Vinが入力さ
れる。また、基準電圧V1、V2は図1の基準電圧V
1、V2に対して1/Aに設定されて比較回路6、7に
入力されているので、比較回路6、7の2入力が等しく
なるようにスイッチング素子2、3が駆動される。
In FIG. 3, the collector voltages of the power amplification transistors Q1 and Q2 are A · Vin, which are multiplied by 1 / A by the voltage attenuators 8 and 9 and input signals to the low-pass filter side inputs of the comparison circuits 6 and 7. The voltage Vin is input. Further, the reference voltages V1 and V2 are the reference voltage V of FIG.
The switching elements 2 and 3 are driven so that the two inputs of the comparison circuits 6 and 7 are equal because they are set to 1 / A with respect to 1 and V2 and input to the comparison circuits 6 and 7.

【0025】上記各実施例において、図1に示す実施例
では比較回路6、7が第1電源電圧±B1付近までフル
スイングするので、比較回路6、7は高耐圧のものが要
求される。
In each of the above-described embodiments, in the embodiment shown in FIG. 1, since the comparison circuits 6 and 7 fully swing to the vicinity of the first power supply voltage ± B1, the comparison circuits 6 and 7 are required to have high withstand voltage.

【0026】また、図3に示す実施例においては比較回
路6、7に小電圧が入力されるので、比較回路6、7は
高精度のものが要求される。
Further, in the embodiment shown in FIG. 3, since a small voltage is input to the comparison circuits 6 and 7, the comparison circuits 6 and 7 are required to have high precision.

【0027】図4は上記の点を改善した本発明にかかる
他の実施例を示し、同図において入力信号電圧Vinを
電圧増幅器1とは別の電圧増幅器10、11により電圧
増幅するように構成したものであり、その他の構成は図
3と同様である。
FIG. 4 shows another embodiment according to the present invention in which the above points are improved. In FIG. 4, the input signal voltage Vin is amplified by voltage amplifiers 10 and 11 different from the voltage amplifier 1. The other configurations are the same as those in FIG.

【0028】ここで、電圧増幅器1の利得をAとする
と、電圧増幅器10、11の利得Bは例えば1/20程
度に設定し、かつ電圧減衰器8、9の減衰度をB/Aに
設定する(例えば、A=100であればB=5、電圧減
衰器の減衰度=1/20)。
Here, assuming that the gain of the voltage amplifier 1 is A, the gain B of the voltage amplifiers 10 and 11 is set to about 1/20, and the attenuation of the voltage attenuators 8 and 9 is set to B / A. (For example, if A = 100, B = 5, attenuation of voltage attenuator = 1/20).

【0029】したがって、比較回路6、7のローパスフ
ィルタ側入力にはB・Vinが入力される。また、入力
信号電圧VinはB倍されて基準電圧V1、V2(図1
の基準電圧V1、V2に対して1/Aに設定されてい
る)と加算され、比較回路6、7に入力されているの
で、比較回路6、7の2入力が等しくなるようにスイッ
チング素子2、3が駆動される。
Therefore, B · Vin is input to the low-pass filter side inputs of the comparison circuits 6 and 7. Further, the input signal voltage Vin is multiplied by B to generate reference voltages V1 and V2 (see FIG.
Is set to 1 / A with respect to the reference voltages V1 and V2 of 1) and is input to the comparison circuits 6 and 7, so that the two inputs of the comparison circuits 6 and 7 become equal to each other. 3 are driven.

【0030】図5は本発明にかかる他の実施例を示し、
図1と同一部分は同一符号を付記する。
FIG. 5 shows another embodiment according to the present invention,
The same parts as those in FIG. 1 are designated by the same reference numerals.

【0031】図5においては、図1の第2電源電圧±B
2と、ダイオードD1、D2が省略され、以下の構成が
付加されている。なお、第1電源電圧±B1を以下単に
電源電圧±B1と称する。
In FIG. 5, the second power supply voltage ± B of FIG.
2 and the diodes D1 and D2 are omitted, and the following configuration is added. The first power supply voltage ± B1 will be simply referred to as power supply voltage ± B1 below.

【0032】12、13はそれぞれ入力信号電圧Vin
と正負一対の基準電圧V3、V4とを比較し、その差電
圧に応じた制御信号を出力する一対の比較回路、14、
15はそれぞれ電源電圧±B1と電力増幅トランジスタ
Q1、Q2のコレクタ間に接続され、比較回路12、1
3よりの制御信号によりスイッチングする一対のスイッ
チング素子である。
Reference numerals 12 and 13 denote input signal voltage Vin, respectively.
And a pair of positive and negative reference voltages V3, V4 and outputs a control signal corresponding to the difference voltage, a pair of comparison circuits 14,
15 is connected between the power supply voltage ± B1 and the collectors of the power amplification transistors Q1 and Q2, respectively, and is connected to the comparison circuits 12 and 1
3 is a pair of switching elements that switch according to the control signal from the control unit 3.

【0033】以上の構成において、電力増幅トランジス
タQ1、Q2の共通エミッタから得られる出力信号電圧
Voutが小さいとき、あるいは無信号出力のときにつ
いて説明する。
In the above configuration, a case where the output signal voltage Vout obtained from the common emitter of the power amplification transistors Q1 and Q2 is small or no signal is output will be described.

【0034】出力信号電圧Voutが小さいときは、電
圧増幅器1により電圧増幅された入力信号電圧Vinが
基準電圧V3、V4より小さくなり、比較回路12、1
3よりの制御信号によりスイッチング素子14、15が
オンする。
When the output signal voltage Vout is small, the input signal voltage Vin voltage-amplified by the voltage amplifier 1 becomes smaller than the reference voltages V3 and V4, and the comparison circuits 12 and 1
The switching elements 14 and 15 are turned on by the control signal from 3.

【0035】また、電圧増幅器1により電圧増幅された
入力信号電圧Vinに基準電圧V1、V2を加算した電
圧の絶対値は,電力増幅トランジスタQ1、Q2のコレ
クタ電圧より小さいため、スイッチング素子2、3はオ
フ状態となる。
Further, the absolute value of the voltage obtained by adding the reference voltages V1 and V2 to the input signal voltage Vin voltage-amplified by the voltage amplifier 1 is smaller than the collector voltage of the power amplification transistors Q1 and Q2. Is turned off.

【0036】したがって、電力増幅トランジスタQ1、
Q2の各コレクタには図6に示すように、スイッチング
素子14、15を通して電源電圧±B1が供給される。
このとき、スイッチング素子2、3はオフ状態となって
いるため、スイッチングノイズを生じることがない。
Therefore, the power amplification transistor Q1,
As shown in FIG. 6, the power supply voltage ± B1 is supplied to the collectors of Q2 through switching elements 14 and 15.
At this time, since the switching elements 2 and 3 are off, switching noise is not generated.

【0037】また、スイッチング素子14、15がオン
するレベルは小さいので、電力増幅トランジスタQ1、
Q2の損失も大きくなることがない。
Further, since the level at which the switching elements 14 and 15 are turned on is small, the power amplification transistor Q1,
The loss of Q2 also does not increase.

【0038】一方、出力信号電圧Voutがある程度大
きくなると、電圧増幅器1により電圧増幅された入力信
号電圧Vinが基準電圧V3、V4より大きくなり、比
較回路12、13よりの制御信号によりスイッチング素
子14、15がオフする。
On the other hand, when the output signal voltage Vout becomes large to some extent, the input signal voltage Vin voltage-amplified by the voltage amplifier 1 becomes larger than the reference voltages V3 and V4, and the switching elements 14 and 13 are controlled by the control signals from the comparison circuits 12 and 13. 15 turns off.

【0039】また、図1で説明したように、比較回路
6、7はスイッチング素子2、3のオン・オフ駆動によ
り2つの入力電圧が等しくなるように帰還がかかり、電
力増幅トランジスタQ1、Q2の各コレクタには出力信
号電圧Voutおよび入力信号電圧Vinに追従した電
源電圧が供給される。
As described with reference to FIG. 1, the comparison circuits 6 and 7 are fed back so that the two input voltages become equal by the ON / OFF driving of the switching elements 2 and 3, and the power amplification transistors Q1 and Q2 are fed back. A power supply voltage that follows the output signal voltage Vout and the input signal voltage Vin is supplied to each collector.

【0040】図7、図8はそれぞれ本発明の他の実施例
を示し、図3、図4と同一部分は同一符号を付記する。
7 and 8 show other embodiments of the present invention, respectively, and the same portions as those in FIGS. 3 and 4 are designated by the same reference numerals.

【0041】図7、図8においては、それぞれ図3、図
4の第2電源電圧±B2と、ダイオードD1、D2が省
略され、図5にて説明した一対の比較回路12、13
と、正負一対の基準電圧V3、V4と、一対のスイッチ
ング素子14、15を付加した構成となっている。
In FIGS. 7 and 8, the second power supply voltage ± B2 and the diodes D1 and D2 in FIGS. 3 and 4 are omitted, and the pair of comparison circuits 12 and 13 described in FIG.
And a pair of positive and negative reference voltages V3 and V4 and a pair of switching elements 14 and 15 are added.

【0042】以上の構成において、電力増幅トランジス
タQ1、Q2の共通エミッタから得られる出力信号電圧
Voutが小さいとき、あるいは無信号出力のときは、
前述のように電圧増幅器1により電圧増幅された入力信
号電圧Vinが基準電圧V3、V4より小さくなり、比
較回路12、13よりの制御信号によりスイッチング素
子14、15がオンし、電圧増幅器1により電圧増幅さ
れた入力信号電圧Vinに基準電圧V1、V2を加算し
た電圧の絶対値が、電力増幅トランジスタQ1、Q2の
コレクタ電圧より小さいため、スイッチング素子2、3
はオフ状態となる。
In the above configuration, when the output signal voltage Vout obtained from the common emitter of the power amplification transistors Q1 and Q2 is small, or when there is no signal output,
As described above, the input signal voltage Vin that is voltage-amplified by the voltage amplifier 1 becomes smaller than the reference voltages V3 and V4, the switching elements 14 and 15 are turned on by the control signals from the comparison circuits 12 and 13, and the voltage is increased by the voltage amplifier 1. Since the absolute value of the voltage obtained by adding the reference voltages V1 and V2 to the amplified input signal voltage Vin is smaller than the collector voltage of the power amplification transistors Q1 and Q2, the switching elements 2 and 3 are
Is turned off.

【0043】これにより、電力増幅トランジスタQ1、
Q2の各コレクタにはスイッチング素子14、15を通
して電源電圧±B1が供給される。
As a result, the power amplification transistor Q1,
A power supply voltage ± B1 is supplied to each collector of Q2 through switching elements 14 and 15.

【0044】一方、出力信号電圧Voutがある程度大
きくなると、前述のように電圧増幅器1により電圧増幅
された入力信号電圧Vinが基準電圧V3、V4より大
きくなり、比較回路12、13よりの制御信号によりス
イッチング素子14、15がオフする。
On the other hand, when the output signal voltage Vout becomes large to some extent, the input signal voltage Vin voltage-amplified by the voltage amplifier 1 becomes larger than the reference voltages V3 and V4 as described above, and the control signals from the comparison circuits 12 and 13 make it possible. The switching elements 14 and 15 are turned off.

【0045】また、図3、図4で説明したように、比較
回路6、7はスイッチング素子2、3のオン・オフ駆動
により2つの入力電圧が等しくなるように帰還がかか
り、電力増幅トランジスタQ1、Q2の各コレクタには
出力信号電圧Voutおよび入力信号電圧Vinに追従
した電源電圧が供給される。
Further, as described with reference to FIGS. 3 and 4, the comparator circuits 6 and 7 are fed back so that the two input voltages become equal by the ON / OFF driving of the switching elements 2 and 3, and the power amplification transistor Q1. , Q2 is supplied with a power supply voltage that follows the output signal voltage Vout and the input signal voltage Vin.

【0046】而して、図5、7、8に示す実施例におい
ては、コレクタ電源電圧が出力信号電圧Voutに追従
するような入力信号電圧Vinが連続して入力されたと
き、出力信号電圧Voutの1波ごとにスイッチング素
子14、15がオン・オフを繰り返し、このスイッチン
グ素子14、15によるスイッチングノイズを発生する
ことがある。
Thus, in the embodiments shown in FIGS. 5, 7 and 8, when the input signal voltage Vin such that the collector power supply voltage follows the output signal voltage Vout is continuously input, the output signal voltage Vout. The switching elements 14 and 15 may be repeatedly turned on and off for each wave of, and switching noise may be generated by the switching elements 14 and 15.

【0047】図9乃至図11はかかるスイッチングノイ
ズの発生を防止する手段を付加した実施例を示す。
9 to 11 show an embodiment in which means for preventing the generation of such switching noise is added.

【0048】図9は図5の構成において、比較回路1
2、13よりの出力を遅延回路16、17に入力してこ
の遅延回路16、17の出力を制御信号としてスイッチ
ング素子14、15に供給するように構成されている。
FIG. 9 shows a comparison circuit 1 in the configuration of FIG.
The outputs from 2 and 13 are input to the delay circuits 16 and 17, and the outputs from the delay circuits 16 and 17 are supplied to the switching elements 14 and 15 as control signals.

【0049】また、図10、図11も同様に図7、図8
の構成において比較回路12、13とスイッチング素子
14、15の制御信号入力間に遅延回路16、17を設
けたものである。
Similarly, FIGS. 10 and 11 are similar to FIGS.
In the above configuration, delay circuits 16 and 17 are provided between the control signals input to the comparison circuits 12 and 13 and the switching elements 14 and 15, respectively.

【0050】以上の構成において、スイッチング素子1
4、15がオン・オフを繰り返すようなレベルの入力信
号電圧Vinが入力されたとき、遅延回路16、17に
より比較回路12、13よりスイッチング素子14、1
5をオフからオンに移行させるような制御信号に対して
これを遅延する。
In the above structure, the switching element 1
When an input signal voltage Vin of a level such that 4 and 15 are repeatedly turned on and off is input, the delay circuits 16 and 17 cause the comparison circuits 12 and 13 to switch to the switching elements 14 and 1.
This is delayed for control signals that cause 5 to go from off to on.

【0051】この遅延時間経過後においては入力信号電
圧Vinレベルが十分に大きくなっており、比較回路1
2、13からはスイッチング素子14、15をオンせし
める制御信号が発生するので、スイッチング素子14、
15はこのような入力信号電圧Vinに対してオフ状態
を維持し、スイッチング素子2、3の作用により電力増
幅トランジスタQ1、Q2の各コレクタ電源電圧は出力
信号電圧Voutに追従して変化する。
After the elapse of this delay time, the level of the input signal voltage Vin is sufficiently high, and the comparison circuit 1
Since the control signals for turning on the switching elements 14 and 15 are generated from the switching elements 2 and 13, the switching elements 14 and 15 are turned on.
Reference numeral 15 maintains the off state with respect to such an input signal voltage Vin, and the collector power supply voltages of the power amplification transistors Q1 and Q2 change following the output signal voltage Vout by the action of the switching elements 2 and 3.

【0052】したがって、スイッチング素子14、15
のスイッチングによるノイズの発生を防止できる。
Therefore, the switching elements 14 and 15
It is possible to prevent the generation of noise due to the switching of.

【0053】一方、スイッチング素子14、15がオン
状態を維持するような小信号レベルの入力信号電圧Vi
nが入力されたとき、あるいは無信号時においては、遅
延回路16、17を通して比較回路12、13よりスイ
ッチング素子14、15をオンせしめるような制御信号
が出力され、スイッチング素子14、15をオン状態に
維持すると共に、スイッチング素子2、3をオフ状態に
維持する。
On the other hand, the input signal voltage Vi having a small signal level such that the switching elements 14 and 15 are maintained in the ON state.
When n is input, or when there is no signal, the comparison circuits 12 and 13 output control signals for turning on the switching elements 14 and 15 through the delay circuits 16 and 17 to turn on the switching elements 14 and 15. And the switching elements 2 and 3 are maintained in the off state.

【0054】図12は遅延回路16、17の具体例を示
し、抵抗R1とダイオードD5の直列回路と抵抗R2と
を並列接続し、出力側と基準電位間にコンデンサC3を
接続したローパスフィルタにより構成されている。
FIG. 12 shows a specific example of the delay circuits 16 and 17, which is constituted by a low-pass filter in which a series circuit of a resistor R1 and a diode D5 and a resistor R2 are connected in parallel, and a capacitor C3 is connected between the output side and the reference potential. Has been done.

【0055】なお、かかるローパスフィルタ16、17
を適用したときは、その出力とスイッチング素子14、
15間にバッファを接続する。
The low pass filters 16 and 17 are
, The output and switching element 14,
Connect a buffer between 15.

【0056】比較回路12、13よりスイッチング素子
14、15をオフからオンせしめるような制御信号が正
方向に立ち上がる信号であり、この信号がローパスフィ
ルタに入力されると、ダイオードD5がオンして抵抗R
1とR2が並列接続され、R1とR2の並列抵抗値とコ
ンデンサC3によって設定される時定数で立ち上がる。
A control signal for turning on the switching elements 14 and 15 from off to on in the positive direction is a signal which rises in the positive direction from the comparison circuits 12 and 13. When this signal is input to the low pass filter, the diode D5 is turned on and the resistance is increased. R
1 and R2 are connected in parallel, and rise with a time constant set by the parallel resistance value of R1 and R2 and the capacitor C3.

【0057】また、スイッチング素子14、15をオン
からオフせしめるような制御信号が負方向に立ち下がる
信号であり、この信号がローパスフィルタに入力される
と、ダイオードD5がオフして抵抗R1の抵抗値とコン
デンサC3によって設定される時定数で立ち下がる。
Further, a control signal for turning off the switching elements 14 and 15 from ON to ON is a signal which falls in the negative direction. When this signal is input to the low pass filter, the diode D5 is turned OFF and the resistance of the resistor R1 is reduced. It falls at the time constant set by the value and the capacitor C3.

【0058】したがって、ローパスフィルタ16、17
の立ち上がり時間(アタックタイム)と立ち下がり時間
(リカバリータイム)を異なるようにし、立ち上がり時
間が立ち下がり時間より短くなるように設定している
(例えば、立ち上がり時間は0〜数10乃至100ms
ecで、立ち下がり時間は25msec50msec程
度に設定する)。
Therefore, the low-pass filters 16 and 17
Rise time (attack time) and fall time (recovery time) are set to be different so that the rise time is shorter than the fall time (for example, the rise time is 0 to several tens to 100 ms).
ec, the fall time is set to about 25 msec and 50 msec).

【0059】立ち上がり時間は、あまり長く設定すると
スイッチング素子14、15が常時オンしている時間が
長くなり、発熱が増大してしまうのを抑制することを考
慮して設定される。
If the rise time is set too long, the time during which the switching elements 14 and 15 are always on becomes long, and the rise time is set in consideration of suppressing an increase in heat generation.

【0060】また、立ち下がり時間はスイッチング素子
14、15がオン・オフを繰り返すようなレベルの入力
信号電圧Vinに対して、その周波数がオーディオ信号
の最低可聴周波数である20Hz程度においてスイッチ
ング素子14、15がオン・オフ動作しないような値に
設定される。
Further, the fall time is about 20 Hz, which is the lowest audible frequency of the audio signal, with respect to the input signal voltage Vin at which the switching elements 14 and 15 are repeatedly turned on and off. It is set to a value such that 15 does not operate on / off.

【0061】[0061]

【発明の効果】以上のように本発明によれば、増幅器か
らの発熱の発生を抑制できる共に、SN比の悪化を防止
することができる。
As described above, according to the present invention, it is possible to suppress generation of heat from the amplifier and prevent deterioration of the SN ratio.

【0062】また、電源電圧を1電源で構成することが
できる。
Further, the power supply voltage can be constituted by one power supply.

【0063】また、入力信号電圧が小信号や無信号時に
おいてスイッチングノイズの発生を抑制することができ
る。
Further, it is possible to suppress the occurrence of switching noise when the input signal voltage is a small signal or no signal.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明にかかる電力増幅回路の実施例を示す図
である。
FIG. 1 is a diagram showing an embodiment of a power amplifier circuit according to the present invention.

【図2】図1における電圧波形を示す図である。FIG. 2 is a diagram showing voltage waveforms in FIG.

【図3】本発明にかかる電力増幅回路の他の実施例を示
す図である。
FIG. 3 is a diagram showing another embodiment of the power amplifier circuit according to the present invention.

【図4】本発明にかかる電力増幅回路の他の実施例を示
す図である。
FIG. 4 is a diagram showing another embodiment of the power amplifier circuit according to the present invention.

【図5】本発明にかかる電力増幅回路の実施例を示す図
である。
FIG. 5 is a diagram showing an embodiment of a power amplifier circuit according to the present invention.

【図6】図1における電圧波形を示す図である。FIG. 6 is a diagram showing voltage waveforms in FIG.

【図7】本発明にかかる電力増幅回路の他の実施例を示
す図である。
FIG. 7 is a diagram showing another embodiment of the power amplifier circuit according to the present invention.

【図8】本発明にかかる電力増幅回路の他の実施例を示
す図である。
FIG. 8 is a diagram showing another embodiment of the power amplifier circuit according to the present invention.

【図9】本発明にかかる電力増幅回路の他の実施例を示
す図である。
FIG. 9 is a diagram showing another embodiment of the power amplifier circuit according to the present invention.

【図10】本発明にかかる電力増幅回路の他の実施例を
示す図である。
FIG. 10 is a diagram showing another embodiment of the power amplifier circuit according to the present invention.

【図11】本発明にかかる電力増幅回路の他の実施例を
示す図である。
FIG. 11 is a diagram showing another embodiment of the power amplifier circuit according to the present invention.

【図12】図9乃至図11における遅延回路の実施例を
示す図である。
FIG. 12 is a diagram showing an embodiment of the delay circuit in FIGS. 9 to 11.

【図13】従来の電力増幅回路の実施例を示す図であ
る。
FIG. 13 is a diagram showing an example of a conventional power amplifier circuit.

【図14】図13における電圧波形を示す図である。FIG. 14 is a diagram showing voltage waveforms in FIG. 13.

【符号の説明】[Explanation of symbols]

1 電圧増幅器 Q1、Q2 電力増幅トランジスタ ±B1 第1電源電圧 ±B2 第2電源電圧 V1、V2 基準電圧源 2、3 スイッチング素子 4、5 ローパスフィルタ 6、7 比較回路 8、9 電圧減衰器 10、11 電圧増幅器 12、13 比較回路 14、15 スイッチング素子 16、17 遅延回路 V3、V4 基準電圧源 D1、D2、D5 ダイオード D3、D4 フライホイールダイオード 1 voltage amplifier Q1, Q2 power amplification transistor ± B1 1st power supply voltage ± B2 Second power supply voltage V1, V2 reference voltage source A few switching elements 4,5 low pass filter 6, 7 Comparison circuit 8, 9 Voltage attenuator 10, 11 voltage amplifier 12, 13 Comparison circuit 14, 15 switching elements 16,17 Delay circuit V3, V4 reference voltage source D1, D2, D5 diodes D3, D4 flywheel diode

Claims (11)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 入力信号を電力増幅する電力増幅トラン
ジスタと、 電源電圧と、 前記電源電圧を制御信号に応じてスイッチングする第1
スイッチング素子と、 前記第1スイッチング素子よりの出力電圧を平滑するロ
ーパスフィルタと、 前記入力信号電圧に第1基準電圧を加算した電圧と前記
ローパスフィルタよりの出力電圧とが入力され両者の電
圧を比較してその差電圧を出力しこれを前記第1スイッ
チング素子に制御信号として供給する第1比較回路とを
備え、 前記ローパスフィルタよりの出力電圧を前記電力増幅ト
ランジスタの電源供給端子に電源電圧として供給する電
力増幅回路において、 前記電源電圧と前記電力増幅トランジスタの電源供給端
子間に接続され制御信号に応じてスイッチングする第2
スイッチング素子と、 前記入力信号電圧と第2基準電圧とを比較して両者の差
電圧に応じた信号を出力しこれを前記第2スイッチング
素子に制御信号として供給する第2比較回路とを備え、 前記電力増幅トランジスタの出力信号電圧が小さい時あ
るいは無信号時には、前記第2比較回路よりの制御信号
により第2スイッチング素子がオンして該第2スイッチ
ング素子を通して前記電源電圧が電力増幅トランジスタ
の電源供給端子に供給されると共に、前記第1比較回路
よりの制御信号により第1スイッチング素子がオフする
ようにしたことを特徴とする電力増幅回路。
1. A power amplification transistor for power-amplifying an input signal, a power supply voltage, and a first switch for switching the power supply voltage according to a control signal.
A switching element, a low-pass filter that smoothes an output voltage from the first switching element, a voltage obtained by adding a first reference voltage to the input signal voltage, and an output voltage from the low-pass filter are input, and both voltages are compared. And a first comparison circuit that outputs the difference voltage and supplies it to the first switching element as a control signal, and supplies the output voltage from the low-pass filter to the power supply terminal of the power amplification transistor as the power supply voltage. A power amplifying circuit that is connected between the power supply voltage and a power supply terminal of the power amplifying transistor and switches according to a control signal.
A switching element; and a second comparison circuit that compares the input signal voltage with a second reference voltage, outputs a signal corresponding to a voltage difference between the two, and supplies the signal to the second switching element as a control signal. When the output signal voltage of the power amplification transistor is small or there is no signal, the second switching element is turned on by the control signal from the second comparison circuit and the power supply voltage is supplied to the power amplification transistor through the second switching element. A power amplifier circuit characterized in that the first switching element is turned off by a control signal from the first comparison circuit while being supplied to a terminal.
【請求項2】 入力信号を電力増幅する相補型プッシュ
プルトランジスタ構成の電力増幅トランジスタと、 正負の電源電圧と、 前記正負の電源電圧を制御信号に応じてスイッチングす
る一対の第1スイッチング素子と、 前記一対の第1スイッチング素子よりの出力電圧を平滑
する一対のローパスフィルタと、 前記入力信号電圧に正負の第1基準電圧を加算した電圧
と前記一対のローパスフィルタよりの出力電圧とが入力
され両者の電圧を比較してその差電圧を出力しこれを前
記一対の第1スイッチング素子に制御信号として供給す
る一対の第1比較回路とを備え、 前記一対のローパスフィルタよりの出力電圧を前記相補
型プッシュプルトランジスタ構成の電力増幅トランジス
タの各電源供給端子に電源電圧として供給する電力増幅
回路において、 前記正負の電源電圧と前記電力増幅トランジスタの電源
供給端子間にそれぞれ接続され制御信号に応じてスイッ
チングする一対の第2スイッチング素子と、 前記入力信号電圧と正負の第2基準電圧とを比較して両
者の差電圧に応じた信号をそれぞれ出力しこれを前記一
対の第2スイッチング素子に制御信号としてそれぞれ供
給する一対の第2比較回路とを備え、 前記相補型電力増幅トランジスタの出力信号電圧が小さ
い時あるいは無信号時には、前記一対の第2比較回路よ
りの制御信号により一対の第2スイッチング素子がオン
して該第2スイッチング素子を通して前記電源電圧が相
補型電力増幅トランジスタの電源供給端子にそれぞれ供
給されると共に、前記一対の第1比較回路よりの制御信
号により一対の第1スイッチング素子がオフするように
したことを特徴とする電力増幅回路。
2. A power amplification transistor having a complementary push-pull transistor configuration for power-amplifying an input signal, positive and negative power supply voltages, and a pair of first switching elements for switching the positive and negative power supply voltages according to a control signal. A pair of low-pass filters that smooth the output voltage from the pair of first switching elements, a voltage obtained by adding a positive and negative first reference voltage to the input signal voltage, and an output voltage from the pair of low-pass filters are input. And a pair of first comparison circuits that output the difference voltage as a control signal to the pair of first switching elements, and output the output voltage from the pair of low-pass filters to the complementary type. A power amplifier circuit that supplies power supply voltage to each power supply terminal of the power amplifier transistor of push-pull transistor configuration. A pair of second switching elements that are respectively connected between the positive and negative power supply voltages and the power supply terminals of the power amplification transistor and switch according to a control signal, and the input signal voltage and the positive and negative second reference voltages are compared. And a pair of second comparison circuits that respectively output signals corresponding to the voltage difference between the two and supply the signals as control signals to the pair of second switching elements, respectively, and output signal voltage of the complementary power amplification transistor. Is small or there is no signal, the pair of second switching elements are turned on by the control signal from the pair of second comparison circuits, and the power supply voltage is supplied to the power supply terminal of the complementary power amplification transistor through the second switching element. The pair of first switching elements are supplied with the control signals from the pair of first comparison circuits. Power amplifier circuit is characterized in that so as to turn off.
【請求項3】 請求項1または2記載の電力増幅回路に
おいて、 前記入力信号電圧を電圧増幅し、この電圧増幅出力を前
記電力増幅トランジスタの信号入力端子に供給する電圧
増幅器を備え、 前記第1基準電圧は前記電圧増幅器の出力に加算される
ようにしたことを特徴とする電力増幅回路。
3. A power amplifier circuit according to claim 1 or 2, wherein the input signal voltage to the voltage amplifying comprises a supply voltage amplifier this voltage amplified output to the signal input terminal of said power amplifying transistor, said first A power amplifier circuit, wherein the reference voltage is added to the output of the voltage amplifier.
【請求項4】 請求項1記載の電力増幅回路において、 前記入力信号電圧を電圧増幅し、この電圧増幅出力を前
記電力増幅トランジスタの信号入力端子に供給する電圧
増幅器と、 前記ローパスフィルタ出力と第1比較回路入力間に設け
た電圧減衰器とを備え、 前記第1基準電圧は前記電圧増幅器の入力信号電圧に加
算されるようにしたことを特徴とする電力増幅回路。
4. The power amplifier circuit according to claim 1, wherein the input signal voltage is voltage-amplified, and the voltage-amplified output is supplied to the signal input terminal of the power-amplifying transistor; the low-pass filter output; And a voltage attenuator provided between inputs of one comparison circuit, wherein the first reference voltage is added to an input signal voltage of the voltage amplifier.
【請求項5】 請求項2記載の電力増幅回路において、 前記入力信号電圧を電圧増幅し、この電圧増幅出力を前
記電力増幅トランジスタの信号入力端子に供給する電圧
増幅器と、 前記一対のローパスフィルタの各出力と一対の第1比較
回路入力間に設けた一対の電圧減衰器とを備え、 前記正負の第1基準電圧は前記電圧増幅器の入力信号電
圧に加算されるようにしたことを特徴とする電力増幅回
路。
5. The power amplifier circuit according to claim 2, wherein the input signal voltage is voltage-amplified, and a voltage amplifier that supplies the voltage-amplified output to a signal input terminal of the power-amplifying transistor, and the pair of low-pass filters. A pair of voltage attenuators provided between each output and a pair of inputs of the first comparison circuit, wherein the positive and negative first reference voltages are added to the input signal voltage of the voltage amplifier. Power amplifier circuit.
【請求項6】 請求項1記載の電力増幅回路において、 前記入力信号電圧を電圧増幅し、この電圧増幅出力を前
記電力増幅トランジスタの信号入力端子に供給する第1
電圧増幅器と、 前記ローパスフィルタ出力と第1比較回路入力間に設け
た電圧減衰器と、 前記入力信号電圧を電圧増幅する前記第1電圧増幅器と
は別の第2電圧増幅器とを備え、 前記第1基準電圧は前記第2電圧増幅器の出力電圧に加
算されるようにしたことを特徴とする電力増幅回路。
6. The power amplifier circuit according to claim 1, wherein the input signal voltage is voltage-amplified, and the voltage amplified output is supplied to a signal input terminal of the power amplifier transistor.
A voltage amplifier; a voltage attenuator provided between the low-pass filter output and a first comparison circuit input; and a second voltage amplifier different from the first voltage amplifier that amplifies the input signal voltage, A power amplifier circuit, wherein one reference voltage is added to the output voltage of the second voltage amplifier.
【請求項7】 請求項2記載の電力増幅回路において、 前記入力信号電圧を電圧増幅し、この電圧増幅出力を前
記電力増幅トランジスタの信号入力端子に供給する第1
電圧増幅器と、 前記一対のローパスフィルタ出力と一対の第1比較回路
入力間に設けた一対の電圧減衰器と、 前記入力信号電圧を電圧増幅する前記第1電圧増幅器と
は別の一対の第2電圧増幅器とを備え、 前記正負の第1基準電圧はそれぞれ前記一対の第2電圧
増幅器の出力電圧に加算されるようにしたことを特徴と
する電力増幅回路。
7. The power amplification circuit according to claim 2, wherein the input signal voltage is voltage-amplified, and the voltage-amplified output is supplied to a signal input terminal of the power-amplification transistor.
A voltage amplifier, a pair of voltage attenuators provided between the pair of low-pass filter outputs and a pair of first comparison circuit inputs, and a pair of second voltage amplifiers different from the first voltage amplifier that amplifies the input signal voltage. A voltage amplifier, wherein the positive and negative first reference voltages are added to the output voltages of the pair of second voltage amplifiers, respectively.
【請求項8】 請求項1記載の電力増幅回路において、 前記第2比較回路の出力と第2スイッチング素子の制御
信号入力間に遅延回路を備えたことを特徴とする電力増
幅回路。
8. The power amplification circuit according to claim 1, further comprising a delay circuit between the output of the second comparison circuit and the control signal input of the second switching element.
【請求項9】 請求項2記載の電力増幅回路において、 前記一対の第2比較回路の出力と一対の第2スイッチン
グ素子制御信号入力間にそれぞれ一対の遅延回路を備え
たことを特徴とする電力増幅回路。
9. The power amplifier circuit according to claim 2, wherein a pair of delay circuits are provided between the outputs of the pair of second comparison circuits and the pair of second switching element control signal inputs, respectively. Amplifier circuit.
【請求項10】 請求項1または2記載の電力増幅回路
において、前記遅延回路は、 ローパスフィルタより構成され、その
立上がり時間と立ち下がり時間が異なるように設定され
ていることを特徴とする電力増幅回路。
10. The power amplification circuit according to claim 1, wherein the delay circuit is composed of a low-pass filter and is set so that its rise time and fall time are different from each other. circuit.
【請求項11】 請求項10記載の電力増幅回路におい
て、前記立上がり時間は立ち下がり時間より短いことを
特徴とする電力増幅回路。
11. The power amplification circuit according to claim 10, wherein the rise time is shorter than the fall time.
JP11218394A 1994-02-16 1994-04-27 Power amplifier circuit Expired - Fee Related JP3413281B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11218394A JP3413281B2 (en) 1994-02-16 1994-04-27 Power amplifier circuit

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6-41961 1994-02-16
JP4196194 1994-02-16
JP11218394A JP3413281B2 (en) 1994-02-16 1994-04-27 Power amplifier circuit

Publications (2)

Publication Number Publication Date
JPH07283662A JPH07283662A (en) 1995-10-27
JP3413281B2 true JP3413281B2 (en) 2003-06-03

Family

ID=26381609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11218394A Expired - Fee Related JP3413281B2 (en) 1994-02-16 1994-04-27 Power amplifier circuit

Country Status (1)

Country Link
JP (1) JP3413281B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002067416A1 (en) * 2001-02-19 2002-08-29 Sony Corporation Switching power amplifier, and switching control method of the switching power amplifier
JP2009065427A (en) * 2007-09-06 2009-03-26 Yamaha Corp Power amplifier for audible signal
CN101849358A (en) 2007-12-28 2010-09-29 夏普株式会社 Semiconductor device and display device
CN101878592B (en) 2007-12-28 2012-11-07 夏普株式会社 Semiconductor device and display device
EP2226788A4 (en) 2007-12-28 2012-07-25 Sharp Kk Display driving circuit, display device, and display driving method
EP2224423A4 (en) * 2007-12-28 2010-12-22 Sharp Kk Auxiliary capacity wiring driving circuit and display device

Also Published As

Publication number Publication date
JPH07283662A (en) 1995-10-27

Similar Documents

Publication Publication Date Title
EP0618673B1 (en) A differential amplification circuit wherein a DC level at an output terminal is automatically adjusted
US6127885A (en) Class D amplifiers including transition zone modulation
KR100760024B1 (en) Gate control circuit with soft start/stop function
EP0519471B1 (en) Amplification circuit
CN114930719A (en) Method of controlling a driver circuit, system comprising a driver circuit and method of manufacturing an integrated circuit
US5708390A (en) Signal amplifier arrangeable in two different configuration modes
JPWO2004010575A1 (en) Power amplifier device
EP1583235B1 (en) Emitter switching driving network to control the storage time
JP3413281B2 (en) Power amplifier circuit
US11171617B2 (en) Power amplifying device and audio equipment
WO2004057754A1 (en) Method and apparatus for efficient amplification
JP4710870B2 (en) Digital amplifier device and speaker device
JP2005348288A (en) Digital amplifier
US4668921A (en) Power supply circuit
JP3413275B2 (en) Power amplifier circuit
JP2606165B2 (en) Impedance matching circuit
JPH0519323B2 (en)
US11906993B2 (en) Nonlinear feedforward correction in a multilevel output system
JPH0233384Y2 (en)
US7889001B2 (en) Systems and methods of reduced distortion in a class D amplifier
US6342809B1 (en) Closed loop circuit switch mode power amplifier
JPH11346121A (en) High efficiency power amplifier
JPS607548Y2 (en) power amplifier
JPH09275677A (en) Direct-current input and direct-current output converter
JP3152377B2 (en) Audio signal power amplifier circuit and audio device using the same

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees