JP5040861B2 - 定電圧回路 - Google Patents
定電圧回路 Download PDFInfo
- Publication number
- JP5040861B2 JP5040861B2 JP2008220815A JP2008220815A JP5040861B2 JP 5040861 B2 JP5040861 B2 JP 5040861B2 JP 2008220815 A JP2008220815 A JP 2008220815A JP 2008220815 A JP2008220815 A JP 2008220815A JP 5040861 B2 JP5040861 B2 JP 5040861B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- voltage
- circuit
- constant voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
入力端子と出力端子との間に直列に接続された出力トランジスタと、
該出力トランジスタを駆動するための制御信号を生成する制御トランジスタと、
前記出力端子の電圧をレベルシフトするレベルシフト回路と、
該レベルシフト回路によりレベルシフトされた電圧をベースに受けて該電圧の変動分が示される信号をコレクタに出力する第3トランジスタと、
を備え、
前記制御トランジスタのベースに前記出力端子の電圧が印加され、前記制御トランジスタのエミッタに前記第3トランジスタのコレクタ電圧が入力され、前記制御トランジスタのコレクタに前記制御信号が生成されることを特徴とする定電圧回路である。
前記レベルシフト回路は、
前記出力端子と基準電位点との間に接続されたツェナーダイオードであり、
該ツェナーダイオードの一端に前記出力端子の電圧を受けて他端に前記レベルシフトされた電圧を出力する構成であることを特徴としている。
前記第3トランジスタのコレクタが抵抗を介して前記出力端子に接続されていることをと特徴としている。
前記制御トランジスタにより生成された制御信号を増幅する増幅回路を備え、
前記増幅回路により増幅された信号によって前記出力トランジスタが駆動される構成であることを特徴としている。
前記出力トランジスタはバイポーラトランジスタであることを特徴としている。
入力端子と出力端子との間に直列に接続された出力トランジスタと、
前記出力端子と基準電位点との間に直列に接続されたツェナーダイオードおよび第1の抵抗と、
コレクタが第の2抵抗を介して前記出力端子に接続され、ベースが前記ツェナーダイオードと前記第1の抵抗との結節点に接続され、エミッタが前記基準電位点に接続された第3トランジスタと、
コレクタに前記入力端子側から電流が供給され、ベースが前記出力端子に接続され、エミッタが前記第3トランジスタのコレクタに接続された制御トランジスタと、
を備え、
前記制御トランジスタのコレクタに前記出力トランジスタを駆動するための制御信号が生成される構成であることを特徴とする定電圧回路である。
1.レベルシフト回路(ツェナーダイオードD1)の電流経路と、制御トランジスタQ2の電流経路とが分離され、レベルシフト回路のノイズが制御トランジスタQ2に直に伝わらない。
2.制御トランジスタQ2のベース端子、エミッタ端子、コレクタ端子が同相で動作するため、動作点が安定して、比較的高い周波数領域まで安定したトランジスタ動作が得られる。
3.制御トランジスタQ2がベース接地増幅回路として動作するため、周波数特性が大幅に改善されている。
4.誤差増幅の機能を持たせたことにより、出力トランジスタQ1のベース電流をより幅広く制御できる。
図5は、本発明に係る定電圧回路の第1変形例を示す回路図である。
図6は、本発明に係る定電圧回路の第2変形例を示す回路図である。
Q1 出力トランジスタ
Q2 制御トランジスタ
Q3 第3トランジスタ
R1 バイアス抵抗
R2 コレクタ抵抗
R3 バイアス抵抗
D1 ツェナーダイオード(レベルシフト回路)
Q4 トランジスタ(増幅回路)
R4 バイアス抵抗(増幅回路)
Claims (6)
- 入力端子と出力端子との間に直列に接続された出力トランジスタと、
該出力トランジスタを駆動するための制御信号を生成する制御トランジスタと、
前記出力端子の電圧をレベルシフトするレベルシフト回路と、
該レベルシフト回路によりレベルシフトされた電圧をベースに受けて該電圧の変動分が示される信号をコレクタに出力する第3トランジスタと、
を備え、
前記制御トランジスタのベースに前記出力端子の電圧が印加され、前記制御トランジスタのエミッタに前記第3トランジスタのコレクタ電圧が入力され、前記制御トランジスタのコレクタに前記制御信号が生成されることを特徴とする定電圧回路。 - 前記レベルシフト回路は、
前記出力端子と基準電位点との間に接続されたツェナーダイオードであり、
該ツェナーダイオードの一端に前記出力端子の電圧を受けて他端に前記レベルシフトされた電圧を出力する構成であることを特徴とする請求項1記載の定電圧回路。 - 前記第3トランジスタのコレクタが抵抗を介して前記出力端子に接続されていることをと特徴とする請求項1記載の定電圧回路。
- 前記制御トランジスタにより生成された制御信号を増幅する増幅回路を備え、
前記増幅回路により増幅された信号によって前記出力トランジスタが駆動される構成であることを特徴とする請求項1記載の定電圧回路。 - 前記出力トランジスタはバイポーラトランジスタであることを特徴とする請求項1記載の定電圧回路。
- 入力端子と出力端子との間に直列に接続された出力トランジスタと、
前記出力端子と基準電位点との間に直列に接続されたツェナーダイオードおよび第1の抵抗と、
コレクタが第の2抵抗を介して前記出力端子に接続され、ベースが前記ツェナーダイオードと前記第1の抵抗との結節点に接続され、エミッタが前記基準電位点に接続された第3トランジスタと、
コレクタに前記入力端子側から電流が供給され、ベースが前記出力端子に接続され、エミッタが前記第3トランジスタのコレクタに接続された制御トランジスタと、
を備え、
前記制御トランジスタのコレクタに前記出力トランジスタを駆動するための制御信号が生成される構成であることを特徴とする定電圧回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008220815A JP5040861B2 (ja) | 2008-08-29 | 2008-08-29 | 定電圧回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008220815A JP5040861B2 (ja) | 2008-08-29 | 2008-08-29 | 定電圧回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010055450A JP2010055450A (ja) | 2010-03-11 |
JP5040861B2 true JP5040861B2 (ja) | 2012-10-03 |
Family
ID=42071281
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008220815A Active JP5040861B2 (ja) | 2008-08-29 | 2008-08-29 | 定電圧回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5040861B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5853728B2 (ja) | 2011-02-28 | 2016-02-09 | Jsr株式会社 | 液晶配向剤、液晶配向膜及び液晶表示素子 |
JP7082758B2 (ja) | 2019-05-15 | 2022-06-09 | 株式会社オートネットワーク技術研究所 | 電圧レギュレータ及び車載用のバックアップ電源 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5854717U (ja) * | 1981-10-09 | 1983-04-14 | オムロン株式会社 | 定電圧回路 |
JPS62293409A (ja) * | 1986-06-13 | 1987-12-21 | Hitachi Ltd | 安定化電源回路 |
-
2008
- 2008-08-29 JP JP2008220815A patent/JP5040861B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010055450A (ja) | 2010-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7609098B2 (en) | Driver circuit for electronic components | |
US7408141B2 (en) | Light-receiving amplifier circuit and optical pick-up device using the same | |
US6366165B1 (en) | Amplifier with stabilization means | |
JP4026603B2 (ja) | バイアス電圧供給回路および高周波増幅回路 | |
JP5040861B2 (ja) | 定電圧回路 | |
US7245188B2 (en) | Light receiving amplification circuit | |
JP4838685B2 (ja) | 差動増幅回路 | |
JP6171311B2 (ja) | 差動増幅回路 | |
JP4966054B2 (ja) | 差動増幅回路 | |
JP5785437B2 (ja) | 安定化電圧電源回路 | |
US7078973B2 (en) | Bipolar rail-to-rail output stage | |
JPS6123689B2 (ja) | ||
JPH11205045A (ja) | 電流供給回路およびバイアス電圧回路 | |
JP3149842B2 (ja) | 前置増幅回路 | |
US12101068B2 (en) | Push-pull output driver and operational amplifier using same | |
JP2002164747A (ja) | トランジスタ回路 | |
JP2006352930A (ja) | 電力増幅器および電力増幅器を動作させる方法 | |
JP3043248B2 (ja) | 光検出器 | |
JP3423200B2 (ja) | 増幅器 | |
JP3043247B2 (ja) | 光検出器 | |
JP5762231B2 (ja) | 演算増幅器 | |
JP2024025498A (ja) | バイアス回路及び電力増幅回路 | |
JP5405423B2 (ja) | 電気音響変換器用増幅器 | |
JP3116595B2 (ja) | 演算増幅回路 | |
JP2007142816A (ja) | Ab級出力回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100922 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110825 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20111012 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120606 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120612 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120625 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5040861 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150720 Year of fee payment: 3 |