JP6171311B2 - 差動増幅回路 - Google Patents
差動増幅回路 Download PDFInfo
- Publication number
- JP6171311B2 JP6171311B2 JP2012248431A JP2012248431A JP6171311B2 JP 6171311 B2 JP6171311 B2 JP 6171311B2 JP 2012248431 A JP2012248431 A JP 2012248431A JP 2012248431 A JP2012248431 A JP 2012248431A JP 6171311 B2 JP6171311 B2 JP 6171311B2
- Authority
- JP
- Japan
- Prior art keywords
- pair
- differential
- transistors
- potential
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003071 parasitic effect Effects 0.000 claims description 19
- 230000000295 complement effect Effects 0.000 claims description 8
- 230000003247 decreasing effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 10
- 230000007423 decrease Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000002123 temporal effect Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 101100272797 Caenorhabditis elegans icd-1 gene Proteins 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 101150040499 icd-2 gene Proteins 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45292—Indexing scheme relating to differential amplifiers the AAC comprising biasing means controlled by the signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45644—Indexing scheme relating to differential amplifiers the LC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
Vout1=Vcc−R1×Ic1,
Vout2=Vcc−R2×Ic2
で表され、Vccから負荷抵抗に流れる電流による電圧降下分を差し引いた電圧となる。差動トランジスタの寄生容量によるアンダーシュートを考慮しない場合、電流及び電圧は完全な二値状態を示す。しかし、実際のトランジスタが構造上有するベース−エミッタ間寄生容量(以下、「Cbe」と表す。)を考慮すると、この容量に対する充放電電流Icd1が負荷抵抗を経由して流れる(図10にはトランジスタQ1に流れる放電電流を示す)。これにより、出力電圧Vout1,Vout2にアンダーシュートが発生する。
VoutB=Vcc−IO×RO
で計算される。なお、後段増幅回路4のDC負荷とRF負荷との違いを考慮すると、出力電圧信号VoutBは、VoutB=Vcc−IO×RO/2のレベルを中心に、振幅IO×RO/2で変動すると考えられる。ここでいうDC負荷とは、カスコードトランジスタQ3,Q4のコレクタと電源Vccとの間に接続されている負荷抵抗401,402のことを指し、AC負荷とは、カスコードトランジスタQ3,Q4の出力をキャパシタを介して外部負荷5に接続したとき、その外部負荷5と上記DC負荷との並列抵抗のことを指す。ここで、仮に外部負荷5を負荷抵抗401,402と同様の値ROであったとした場合に、AC負荷はRO/2となる。従って、出力電圧信号VoutBのローレベルは、下記式;
VoutB=Vcc−(IO×RO/2+IO×RO/4)
=Vcc−IO×RO×(3/4)
で与えられる。上記式から理解されるように、電流値を1/n倍、抵抗値を3/4×n倍にすると(nは消費電力低減化のための係数)、出力電圧信号のローレベルのレプリカを作成することができる。
Claims (4)
- 互いにそれぞれのエミッタが接続され、相補的に駆動される一対の差動トランジスタと、
それぞれの一端が前記一対の差動トランジスタのコレクタ側に接続され、それぞれの他端が外部の電源に接続された一対の負荷抵抗と、
前記一対の差動トランジスタのコレクタと前記一対の負荷抵抗との間にそれぞれ接続された一対のカスコードトランジスタと、
第1の電流源と、前記外部の電源と前記第1の電流源との間に接続された第1の抵抗素子と、前記外部の電源と前記一対のカスコードトランジスタの制御端子との間に接続された第2の電流源と、を有し、前記第1の電流源と前記第1の抵抗素子との間の接続点の電位に応じて前記一対のカスコードトランジスタの制御端子の電位を、該一対のカスコードトランジスタのコレクタの電位の極小値よりも所定電圧だけ高い値に設定し、前記一対の差動トランジスタのうちの一方の差動トランジスタの寄生容量によって生じる放電電流を前記一対の差動トランジスタのうちの他方の差動トランジスタを経由して前記負荷抵抗を回避して外部の電源に吸収させる電位発生回路と、
を備えることを特徴とする差動増幅回路。 - 前記第1の電流源は、前記一対の負荷抵抗のいずれか一方を流れる電流の極大値に対応する電流を供給し、
前記第1の抵抗素子は、前記一対の負荷抵抗の抵抗値に対応する抵抗値を有し、
前記第2の電流源は、前記接続点に接続され、前記第1の抵抗素子を流れる電流を前記所定電圧に対応する量だけ減少させる、
ことを特徴とする請求項1記載の差動増幅回路。 - 前記電位発生回路は、
前記第1の電流源と前記第1の抵抗素子との間に入力が接続されたボルテージフォロワ回路と、
前記第2の電流源と前記ボルテージフォロワ回路の出力との間に接続された第2の抵抗素子と、をさらに有し、
前記第2の電流源は、前記第2の抵抗素子に前記所定電圧分の電圧降下を生じさせるように電流を供給する、
ことを特徴とする請求項1記載の差動増幅回路。 - 互いに並列に接続され、相補的に駆動される一対の差動トランジスタと、
それぞれの一端が前記一対の差動トランジスタ側に接続され、それぞれの他端が外部の電源に接続された一対の負荷抵抗と、
前記一対の差動トランジスタと前記一対の負荷抵抗との間にそれぞれ接続された一対のカスコードトランジスタと、
前記一対の差動トランジスタの制御端子に接続され、前記一対の差動トランジスタを駆動するエミッタフォロア回路と、
前記エミッタフォロア回路を駆動するプリアンプ回路と、
前記一対のカスコードトランジスタの制御端子に接続され、前記一対のカスコードトランジスタの制御端子の電位を、前記プリアンプ回路の出力電位の極大値よりも所定電圧低い値に設定し、前記一対の差動トランジスタのうちの一方の差動トランジスタの寄生容量によって生じる放電電流を前記一対の差動トランジスタのうちの他方の差動トランジスタを経由して前記負荷抵抗を回避して前記エミッタフォロア回路を介して外部の電源に吸収させる電位発生回路と、
を備えることを特徴とする差動増幅回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012248431A JP6171311B2 (ja) | 2012-11-12 | 2012-11-12 | 差動増幅回路 |
US14/077,816 US9246440B2 (en) | 2012-11-12 | 2013-11-12 | Differential amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012248431A JP6171311B2 (ja) | 2012-11-12 | 2012-11-12 | 差動増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014096760A JP2014096760A (ja) | 2014-05-22 |
JP6171311B2 true JP6171311B2 (ja) | 2017-08-02 |
Family
ID=50681149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012248431A Active JP6171311B2 (ja) | 2012-11-12 | 2012-11-12 | 差動増幅回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9246440B2 (ja) |
JP (1) | JP6171311B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9401707B1 (en) | 2015-04-01 | 2016-07-26 | Qualcomm Incorporated | Push-pull voltage driver with low static current variation |
JP6582640B2 (ja) * | 2015-07-07 | 2019-10-02 | 住友電気工業株式会社 | レーザ駆動回路 |
CN110535502B (zh) * | 2019-09-24 | 2021-05-28 | 天津大学 | 功率分配单元电路及用于集成收发机系统的功率分配结构 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5347754A (en) * | 1976-10-13 | 1978-04-28 | Matsushita Electric Ind Co Ltd | Amplifier |
JPS54137263A (en) * | 1978-04-18 | 1979-10-24 | Pioneer Electronic Corp | Dc amplifier |
US4668881A (en) * | 1983-12-01 | 1987-05-26 | Rca Corporation | Sense circuit with presetting means |
KR890003415B1 (ko) * | 1983-12-17 | 1989-09-20 | 가부시끼 가이샤 도오시바 | 반도체 집적회로 |
JPH08102622A (ja) * | 1994-10-03 | 1996-04-16 | Fujitsu Ltd | 差動増幅回路 |
US6563382B1 (en) * | 2000-10-10 | 2003-05-13 | International Business Machines Corporation | Linear variable gain amplifiers |
JP3992512B2 (ja) * | 2002-02-27 | 2007-10-17 | 三洋電機株式会社 | 電子回路装置 |
JP2004088498A (ja) * | 2002-08-27 | 2004-03-18 | Nec Corp | 差動増幅回路および半導体集積回路 |
US7057460B2 (en) * | 2004-06-29 | 2006-06-06 | Rambus, Inc. | Differential amplifier with adaptive biasing and offset cancellation |
JP4588539B2 (ja) * | 2005-05-31 | 2010-12-01 | 日本電信電話株式会社 | ドライバ回路 |
JP2010272919A (ja) * | 2009-05-19 | 2010-12-02 | Nippon Telegr & Teleph Corp <Ntt> | ドライバ回路 |
JP5385095B2 (ja) * | 2009-10-30 | 2014-01-08 | ルネサスエレクトロニクス株式会社 | 出力回路及びそれを用いた受光回路、フォトカプラ |
-
2012
- 2012-11-12 JP JP2012248431A patent/JP6171311B2/ja active Active
-
2013
- 2013-11-12 US US14/077,816 patent/US9246440B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20140132348A1 (en) | 2014-05-15 |
US9246440B2 (en) | 2016-01-26 |
JP2014096760A (ja) | 2014-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3740291B2 (ja) | 光送信器 | |
JP2011142173A (ja) | 制御回路及びレーザダイオード駆動回路 | |
JP3829121B2 (ja) | 電力増幅回路 | |
TW200906056A (en) | Pulse width modulation controller applied to a switch-mode regulator | |
JP6090214B2 (ja) | 電源回路 | |
JP2007048283A (ja) | マルチループ電圧調整器制御スキームにおける零消去 | |
JP6171311B2 (ja) | 差動増幅回路 | |
JPH0241202B2 (ja) | ||
US20030102919A1 (en) | Amplifier circuit with regenerative biasing | |
US7411455B2 (en) | High output current buffer | |
JPH09107245A (ja) | 単一出力二供給d級アンプ | |
JP2014164577A (ja) | 駆動回路 | |
KR20020064303A (ko) | 전류거울회로 | |
JP7431528B2 (ja) | 半導体増幅回路 | |
JP5810935B2 (ja) | スイッチングアンプ | |
JP5022318B2 (ja) | 演算増幅器 | |
JP5040861B2 (ja) | 定電圧回路 | |
JP3916463B2 (ja) | 電力増幅器および電力増幅器を動作させる方法 | |
US7078973B2 (en) | Bipolar rail-to-rail output stage | |
JP5108559B2 (ja) | バッファ回路とそれを用いた受光回路 | |
JP5003176B2 (ja) | 差動増幅回路 | |
JP3414454B2 (ja) | アンプのバイアス回路 | |
JP2623954B2 (ja) | 利得可変増幅器 | |
EP0594971A1 (en) | High impedance output driver stage and method therefor | |
JP3462579B2 (ja) | 増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150917 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161025 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170606 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170619 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6171311 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |