JP3829121B2 - 電力増幅回路 - Google Patents
電力増幅回路 Download PDFInfo
- Publication number
- JP3829121B2 JP3829121B2 JP2003024579A JP2003024579A JP3829121B2 JP 3829121 B2 JP3829121 B2 JP 3829121B2 JP 2003024579 A JP2003024579 A JP 2003024579A JP 2003024579 A JP2003024579 A JP 2003024579A JP 3829121 B2 JP3829121 B2 JP 3829121B2
- Authority
- JP
- Japan
- Prior art keywords
- bias current
- base
- transistor
- circuit
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、入力された入力信号を増幅して、出力信号として出力する、電力増幅回路に関する。
【０００２】
【従来の技術】
図１１は、従来のバイポーラトランジスタを用いた電力増幅回路５の構成と、その周辺回路を示しており、図１２は、図１１における増幅部トランジスタＱの静特性を示す図である。
【０００３】
図１１に示すように、電源１０から、例えば３．６Ｖの電圧がＤＣ／ＤＣコンバータ２０に供給されている。ＤＣ／ＤＣコンバータ２０では、供給された電圧をコンバートして、例えば１．５Ｖで、電力増幅回路５における増幅部トランジスタＱのコレクタに供給している。この増幅部トランジスタＱは、ＮＰＮバイポーラトランジスタにより構成されている。ＤＣ／ＤＣコンバータ２０の供給する電圧は、可変であり、高い電圧（例えば３．６Ｖ）を供給している場合もあるし、低い電圧（例えば、１．５Ｖ）を供給している場合もある。
【０００４】
増幅部トランジスタＱのベースには、容量性素子Ｃ１を介して、信号生成回路３０から高周波の信号電流Ｉｓｇが印加されているとともに、バイアス回路４０からのバイアス電流Ｉｂｉａｓが印加されている。つまり、ベース電流Ｉｂ＝Ｉｂｉａｓ＋Ｉｓｇが、ベースに供給されている。また、増幅部トランジスタＱのエミッタは接地されている。
【０００５】
バイアス回路４０は、ＮＰＮバイポーラトランジスタＱ１〜Ｑ４と、抵抗Ｒ１とを備えて構成されている。バイポーラトランジスタＱ１、Ｑ２と抵抗Ｒ１は、切替制御回路５０を構成しており、バイポーラトランジスタＱ３、Ｑ４は、バイアス電流生成回路６０を構成している。
【０００６】
切替制御回路５０に供給される制御電圧Ｖｃｏｎは、この電力増幅回路５がオンになっている場合には電圧（例えば３．６Ｖ）が供給され、オフになっている場合には電圧が供給されない（つまり、０Ｖ）ように構成されている。バイアス電流生成回路６０は、この制御電圧Ｖｃｏｎのオン／オフに応じて、バイポーラトランジスタＱ３がオン／オフされ、オンの場合には、基準電圧Ｖｒｅｆから、増幅部トランジスタＱのベースにバイアス電流Ｉｂｉａｓを供給し、オフの場合にはバイアス電流Ｉｂｉａｓを供給しない。
【０００７】
切替制御回路５０は、周囲の温度に応じて、バイポーラトランジスタＱ３のベースに供給される制御電流Ｉｃｏｎの量を変化させることにより、バイポーラトランジスタＱ３を通じて流れるバイアス電流Ｉｂｉａｓの量を変化させる。これにより、切替制御回路５０は、この電力増幅回路が熱暴走するのを防止している。
【０００８】
この電力増幅回路の出力ノードＮ０は、増幅部トランジスタＱのコレクタ側に設けられており、電圧出力ＯＵＴを出力する。この出力ノードＮ０には、負荷インピーダンスＺＬが接続されている。
【０００９】
図１２に示すように、増幅部トランジスタＱを流れる電流Ｉｃの量は、この増幅部トランジスタＱのベースに流れ込むベース電流Ｉｂ（Ｉｂ１＜Ｉｂ２＜Ｉｂ３＜Ｉｂ４＜Ｉｂ５＜Ｉｂ６）により定まる。上述したように、ベース電流Ｉｂは、バイアス回路４０からのバイアス電流Ｉｂｉａｓと、信号生成回路３０からの信号電流Ｉｓｇとの和である。バイアス電流Ｉｂｉａｓは、温度変化がなければ一定であるので、信号生成回路３０からの高周波の信号電流Ｉｓｇにより、電圧出力ＯＵＴの電圧が定まることとなる。
【００１０】
【発明が解決しようとする課題】
ところで、図１２に示すように、バイポーラトランジスタの特性上、電圧Ｖｃが高い電圧である高出力時には、電圧出力ＯＵＴは大きく振幅することができるが、電圧Ｖｃが低い電圧である低出力時には、電圧出力ＯＵＴは小さくしか振幅できない。
【００１１】
しかしながら、図１１及び図１２から分かるように、低出力時に電圧Ｖｃを下げたとしても、増幅部トランジスタＱを流れる電流Ｉｃの量は変わらない。消費電力（ＤＣ損失）は、電圧Ｖｃ×電流Ｉｃで定まるため、電圧Ｖｃを下げた以上の消費電力の低減は得られない。
【００１２】
しかし、電圧Ｖｃが低出力時である場合には、電圧出力ＯＵＴの振幅が小さくても構わないことから、電流Ｉｃの量も少なくして、消費電力の低減を図ることができれば、より望ましい。
【００１３】
そこで本発明は、前記課題に鑑みてなされたものであり、低出力時に消費される電力の低減を図った電力増幅回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る電力増幅回路は、
駆動電圧として第１供給電圧がコレクタに供給され、ベースに入力された入力信号を増幅して出力する、バイポーラトランジスタにより構成された、増幅部トランジスタと、
前記増幅部トランジスタが増幅動作をする際に、前記増幅部トランジスタの前記ベースをバイアスするためのバイアス電流を生成し、前記増幅部トランジスタの前記ベースに供給する、バイアス電流生成回路と、
前記第１供給電圧に応じて、前記第１供給電圧と同等の電圧を有する第２供給電圧が供給され、前記バイアス電流に加えて、前記増幅部トランジスタの前記ベースに追加バイアス電流を供給する、追加バイアス電流生成回路であって、前記第２供給電圧が所定値より大きければ前記追加バイアス電流を前記増幅部トランジスタの前記ベースに供給するが、前記第２供給電圧が所定値より小さければ前記追加バイアス電流を供給しない、追加バイアス電流生成回路と、
制御電流を前記バイアス電流生成回路及び前記追加バイアス電流生成回路に供給し、前記バイアス電流生成回路及び前記追加バイアス電流生成回路が前記バイアス電流及び前記追加バイアス電流を前記増幅部トランジスタの前記ベースに供給するかどうかを切り替える、切替制御回路と、
を備え、
前記追加バイアス電流生成回路は、前記増幅部トランジスタの前記ベースに接続されたエミッタと、前記切替制御回路から前記制御電流が供給されるベースとを有する、第１バイポーラトランジスタを備え、
前記バイアス電流生成回路は、前記増幅部トランジスタの前記ベースに接続されたエミッタと、前記切替制御回路から前記制御電流が供給されるベースとを有する、第２バイポーラトランジスタを備え、
前記切替制御回路が、前記制御電流により、前記バイアス電流生成回路の前記第２バイポーラトランジスタをオフにして、前記バイアス電流生成回路が前記バイアス電流を供給しないようにする場合には、前記制御電流により、前記追加バイアス電流生成回路の前記第１バイポーラトランジスタもオフになり、前記追加バイアス電流生成回路が前記追加バイアス電流を供給しないようになる、
ことを特徴とする。
【００１５】
【発明の実施の形態】
〔第１実施形態〕
第１実施形態は、電力増幅回路における増幅部トランジスタに供給するベース電流の量を、高出力時よりも低出力時の方が少なくなるようにして、この増幅部トランジスタのコレクタからエミッタに流れる電流を減少させることにより、低出力時における消費電力の低減を図ったものである。より詳しくを、以下に説明する。
【００１６】
図１は、本実施形態に係る電力増幅回路１００の構成と、その周辺回路を示す図である。この図１から分かるように、本実施形態に係る電力増幅回路１００は、上述した図１１の電力増幅回路５に、ＮＰＮバイポーラトランジスタＱ５、Ｑ６を追加することにより構成されている。
【００１７】
具体的には、バイポーラトランジスタＱ５とバイポーラトランジスタＱ６とは、直列に接続されており、これにより、本実施形態における追加バイアス電流生成回路１１０を構成している。
【００１８】
バイポーラトランジスタＱ６のコレクタには、ＤＣ／ＤＣコンバータ２０から、電圧Ｖｃ１が供給されている。本実施形態では、この電圧Ｖｃ１は、増幅部トランジスタＱのコレクタに供給される電圧Ｖｃ２と、同等である。但し、電圧Ｖｃ１を供給するノードと電圧Ｖｃ２を供給するノードとは、ＤＣ／ＤＣコンバータ２０内において、高周波的には短絡してあり、互いに影響がない構成になっている。
【００１９】
さらに、このバイポーラトランジスタＱ６のコレクタには、自らのベースも接続されている。つまり、バイポーラトランジスタＱ６はダイオードとして機能する。このバイポーラトランジスタＱ６のエミッタは、バイポーラトランジスタＱ５のコレクタに接続されている。
【００２０】
バイポーラトランジスタＱ５のベースは、バイポーラトランジスタＱ１のコレクタに接続されている。バイポーラトランジスタＱ５のエミッタは、増幅部トランジスタＱのベースに接続されている。したがって、バイポーラトランジスタＱ５を通って、増幅部トランジスタＱのベースに流れ込む追加バイアス電流Ｉａｄは、バイポーラトランジスタＱ１のコレクタから、バイポーラトランジスタＱ５のベースに流れ込む制御電流Ｉｃｏｎの量によって、制御される。
【００２１】
切替制御回路５０は、上述した図１１と同様に、抵抗Ｒ１とバイポーラトランジスタＱ１、Ｑ２とを備えて構成されている。抵抗Ｒ１の一端には、制御電圧Ｖｃｏｎが供給されており、抵抗Ｒ１の他端は、バイポーラトランジスタＱ１のコレクタに接続されている。バイポーラトランジスタＱ１のコレクタには、自らのベースも接続されている。つまり、バイポーラトランジスタＱ１はダイオードとして機能する。また、このバイポーラトランジスタＱ１のエミッタは、バイポーラトランジスタＱ２のコレクタに接続されている。
【００２２】
バイポーラトランジスタＱ２のコレクタには、自らのベースも接続されている。つまり、バイポーラトランジスタＱ２はダイオードとして機能する。このバイポーラトランジスタＱ２のエミッタは、グランドに接続されている。これらのことから分かるように、切替制御回路５０は、抵抗Ｒ１に、ダイオード（Ｑ１、Ｑ２）が２つ直列に接続された構成になっている。
【００２３】
バイアス電流生成回路６０も、上述した図１１と同様に、バイポーラトランジスタＱ３、Ｑ４を備えて構成されている。バイポーラトランジスタＱ３のコレクタには、基準電圧Ｖｒｅｆが供給されている。バイポーラトランジスタＱ３のベースは、バイポーラトランジスタＱ１のコレクタに接続されており、バイポーラトランジスタＱ３のエミッタは、バイポーラトランジスタＱ４のコレクタと増幅部トランジスタＱのベースとに接続されている。したがって、バイポーラトランジスタＱ３を通って、増幅部トランジスタＱのベースに流れ込むバイアス電流Ｉｂｉａｓは、バイポーラトランジスタＱ１のコレクタから、バイポーラトランジスタＱ３のベースに流れ込む制御電流Ｉｃｏｎの量によって、制御される。
【００２４】
バイポーラトランジスタＱ４のコレクタには、自らのベースも接続されている。つまり、バイポーラトランジスタＱ４はダイオードとして機能する。このバイポーラトランジスタＱ４のエミッタは、グランドに接続されている。
【００２５】
バイポーラトランジスタＱ３とバイポーラトランジスタＱ４との間から、増幅部トランジスタＱのベースに流れ込むバイアス電流がＩｂｉａｓであり、バイポーラトランジスタＱ５から増幅部トランジスタＱのベースに流れ込む追加バイアス電流がＩａｄであり、信号生成回路３０から増幅部トランジスタＱのベースに流れ込む信号電流がＩｓｇであるので、増幅部トランジスタＱのベースに流れ込む全体のベース電流Ｉｂは次のように表現できる。
Ｉｂ＝Ｉｂｉａｓ＋Ｉａｄ＋Ｉｓｇ
【００２６】
但し、増幅部トランジスタＱと、追加バイアス電流生成回路１１０との間は高周波的に遮断されており、また、増幅部トランジスタＱには、高周波的に短絡され、直流的には遮断された高周波の信号電流Ｉｓｇが入力されるものとする。
【００２７】
以上が、本実施形態に係る電力増幅回路１００の構成であるが、次に、この電力増幅回路１００の動作について説明する。
【００２８】
切替制御回路５０に供給される制御電圧Ｖｃｏｎは、この電力増幅回路１００を動作させる場合には、所定の電圧（例えば、３．６Ｖ）であるが、動作させない場合、つまりオフの場合には、０Ｖになる。制御電圧Ｖｃｏｎが０Ｖの場合には、バイポーラトランジスタＱ３、Ｑ５がオフになるので、増幅部トランジスタＱもオフになり、この電力増幅回路１００は動作しないようになる。これにより、待機状態にある電力増幅回路１００の消費電力が低減できる。
【００２９】
一方、制御電圧Ｖｃｏｎが所定の電圧（例えば、３．６Ｖ）である場合には、バイポーラトランジスタＱ３、Ｑ５がオンになり、バイアス電流Ｉｂｉａｓと追加バイアス電流Ｉａｄが、増幅部トランジスタＱのベースに供給される。
【００３０】
切替制御回路５０のダイオードを構成するバイポーラトランジスタＱ１、Ｑ２を流れる電流の量は、周囲の温度によって変化する。すなわち、温度が上昇すると流れる電流が増加し、温度が下降すると流れる電流が減少する。このため、温度に応じて、ノードＮ１の電圧が変化する。すなわち、温度が上昇すると、抵抗Ｒ１を流れる電流が増加するので、抵抗Ｒ１における電圧降下が増大し、ノードＮ１の電圧が減少する。これにより、バイポーラトランジスタＱ３、Ｑ５のベースに流れ込む制御電流Ｉｃｏｎも減少する。このため、周囲の温度が上昇すると、バイアス電流Ｉｂｉａｓと追加バイアス電流Ｉａｄが減少し、増幅部トランジスタＱのベースに流れ込むベース電流Ｉｂも減少する。
【００３１】
一方、温度が下降すると、抵抗Ｒ１を流れる電流が減少するので、抵抗Ｒ１における電圧降下が減少する。これにより、ノードＮ１の電圧が増加し、バイポーラトランジスタＱ３、Ｑ５のベースに流れ込む制御電流Ｉｃｏｎも増加する。このため、周囲の温度が下降すると、バイアス電流Ｉｂｉａｓと追加バイアス電流Ｉａｄが増加し、増幅部トランジスタＱのベースに流れ込むベース電流Ｉｂも増加する。つまり、この切替制御回路５０は、温度補償機能を有している。但し、この温度補償機能は、必ずしも必要なものではなく、省くことも可能である。この場合、バイポーラトランジスタＱ１、Ｑ２は不要となる。
【００３２】
バイアス電流生成回路６０は、バイポーラトランジスタＱ３のベースに流れ込む制御電流Ｉｃｏｎに応じて、バイアス電流Ｉｂｉａｓを、増幅部トランジスタＱのベースに供給する。
【００３３】
追加バイアス電流生成回路１１０は、バイポーラトランジスタＱ５のベースに流れ込む制御電流Ｉｃｏｎに応じて、追加バイアス電流Ｉａｄを、増幅部トランジスタＱのベースに供給する。本実施形態では、特に、この追加バイアス電流生成回路１１０は、ＤＣ／ＤＣコンバータ２０から供給される電圧Ｖｃ１が高電圧（例えば、３．６Ｖ）である場合には、この追加バイアス電流Ｉａｄを供給するが、電圧Ｖｃ１が低電圧（例えば、１．５Ｖ）である場合には、この追加バイアス電流Ｉａｄを供給しないように構成されている。これを実現するために、本実施形態に係る追加バイアス電流生成回路１１０は、次の条件を満たしている。
【００３４】
各バイポーラトランジスタのベース−エミッタ間のオン電圧をＶｂｅｏｎ、コレクタ−エミッタ間のオン電圧をＶｃｅｏｎとすると、電圧Ｖｃ１は以下のように設定すればよい。
【００３５】
［高出力時（電圧Ｖｃ１が高電圧）］
増幅部トランジスタＱのベース（Ｂ）−エミッタ（Ｅ）間オン電圧をＶｂｅｏｎ（Ｑ）とし、バイポーラトランジスタＱ５のコレクタ（Ｃ）−エミッタ（Ｅ）間オン電圧をＶｃｅｏｎ（Ｑ５）とし、バイポーラトランジスタＱ６のベース（Ｂ）−エミッタ（Ｅ）間オン電圧をＶｂｅｏｎ（Ｑ６）とする。この場合、次の条件を満たすことにより、追加バイアス電流Ｉａｄを供給できる。
Ｖｃ１＞Ｖｂｅｏｎ（Ｑ）＋Ｖｃｅｏｎ（Ｑ５）＋Ｖｂｅｏｎ（Ｑ６）
【００３６】
これにより、追加バイアス電流Ｉａｄを増幅部トランジスタＱのベースに供給できるため、増幅部トランジスタＱのバイアスポイントを高く設定できる。
【００３７】
［低出力時（電圧Ｖｃ１が低電圧）］
低出力時には、上述した高出力時とは逆に、次の条件を満たすことにより、追加バイアス電流Ｉａｄを供給しないようにすることができる。
Ｖｃ１＜Ｖｂｅｏｎ（Ｑ）＋Ｖｃｅｏｎ（Ｑ５）＋Ｖｂｅｏｎ（Ｑ６）
【００３８】
これにより、追加バイアス電流Ｉａｄが増幅部トランジスタＱのベースに供給されないようにできるため、増幅部トランジスタＱのバイアスポイントを低くできる。
【００３９】
図２は、本実施形態に係る増幅部トランジスタＱの静特性を示すグラフである。この図２においては、上述したように、電圧Ｖｃ１＝電圧Ｖｃ２＝電圧Ｖｃであることを前提としている。そして、この図２に示すように、本実施形態によれば、高出力時における増幅部トランジスタＱのバイアスポイントよりも、低出力時における増幅部トランジスタＱのバイアスポイントの方が、低くなっている。このため、増幅部トランジスタＱをコレクタからエミッタに流れる電流Ｉｃは、低出力時の方が少なくなり、Ｉｃ×Ｖｃである消費電力を減少させることができる。
【００４０】
図３は、高出力時における増幅部トランジスタＱの高周波の静特性を示すグラフであり、図４は、高出力時における増幅部トランジスタＱの高周波の静特性を示すグラフである。
【００４１】
図３に示すように、高出力時におていは、バイアスポイントが高いため、大きな振幅の電圧出力ＯＵＴを得ることができる。すなわち、電圧出力ＯＵＴは、信号生成回路３０からの信号電流Ｉｓｇの振幅に応じて、大きな振幅を形成する。これに対して、低出力時においては、図４に示すように、バイアスポイントが低くなるので、小さな振幅の電圧出力ＯＵＴが得られる。すなわち、低出力時の電圧出力ＯＵＴの振幅は、高出力時の電圧出力ＯＵＴの振幅よりも小さくなる。このように、本実施形態に係る電力増幅回路１００においては、低出力時における電圧出力ＯＵＴの振幅が小さいことから、バイアスポイントを低くしても、動作上、何ら問題が生じないのである。
【００４２】
〔第２実施形態〕
第２実施形態は、バイポーラトランジスタＱ６のコレクタ側に抵抗を挿入することにより、上述した第１実施形態におけるＶｃ１＞Ｖｂｅｏｎ（Ｑ）＋Ｖｃｅｏｎ（Ｑ５）＋Ｖｂｅｏｎ（Ｑ６）の領域で、電圧Ｖｃ１に対して電流Ｉｃが線形な傾きを示すようにしたものである。より詳しくを、以下に説明する。
【００４３】
図５Ａは、本実施形態に係る電力増幅回路２００の構成とその周辺回路を示す図であり、上述した図１に対応する図である。この図５Ａに示すように、本実施形態に係る電力増幅回路２００においては、バイポーラトランジスタＱ６のコレクタと、ＤＣ／ＤＣコンバータ２０との間に、抵抗Ｒ２が追加挿入されている。このため、電圧Ｖｃ１は、ＤＣ／ＤＣコンバータ２０から抵抗Ｒ２の一端に供給されたのち、抵抗Ｒ２の他端からバイポーラトランジスタＱ６のコレクタに供給される。それ以外の構成は、上述した第１実施形態と同様である。
【００４４】
本実施形態における電圧Ｖｃ１は以下のように表現することができる。
Ｖｃ１＝Ｖｂｅｏｎ（Ｑ）＋Ｖｃｅｏｎ（Ｑ５）＋Ｖｂｅｏｎ（Ｑ６）＋Ｉａｄ×Ｒ２
【００４５】
また、バイポーラトランジスタＱ５のベース（Ｂ）−エミッタ（Ｅ）間オン電圧をＶｂｅｏｎ（Ｑ５）とすると、このＶｂｅｏｎ（Ｑ５）は切替制御回路５０により決定され、一定であるものとする。このときの追加バイアス電流ＩａｄとＶｃｅｏｎ（Ｑ５）の関係を示すグラフと、追加バイアス電流ＩａｄとＶｂｅｏｎ（Ｑ６）＋Ｉａｄ×Ｒ２との関係を示すグラフとを、図５Ｂに示す。
【００４６】
この図５Ｂを参照しつつ、バイポーラトランジスタＱ５の静特性を領域Ａ（追加バイアス電流Ｉａｄがほぼ０）、領域Ｂ（飽和領域）、領域Ｃ（線形領域）の３つに分けて考える。
【００４７】
領域Ａでは、追加バイアス電流Ｉａｄはほぼ０であるため、増幅部トランジスタＱのバイアスは、バイアス電流生成回路６０により決定される。このため、増幅部トランジスタＱは、低いバイアスポイントとなる。
【００４８】
領域Ｂでは、流れる追加バイアス電流Ｉａｄの量により、Ｖｃｅｏｎ（Ｑ５）が定まり、Ｖｂｅｏｎ（Ｑ６）＋Ｉａｄ×Ｒ２が定まることとなる。ここで、バイポーラトランジスタＱ５を流れる電流は追加バイアス電流Ｉａｄであり、バイポーラトランジスタＱ６及び抵抗Ｒ２を流れる電流も追加バイアス電流Ｉａｄであるので、両者は等しくなる。このため、図５Ｂの２つのグラフから、それぞれ、Ｖｃｅｏｎ（Ｑ５）とＶｂｅｏｎ（Ｑ６）＋Ｉａｄ×Ｒ２とを求めることができる。これにより、Ｖｃ１＝Ｖｂｅｏｎ（Ｑ）＋Ｖｃｅｏｎ（Ｑ５）＋Ｖｂｅｏｎ（Ｑ６）＋Ｉａｄ×Ｒ２を算出することができる。
【００４９】
領域Ｃでは、Ｖｂｅｏｎ（Ｑ５）が一定であることから、バイポーラトランジスタＱ５をコレクタからエミッタに流れる電流は一定になり、つまり、追加バイアス電流Ｉａｄが一定になる。追加バイアス電流Ｉａｄが一定であることからＶｂｅｏｎ（Ｑ６）＋Ｉａｄ×Ｒ２も一定になる。このときのＶｃｅｏｎ（Ｑ５）は次のように表現される。
Ｖｃｅｏｎ（Ｑ５）＝Ｖｃ１−Ｖｂｅｏｎ（Ｑ）−Ｖｂｅｏｎ（Ｑ６）−Ｉａｄ×Ｒ２
【００５０】
図６は、本実施形態に係る増幅部トランジスタＱの静特性を示すグラフである。この図６においても、上述した第１実施形態と同様に、電圧Ｖｃ１＝電圧Ｖｃ２＝電圧Ｖｃであることを前提としている。そして、この図６に示すように、本実施形態においても、高出力時における増幅部トランジスタＱのバイアスポイントよりも、低出力時における増幅部トランジスタＱのバイアスポイントの方が、低くなっている。このため、増幅部トランジスタＱをコレクタからエミッタに流れる電流Ｉｃは、低出力時の方が少なくなり、Ｉｃ×Ｖｃである消費電力を減少させることができる。
【００５１】
しかも、抵抗Ｒ２が存在することにより、Ｖｃ１＞Ｖｂｅｏｎ（Ｑ）＋Ｖｃｅｏｎ（Ｑ５）＋Ｖｂｅｏｎ（Ｑ６）の領域で、増幅部トランジスタＱのコレクタからエミッタに流れる電流Ｉｃが線形性を示すようになる。このため、電圧Ｖｃ（＝Ｖｃ１＝Ｖｃ２）が高い高出力時と、電圧Ｖｃが低い低出力時との間にも、この電力増幅回路２００が動作する電圧Ｖｃを設定することができる。すなわち、３個、４個、５個…などの複数の電圧Ｖｃをバイアスポイントとして設定することができるようになり、この電力増幅回路２００の動作として、複数の電圧Ｖｃを設定することができるようになる。
【００５２】
なお、本発明は上記実施形態に限定されず種々に変形可能である。例えば、上述した温度補償機能付きの切替制御回路５０の構成は、上述した実施形態の構成に限られるものではない。例えば、図７に示すように、第１実施形態における切替制御回路５０の代わりに、バイポーラトランジスタＱ４とカレントミラー接続されたバイポーラトランジスタＱ１１を備えた切替制御回路５４のように構成しても良い。この図７に示すような構成の切替制御回路５０では、バイポーラトランジスタＱ１１により温度補償機能が実現される。
【００５３】
このことは、上述した第２実施形態でも同様である。第２実施形態に係る電力増幅回路２００に、切替制御回路５４の構成を適用すると、図８に示すような回路構成となる。
【００５４】
さらに、上述した実施形態におけるバイポーラトランジスタＱ６の個数は、高出力と低出力とを切り替える電圧Ｖｃ１の設定値により任意に選択される。すなわち、ダイオード接続されたバイポーラトランジスタＱ６を省いてもよいし、複数個設けるようにしてもよい。すなわち、バイポーラトランジスタＱ６の個数Ｎは、０個、１個、２個、３個…であってもよい。バイポーラトランジスタＱ６を省いた場合には、第１実施形態に係る電力増幅回路１００は図９に示すような構成となり、第２実施形態に係る電力増幅回路２００は図１０に示すような構成となる。
【００５５】
換言すれば、バイポーラトランジスタＱ６の個数Ｎは、０又は正の整数であればよい。この場合、高出力時（電圧Ｖｃ１が高電圧）の動作条件、及び、低出力時（電圧Ｖｃ１が低電圧）の動作条件は、例えば第１実施形態においては次のように表現できる。
【００５６】
［高出力時（電圧Ｖｃ１が高電圧）］
Ｖｃ１＞Ｖｂｅｏｎ（Ｑ）＋Ｖｃｅｏｎ（Ｑ５）＋Ｖｂｅｏｎ（Ｑ６）×Ｎ
［低出力時（電圧Ｖｃ１が低電圧）］
Ｖｃ１＜Ｖｂｅｏｎ（Ｑ）＋Ｖｃｅｏｎ（Ｑ５）＋Ｖｂｅｏｎ（Ｑ６）×Ｎ
【００５７】
【発明の効果】
以上説明したように、本発明に係る電力増幅回路によれば、低出力時に消費される電力の低減を図ることができる。
【図面の簡単な説明】
【図１】第１実施形態に係る電力増幅回路の構成とその周辺回路を示す図。
【図２】第１実施形態に係る電力増幅回路における増幅部トランジスタの静特性のグラフを示す図。
【図３】第１実施形態に係る電力増幅回路における増幅部トランジスタの静特性と高周波動作時の電圧出力の負荷線とを示す図（高出力時）。
【図４】第１実施形態に係る電力増幅回路における増幅部トランジスタの静特性と高周波動作時の電圧出力の負荷線とを示す図（低出力時）。
【図５Ａ】第２実施形態に係る電力増幅回路の構成とその周辺回路を示す図。
【図５Ｂ】Ｖｂｅｏｎ（Ｑ５）が一定である場合における、追加バイアス電流とＶｃｅｏｎ（Ｑ５）の関係のグラフと、追加バイアス電流とＶｂｅｏｎ（Ｑ６）＋Ｉａｄ×Ｒ２の関係のグラフを示す図。
【図６】第２実施形態に係る電力増幅回路における増幅部トランジスタの静特性のグラフを示す図。
【図７】第１実施形態に係る電力増幅回路の変形例を示す図。
【図８】第２実施形態に係る電力増幅回路の変形例を示す図。
【図９】第１実施形態に係る電力増幅回路の別の変形例を示す図。
【図１０】第２実施形態に係る電力増幅回路の別の変形例を示す図。
【図１１】従来の電力増幅回路の構成とその周辺回路を示す図。
【図１２】従来の電力増幅回路における増幅部トランジスタの静特性のグラフを示す図。
【符号の説明】
ＺＬ 負荷インピーダンス
Ｑ 増幅部トランジスタ（バイポーラトランジスタ）
Ｑ１〜Ｑ６ バイポーラトランジスタ
Ｉｂｉａｓ バイアス電流
Ｉａｄ 追加バイアス電流
Ｉｓｇ 信号電流
Ｉｂ ベース電流
１０ 電源
２０ ＤＣ／ＤＣコンバータ
３０ 信号生成回路
５０ 切替制御回路
６０ バイアス電流生成回路
１００ 電力増幅回路
１１０ 追加バイアス電流生成回路
【発明の属する技術分野】
本発明は、入力された入力信号を増幅して、出力信号として出力する、電力増幅回路に関する。
【０００２】
【従来の技術】
図１１は、従来のバイポーラトランジスタを用いた電力増幅回路５の構成と、その周辺回路を示しており、図１２は、図１１における増幅部トランジスタＱの静特性を示す図である。
【０００３】
図１１に示すように、電源１０から、例えば３．６Ｖの電圧がＤＣ／ＤＣコンバータ２０に供給されている。ＤＣ／ＤＣコンバータ２０では、供給された電圧をコンバートして、例えば１．５Ｖで、電力増幅回路５における増幅部トランジスタＱのコレクタに供給している。この増幅部トランジスタＱは、ＮＰＮバイポーラトランジスタにより構成されている。ＤＣ／ＤＣコンバータ２０の供給する電圧は、可変であり、高い電圧（例えば３．６Ｖ）を供給している場合もあるし、低い電圧（例えば、１．５Ｖ）を供給している場合もある。
【０００４】
増幅部トランジスタＱのベースには、容量性素子Ｃ１を介して、信号生成回路３０から高周波の信号電流Ｉｓｇが印加されているとともに、バイアス回路４０からのバイアス電流Ｉｂｉａｓが印加されている。つまり、ベース電流Ｉｂ＝Ｉｂｉａｓ＋Ｉｓｇが、ベースに供給されている。また、増幅部トランジスタＱのエミッタは接地されている。
【０００５】
バイアス回路４０は、ＮＰＮバイポーラトランジスタＱ１〜Ｑ４と、抵抗Ｒ１とを備えて構成されている。バイポーラトランジスタＱ１、Ｑ２と抵抗Ｒ１は、切替制御回路５０を構成しており、バイポーラトランジスタＱ３、Ｑ４は、バイアス電流生成回路６０を構成している。
【０００６】
切替制御回路５０に供給される制御電圧Ｖｃｏｎは、この電力増幅回路５がオンになっている場合には電圧（例えば３．６Ｖ）が供給され、オフになっている場合には電圧が供給されない（つまり、０Ｖ）ように構成されている。バイアス電流生成回路６０は、この制御電圧Ｖｃｏｎのオン／オフに応じて、バイポーラトランジスタＱ３がオン／オフされ、オンの場合には、基準電圧Ｖｒｅｆから、増幅部トランジスタＱのベースにバイアス電流Ｉｂｉａｓを供給し、オフの場合にはバイアス電流Ｉｂｉａｓを供給しない。
【０００７】
切替制御回路５０は、周囲の温度に応じて、バイポーラトランジスタＱ３のベースに供給される制御電流Ｉｃｏｎの量を変化させることにより、バイポーラトランジスタＱ３を通じて流れるバイアス電流Ｉｂｉａｓの量を変化させる。これにより、切替制御回路５０は、この電力増幅回路が熱暴走するのを防止している。
【０００８】
この電力増幅回路の出力ノードＮ０は、増幅部トランジスタＱのコレクタ側に設けられており、電圧出力ＯＵＴを出力する。この出力ノードＮ０には、負荷インピーダンスＺＬが接続されている。
【０００９】
図１２に示すように、増幅部トランジスタＱを流れる電流Ｉｃの量は、この増幅部トランジスタＱのベースに流れ込むベース電流Ｉｂ（Ｉｂ１＜Ｉｂ２＜Ｉｂ３＜Ｉｂ４＜Ｉｂ５＜Ｉｂ６）により定まる。上述したように、ベース電流Ｉｂは、バイアス回路４０からのバイアス電流Ｉｂｉａｓと、信号生成回路３０からの信号電流Ｉｓｇとの和である。バイアス電流Ｉｂｉａｓは、温度変化がなければ一定であるので、信号生成回路３０からの高周波の信号電流Ｉｓｇにより、電圧出力ＯＵＴの電圧が定まることとなる。
【００１０】
【発明が解決しようとする課題】
ところで、図１２に示すように、バイポーラトランジスタの特性上、電圧Ｖｃが高い電圧である高出力時には、電圧出力ＯＵＴは大きく振幅することができるが、電圧Ｖｃが低い電圧である低出力時には、電圧出力ＯＵＴは小さくしか振幅できない。
【００１１】
しかしながら、図１１及び図１２から分かるように、低出力時に電圧Ｖｃを下げたとしても、増幅部トランジスタＱを流れる電流Ｉｃの量は変わらない。消費電力（ＤＣ損失）は、電圧Ｖｃ×電流Ｉｃで定まるため、電圧Ｖｃを下げた以上の消費電力の低減は得られない。
【００１２】
しかし、電圧Ｖｃが低出力時である場合には、電圧出力ＯＵＴの振幅が小さくても構わないことから、電流Ｉｃの量も少なくして、消費電力の低減を図ることができれば、より望ましい。
【００１３】
そこで本発明は、前記課題に鑑みてなされたものであり、低出力時に消費される電力の低減を図った電力増幅回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る電力増幅回路は、
駆動電圧として第１供給電圧がコレクタに供給され、ベースに入力された入力信号を増幅して出力する、バイポーラトランジスタにより構成された、増幅部トランジスタと、
前記増幅部トランジスタが増幅動作をする際に、前記増幅部トランジスタの前記ベースをバイアスするためのバイアス電流を生成し、前記増幅部トランジスタの前記ベースに供給する、バイアス電流生成回路と、
前記第１供給電圧に応じて、前記第１供給電圧と同等の電圧を有する第２供給電圧が供給され、前記バイアス電流に加えて、前記増幅部トランジスタの前記ベースに追加バイアス電流を供給する、追加バイアス電流生成回路であって、前記第２供給電圧が所定値より大きければ前記追加バイアス電流を前記増幅部トランジスタの前記ベースに供給するが、前記第２供給電圧が所定値より小さければ前記追加バイアス電流を供給しない、追加バイアス電流生成回路と、
制御電流を前記バイアス電流生成回路及び前記追加バイアス電流生成回路に供給し、前記バイアス電流生成回路及び前記追加バイアス電流生成回路が前記バイアス電流及び前記追加バイアス電流を前記増幅部トランジスタの前記ベースに供給するかどうかを切り替える、切替制御回路と、
を備え、
前記追加バイアス電流生成回路は、前記増幅部トランジスタの前記ベースに接続されたエミッタと、前記切替制御回路から前記制御電流が供給されるベースとを有する、第１バイポーラトランジスタを備え、
前記バイアス電流生成回路は、前記増幅部トランジスタの前記ベースに接続されたエミッタと、前記切替制御回路から前記制御電流が供給されるベースとを有する、第２バイポーラトランジスタを備え、
前記切替制御回路が、前記制御電流により、前記バイアス電流生成回路の前記第２バイポーラトランジスタをオフにして、前記バイアス電流生成回路が前記バイアス電流を供給しないようにする場合には、前記制御電流により、前記追加バイアス電流生成回路の前記第１バイポーラトランジスタもオフになり、前記追加バイアス電流生成回路が前記追加バイアス電流を供給しないようになる、
ことを特徴とする。
【００１５】
【発明の実施の形態】
〔第１実施形態〕
第１実施形態は、電力増幅回路における増幅部トランジスタに供給するベース電流の量を、高出力時よりも低出力時の方が少なくなるようにして、この増幅部トランジスタのコレクタからエミッタに流れる電流を減少させることにより、低出力時における消費電力の低減を図ったものである。より詳しくを、以下に説明する。
【００１６】
図１は、本実施形態に係る電力増幅回路１００の構成と、その周辺回路を示す図である。この図１から分かるように、本実施形態に係る電力増幅回路１００は、上述した図１１の電力増幅回路５に、ＮＰＮバイポーラトランジスタＱ５、Ｑ６を追加することにより構成されている。
【００１７】
具体的には、バイポーラトランジスタＱ５とバイポーラトランジスタＱ６とは、直列に接続されており、これにより、本実施形態における追加バイアス電流生成回路１１０を構成している。
【００１８】
バイポーラトランジスタＱ６のコレクタには、ＤＣ／ＤＣコンバータ２０から、電圧Ｖｃ１が供給されている。本実施形態では、この電圧Ｖｃ１は、増幅部トランジスタＱのコレクタに供給される電圧Ｖｃ２と、同等である。但し、電圧Ｖｃ１を供給するノードと電圧Ｖｃ２を供給するノードとは、ＤＣ／ＤＣコンバータ２０内において、高周波的には短絡してあり、互いに影響がない構成になっている。
【００１９】
さらに、このバイポーラトランジスタＱ６のコレクタには、自らのベースも接続されている。つまり、バイポーラトランジスタＱ６はダイオードとして機能する。このバイポーラトランジスタＱ６のエミッタは、バイポーラトランジスタＱ５のコレクタに接続されている。
【００２０】
バイポーラトランジスタＱ５のベースは、バイポーラトランジスタＱ１のコレクタに接続されている。バイポーラトランジスタＱ５のエミッタは、増幅部トランジスタＱのベースに接続されている。したがって、バイポーラトランジスタＱ５を通って、増幅部トランジスタＱのベースに流れ込む追加バイアス電流Ｉａｄは、バイポーラトランジスタＱ１のコレクタから、バイポーラトランジスタＱ５のベースに流れ込む制御電流Ｉｃｏｎの量によって、制御される。
【００２１】
切替制御回路５０は、上述した図１１と同様に、抵抗Ｒ１とバイポーラトランジスタＱ１、Ｑ２とを備えて構成されている。抵抗Ｒ１の一端には、制御電圧Ｖｃｏｎが供給されており、抵抗Ｒ１の他端は、バイポーラトランジスタＱ１のコレクタに接続されている。バイポーラトランジスタＱ１のコレクタには、自らのベースも接続されている。つまり、バイポーラトランジスタＱ１はダイオードとして機能する。また、このバイポーラトランジスタＱ１のエミッタは、バイポーラトランジスタＱ２のコレクタに接続されている。
【００２２】
バイポーラトランジスタＱ２のコレクタには、自らのベースも接続されている。つまり、バイポーラトランジスタＱ２はダイオードとして機能する。このバイポーラトランジスタＱ２のエミッタは、グランドに接続されている。これらのことから分かるように、切替制御回路５０は、抵抗Ｒ１に、ダイオード（Ｑ１、Ｑ２）が２つ直列に接続された構成になっている。
【００２３】
バイアス電流生成回路６０も、上述した図１１と同様に、バイポーラトランジスタＱ３、Ｑ４を備えて構成されている。バイポーラトランジスタＱ３のコレクタには、基準電圧Ｖｒｅｆが供給されている。バイポーラトランジスタＱ３のベースは、バイポーラトランジスタＱ１のコレクタに接続されており、バイポーラトランジスタＱ３のエミッタは、バイポーラトランジスタＱ４のコレクタと増幅部トランジスタＱのベースとに接続されている。したがって、バイポーラトランジスタＱ３を通って、増幅部トランジスタＱのベースに流れ込むバイアス電流Ｉｂｉａｓは、バイポーラトランジスタＱ１のコレクタから、バイポーラトランジスタＱ３のベースに流れ込む制御電流Ｉｃｏｎの量によって、制御される。
【００２４】
バイポーラトランジスタＱ４のコレクタには、自らのベースも接続されている。つまり、バイポーラトランジスタＱ４はダイオードとして機能する。このバイポーラトランジスタＱ４のエミッタは、グランドに接続されている。
【００２５】
バイポーラトランジスタＱ３とバイポーラトランジスタＱ４との間から、増幅部トランジスタＱのベースに流れ込むバイアス電流がＩｂｉａｓであり、バイポーラトランジスタＱ５から増幅部トランジスタＱのベースに流れ込む追加バイアス電流がＩａｄであり、信号生成回路３０から増幅部トランジスタＱのベースに流れ込む信号電流がＩｓｇであるので、増幅部トランジスタＱのベースに流れ込む全体のベース電流Ｉｂは次のように表現できる。
Ｉｂ＝Ｉｂｉａｓ＋Ｉａｄ＋Ｉｓｇ
【００２６】
但し、増幅部トランジスタＱと、追加バイアス電流生成回路１１０との間は高周波的に遮断されており、また、増幅部トランジスタＱには、高周波的に短絡され、直流的には遮断された高周波の信号電流Ｉｓｇが入力されるものとする。
【００２７】
以上が、本実施形態に係る電力増幅回路１００の構成であるが、次に、この電力増幅回路１００の動作について説明する。
【００２８】
切替制御回路５０に供給される制御電圧Ｖｃｏｎは、この電力増幅回路１００を動作させる場合には、所定の電圧（例えば、３．６Ｖ）であるが、動作させない場合、つまりオフの場合には、０Ｖになる。制御電圧Ｖｃｏｎが０Ｖの場合には、バイポーラトランジスタＱ３、Ｑ５がオフになるので、増幅部トランジスタＱもオフになり、この電力増幅回路１００は動作しないようになる。これにより、待機状態にある電力増幅回路１００の消費電力が低減できる。
【００２９】
一方、制御電圧Ｖｃｏｎが所定の電圧（例えば、３．６Ｖ）である場合には、バイポーラトランジスタＱ３、Ｑ５がオンになり、バイアス電流Ｉｂｉａｓと追加バイアス電流Ｉａｄが、増幅部トランジスタＱのベースに供給される。
【００３０】
切替制御回路５０のダイオードを構成するバイポーラトランジスタＱ１、Ｑ２を流れる電流の量は、周囲の温度によって変化する。すなわち、温度が上昇すると流れる電流が増加し、温度が下降すると流れる電流が減少する。このため、温度に応じて、ノードＮ１の電圧が変化する。すなわち、温度が上昇すると、抵抗Ｒ１を流れる電流が増加するので、抵抗Ｒ１における電圧降下が増大し、ノードＮ１の電圧が減少する。これにより、バイポーラトランジスタＱ３、Ｑ５のベースに流れ込む制御電流Ｉｃｏｎも減少する。このため、周囲の温度が上昇すると、バイアス電流Ｉｂｉａｓと追加バイアス電流Ｉａｄが減少し、増幅部トランジスタＱのベースに流れ込むベース電流Ｉｂも減少する。
【００３１】
一方、温度が下降すると、抵抗Ｒ１を流れる電流が減少するので、抵抗Ｒ１における電圧降下が減少する。これにより、ノードＮ１の電圧が増加し、バイポーラトランジスタＱ３、Ｑ５のベースに流れ込む制御電流Ｉｃｏｎも増加する。このため、周囲の温度が下降すると、バイアス電流Ｉｂｉａｓと追加バイアス電流Ｉａｄが増加し、増幅部トランジスタＱのベースに流れ込むベース電流Ｉｂも増加する。つまり、この切替制御回路５０は、温度補償機能を有している。但し、この温度補償機能は、必ずしも必要なものではなく、省くことも可能である。この場合、バイポーラトランジスタＱ１、Ｑ２は不要となる。
【００３２】
バイアス電流生成回路６０は、バイポーラトランジスタＱ３のベースに流れ込む制御電流Ｉｃｏｎに応じて、バイアス電流Ｉｂｉａｓを、増幅部トランジスタＱのベースに供給する。
【００３３】
追加バイアス電流生成回路１１０は、バイポーラトランジスタＱ５のベースに流れ込む制御電流Ｉｃｏｎに応じて、追加バイアス電流Ｉａｄを、増幅部トランジスタＱのベースに供給する。本実施形態では、特に、この追加バイアス電流生成回路１１０は、ＤＣ／ＤＣコンバータ２０から供給される電圧Ｖｃ１が高電圧（例えば、３．６Ｖ）である場合には、この追加バイアス電流Ｉａｄを供給するが、電圧Ｖｃ１が低電圧（例えば、１．５Ｖ）である場合には、この追加バイアス電流Ｉａｄを供給しないように構成されている。これを実現するために、本実施形態に係る追加バイアス電流生成回路１１０は、次の条件を満たしている。
【００３４】
各バイポーラトランジスタのベース−エミッタ間のオン電圧をＶｂｅｏｎ、コレクタ−エミッタ間のオン電圧をＶｃｅｏｎとすると、電圧Ｖｃ１は以下のように設定すればよい。
【００３５】
［高出力時（電圧Ｖｃ１が高電圧）］
増幅部トランジスタＱのベース（Ｂ）−エミッタ（Ｅ）間オン電圧をＶｂｅｏｎ（Ｑ）とし、バイポーラトランジスタＱ５のコレクタ（Ｃ）−エミッタ（Ｅ）間オン電圧をＶｃｅｏｎ（Ｑ５）とし、バイポーラトランジスタＱ６のベース（Ｂ）−エミッタ（Ｅ）間オン電圧をＶｂｅｏｎ（Ｑ６）とする。この場合、次の条件を満たすことにより、追加バイアス電流Ｉａｄを供給できる。
Ｖｃ１＞Ｖｂｅｏｎ（Ｑ）＋Ｖｃｅｏｎ（Ｑ５）＋Ｖｂｅｏｎ（Ｑ６）
【００３６】
これにより、追加バイアス電流Ｉａｄを増幅部トランジスタＱのベースに供給できるため、増幅部トランジスタＱのバイアスポイントを高く設定できる。
【００３７】
［低出力時（電圧Ｖｃ１が低電圧）］
低出力時には、上述した高出力時とは逆に、次の条件を満たすことにより、追加バイアス電流Ｉａｄを供給しないようにすることができる。
Ｖｃ１＜Ｖｂｅｏｎ（Ｑ）＋Ｖｃｅｏｎ（Ｑ５）＋Ｖｂｅｏｎ（Ｑ６）
【００３８】
これにより、追加バイアス電流Ｉａｄが増幅部トランジスタＱのベースに供給されないようにできるため、増幅部トランジスタＱのバイアスポイントを低くできる。
【００３９】
図２は、本実施形態に係る増幅部トランジスタＱの静特性を示すグラフである。この図２においては、上述したように、電圧Ｖｃ１＝電圧Ｖｃ２＝電圧Ｖｃであることを前提としている。そして、この図２に示すように、本実施形態によれば、高出力時における増幅部トランジスタＱのバイアスポイントよりも、低出力時における増幅部トランジスタＱのバイアスポイントの方が、低くなっている。このため、増幅部トランジスタＱをコレクタからエミッタに流れる電流Ｉｃは、低出力時の方が少なくなり、Ｉｃ×Ｖｃである消費電力を減少させることができる。
【００４０】
図３は、高出力時における増幅部トランジスタＱの高周波の静特性を示すグラフであり、図４は、高出力時における増幅部トランジスタＱの高周波の静特性を示すグラフである。
【００４１】
図３に示すように、高出力時におていは、バイアスポイントが高いため、大きな振幅の電圧出力ＯＵＴを得ることができる。すなわち、電圧出力ＯＵＴは、信号生成回路３０からの信号電流Ｉｓｇの振幅に応じて、大きな振幅を形成する。これに対して、低出力時においては、図４に示すように、バイアスポイントが低くなるので、小さな振幅の電圧出力ＯＵＴが得られる。すなわち、低出力時の電圧出力ＯＵＴの振幅は、高出力時の電圧出力ＯＵＴの振幅よりも小さくなる。このように、本実施形態に係る電力増幅回路１００においては、低出力時における電圧出力ＯＵＴの振幅が小さいことから、バイアスポイントを低くしても、動作上、何ら問題が生じないのである。
【００４２】
〔第２実施形態〕
第２実施形態は、バイポーラトランジスタＱ６のコレクタ側に抵抗を挿入することにより、上述した第１実施形態におけるＶｃ１＞Ｖｂｅｏｎ（Ｑ）＋Ｖｃｅｏｎ（Ｑ５）＋Ｖｂｅｏｎ（Ｑ６）の領域で、電圧Ｖｃ１に対して電流Ｉｃが線形な傾きを示すようにしたものである。より詳しくを、以下に説明する。
【００４３】
図５Ａは、本実施形態に係る電力増幅回路２００の構成とその周辺回路を示す図であり、上述した図１に対応する図である。この図５Ａに示すように、本実施形態に係る電力増幅回路２００においては、バイポーラトランジスタＱ６のコレクタと、ＤＣ／ＤＣコンバータ２０との間に、抵抗Ｒ２が追加挿入されている。このため、電圧Ｖｃ１は、ＤＣ／ＤＣコンバータ２０から抵抗Ｒ２の一端に供給されたのち、抵抗Ｒ２の他端からバイポーラトランジスタＱ６のコレクタに供給される。それ以外の構成は、上述した第１実施形態と同様である。
【００４４】
本実施形態における電圧Ｖｃ１は以下のように表現することができる。
Ｖｃ１＝Ｖｂｅｏｎ（Ｑ）＋Ｖｃｅｏｎ（Ｑ５）＋Ｖｂｅｏｎ（Ｑ６）＋Ｉａｄ×Ｒ２
【００４５】
また、バイポーラトランジスタＱ５のベース（Ｂ）−エミッタ（Ｅ）間オン電圧をＶｂｅｏｎ（Ｑ５）とすると、このＶｂｅｏｎ（Ｑ５）は切替制御回路５０により決定され、一定であるものとする。このときの追加バイアス電流ＩａｄとＶｃｅｏｎ（Ｑ５）の関係を示すグラフと、追加バイアス電流ＩａｄとＶｂｅｏｎ（Ｑ６）＋Ｉａｄ×Ｒ２との関係を示すグラフとを、図５Ｂに示す。
【００４６】
この図５Ｂを参照しつつ、バイポーラトランジスタＱ５の静特性を領域Ａ（追加バイアス電流Ｉａｄがほぼ０）、領域Ｂ（飽和領域）、領域Ｃ（線形領域）の３つに分けて考える。
【００４７】
領域Ａでは、追加バイアス電流Ｉａｄはほぼ０であるため、増幅部トランジスタＱのバイアスは、バイアス電流生成回路６０により決定される。このため、増幅部トランジスタＱは、低いバイアスポイントとなる。
【００４８】
領域Ｂでは、流れる追加バイアス電流Ｉａｄの量により、Ｖｃｅｏｎ（Ｑ５）が定まり、Ｖｂｅｏｎ（Ｑ６）＋Ｉａｄ×Ｒ２が定まることとなる。ここで、バイポーラトランジスタＱ５を流れる電流は追加バイアス電流Ｉａｄであり、バイポーラトランジスタＱ６及び抵抗Ｒ２を流れる電流も追加バイアス電流Ｉａｄであるので、両者は等しくなる。このため、図５Ｂの２つのグラフから、それぞれ、Ｖｃｅｏｎ（Ｑ５）とＶｂｅｏｎ（Ｑ６）＋Ｉａｄ×Ｒ２とを求めることができる。これにより、Ｖｃ１＝Ｖｂｅｏｎ（Ｑ）＋Ｖｃｅｏｎ（Ｑ５）＋Ｖｂｅｏｎ（Ｑ６）＋Ｉａｄ×Ｒ２を算出することができる。
【００４９】
領域Ｃでは、Ｖｂｅｏｎ（Ｑ５）が一定であることから、バイポーラトランジスタＱ５をコレクタからエミッタに流れる電流は一定になり、つまり、追加バイアス電流Ｉａｄが一定になる。追加バイアス電流Ｉａｄが一定であることからＶｂｅｏｎ（Ｑ６）＋Ｉａｄ×Ｒ２も一定になる。このときのＶｃｅｏｎ（Ｑ５）は次のように表現される。
Ｖｃｅｏｎ（Ｑ５）＝Ｖｃ１−Ｖｂｅｏｎ（Ｑ）−Ｖｂｅｏｎ（Ｑ６）−Ｉａｄ×Ｒ２
【００５０】
図６は、本実施形態に係る増幅部トランジスタＱの静特性を示すグラフである。この図６においても、上述した第１実施形態と同様に、電圧Ｖｃ１＝電圧Ｖｃ２＝電圧Ｖｃであることを前提としている。そして、この図６に示すように、本実施形態においても、高出力時における増幅部トランジスタＱのバイアスポイントよりも、低出力時における増幅部トランジスタＱのバイアスポイントの方が、低くなっている。このため、増幅部トランジスタＱをコレクタからエミッタに流れる電流Ｉｃは、低出力時の方が少なくなり、Ｉｃ×Ｖｃである消費電力を減少させることができる。
【００５１】
しかも、抵抗Ｒ２が存在することにより、Ｖｃ１＞Ｖｂｅｏｎ（Ｑ）＋Ｖｃｅｏｎ（Ｑ５）＋Ｖｂｅｏｎ（Ｑ６）の領域で、増幅部トランジスタＱのコレクタからエミッタに流れる電流Ｉｃが線形性を示すようになる。このため、電圧Ｖｃ（＝Ｖｃ１＝Ｖｃ２）が高い高出力時と、電圧Ｖｃが低い低出力時との間にも、この電力増幅回路２００が動作する電圧Ｖｃを設定することができる。すなわち、３個、４個、５個…などの複数の電圧Ｖｃをバイアスポイントとして設定することができるようになり、この電力増幅回路２００の動作として、複数の電圧Ｖｃを設定することができるようになる。
【００５２】
なお、本発明は上記実施形態に限定されず種々に変形可能である。例えば、上述した温度補償機能付きの切替制御回路５０の構成は、上述した実施形態の構成に限られるものではない。例えば、図７に示すように、第１実施形態における切替制御回路５０の代わりに、バイポーラトランジスタＱ４とカレントミラー接続されたバイポーラトランジスタＱ１１を備えた切替制御回路５４のように構成しても良い。この図７に示すような構成の切替制御回路５０では、バイポーラトランジスタＱ１１により温度補償機能が実現される。
【００５３】
このことは、上述した第２実施形態でも同様である。第２実施形態に係る電力増幅回路２００に、切替制御回路５４の構成を適用すると、図８に示すような回路構成となる。
【００５４】
さらに、上述した実施形態におけるバイポーラトランジスタＱ６の個数は、高出力と低出力とを切り替える電圧Ｖｃ１の設定値により任意に選択される。すなわち、ダイオード接続されたバイポーラトランジスタＱ６を省いてもよいし、複数個設けるようにしてもよい。すなわち、バイポーラトランジスタＱ６の個数Ｎは、０個、１個、２個、３個…であってもよい。バイポーラトランジスタＱ６を省いた場合には、第１実施形態に係る電力増幅回路１００は図９に示すような構成となり、第２実施形態に係る電力増幅回路２００は図１０に示すような構成となる。
【００５５】
換言すれば、バイポーラトランジスタＱ６の個数Ｎは、０又は正の整数であればよい。この場合、高出力時（電圧Ｖｃ１が高電圧）の動作条件、及び、低出力時（電圧Ｖｃ１が低電圧）の動作条件は、例えば第１実施形態においては次のように表現できる。
【００５６】
［高出力時（電圧Ｖｃ１が高電圧）］
Ｖｃ１＞Ｖｂｅｏｎ（Ｑ）＋Ｖｃｅｏｎ（Ｑ５）＋Ｖｂｅｏｎ（Ｑ６）×Ｎ
［低出力時（電圧Ｖｃ１が低電圧）］
Ｖｃ１＜Ｖｂｅｏｎ（Ｑ）＋Ｖｃｅｏｎ（Ｑ５）＋Ｖｂｅｏｎ（Ｑ６）×Ｎ
【００５７】
【発明の効果】
以上説明したように、本発明に係る電力増幅回路によれば、低出力時に消費される電力の低減を図ることができる。
【図面の簡単な説明】
【図１】第１実施形態に係る電力増幅回路の構成とその周辺回路を示す図。
【図２】第１実施形態に係る電力増幅回路における増幅部トランジスタの静特性のグラフを示す図。
【図３】第１実施形態に係る電力増幅回路における増幅部トランジスタの静特性と高周波動作時の電圧出力の負荷線とを示す図（高出力時）。
【図４】第１実施形態に係る電力増幅回路における増幅部トランジスタの静特性と高周波動作時の電圧出力の負荷線とを示す図（低出力時）。
【図５Ａ】第２実施形態に係る電力増幅回路の構成とその周辺回路を示す図。
【図５Ｂ】Ｖｂｅｏｎ（Ｑ５）が一定である場合における、追加バイアス電流とＶｃｅｏｎ（Ｑ５）の関係のグラフと、追加バイアス電流とＶｂｅｏｎ（Ｑ６）＋Ｉａｄ×Ｒ２の関係のグラフを示す図。
【図６】第２実施形態に係る電力増幅回路における増幅部トランジスタの静特性のグラフを示す図。
【図７】第１実施形態に係る電力増幅回路の変形例を示す図。
【図８】第２実施形態に係る電力増幅回路の変形例を示す図。
【図９】第１実施形態に係る電力増幅回路の別の変形例を示す図。
【図１０】第２実施形態に係る電力増幅回路の別の変形例を示す図。
【図１１】従来の電力増幅回路の構成とその周辺回路を示す図。
【図１２】従来の電力増幅回路における増幅部トランジスタの静特性のグラフを示す図。
【符号の説明】
ＺＬ 負荷インピーダンス
Ｑ 増幅部トランジスタ（バイポーラトランジスタ）
Ｑ１〜Ｑ６ バイポーラトランジスタ
Ｉｂｉａｓ バイアス電流
Ｉａｄ 追加バイアス電流
Ｉｓｇ 信号電流
Ｉｂ ベース電流
１０ 電源
２０ ＤＣ／ＤＣコンバータ
３０ 信号生成回路
５０ 切替制御回路
６０ バイアス電流生成回路
１００ 電力増幅回路
１１０ 追加バイアス電流生成回路
Claims (8)
- 駆動電圧として第１供給電圧がコレクタに供給され、ベースに入力された入力信号を増幅して出力する、バイポーラトランジスタにより構成された、増幅部トランジスタと、
前記増幅部トランジスタが増幅動作をする際に、前記増幅部トランジスタの前記ベースをバイアスするためのバイアス電流を生成し、前記増幅部トランジスタの前記ベースに供給する、バイアス電流生成回路と、
前記第１供給電圧に応じて、前記第１供給電圧と同等の電圧を有する第２供給電圧が供給され、前記バイアス電流に加えて、前記増幅部トランジスタの前記ベースに追加バイアス電流を供給する、追加バイアス電流生成回路であって、前記第２供給電圧が所定値より大きければ前記追加バイアス電流を前記増幅部トランジスタの前記ベースに供給するが、前記第２供給電圧が所定値より小さければ前記追加バイアス電流を供給しない、追加バイアス電流生成回路と、
制御電流を前記バイアス電流生成回路及び前記追加バイアス電流生成回路に供給し、前記バイアス電流生成回路及び前記追加バイアス電流生成回路が前記バイアス電流及び前記追加バイアス電流を前記増幅部トランジスタの前記ベースに供給するかどうかを切り替える、切替制御回路と、
を備え、
前記追加バイアス電流生成回路は、前記増幅部トランジスタの前記ベースに接続されたエミッタと、前記切替制御回路から前記制御電流が供給されるベースとを有する、第１バイポーラトランジスタを備え、
前記バイアス電流生成回路は、前記増幅部トランジスタの前記ベースに接続されたエミッタと、前記切替制御回路から前記制御電流が供給されるベースとを有する、第２バイポーラトランジスタを備え、
前記切替制御回路が、前記制御電流により、前記バイアス電流生成回路の前記第２バイポーラトランジスタをオフにして、前記バイアス電流生成回路が前記バイアス電流を供給しないようにする場合には、前記制御電流により、前記追加バイアス電流生成回路の前記第１バイポーラトランジスタもオフになり、前記追加バイアス電流生成回路が前記追加バイアス電流を供給しないようになる、
ことを特徴とする電力増幅回路。 - 前記追加バイアス電流生成回路は、前記第１バイポーラトランジスタのコレクタに接続されたエミッタと、前記第２供給電圧が供給されるコレクタと、前記コレクタに接続されたベースとを有する、第３バイポーラトランジスタを、さらに備えることを特徴とする請求項１に記載の電力増幅回路。
- 前記第２供給電圧が、前記増幅部トランジスタのベース・エミッタ間電圧と、前記第１バイポーラトランジスタのコレクタ・エミッタ間電圧と、前記第３バイポーラトランジスタのベース・エミッタ間電圧との和よりも高ければ、前記追加バイアス電流生成回路は前記追加バイアス電流を供給するが、前記第２供給電圧がこの和よりも低ければ前記追加バイアス電流生成回路は前記追加バイアス電流を供給しない、ことを特徴とする請求項１または２に記載の電力増幅回路。
- 前記バイアス電流生成回路は、前記第２バイポーラトランジスタの前記エミッタと前記増幅部トランジスタの前記ベースとに接続されたコレクタと、前記コレクタに接続されたベースとを有する、第４バイポーラトランジスタを、さらに備えることを特徴とする請求項１乃至３のいずれかに記載の電力増幅回路。
- 前記切替制御回路は温度補償機能を備えており、周囲の温度に応じて、前記制御電流が変化することを特徴とする請求項１乃至４のいずれかに記載の電力増幅回路。
- 前記切替制御回路からの前記制御電流は、周囲の温度が高い場合は減少し、周囲の温度が低い場合は増加する、ことを特徴とする請求項５に記載の電力増幅回路。
- 前記追加バイアス電流生成回路は、一端が前記第１バイポーラトランジスタのコレクタに接続され、他端に前記第２供給電圧が供給される抵抗を、さらに備えていることを特徴とする請求項１乃至６のいずれかに記載の電力増幅回路。
- 前記追加バイアス電流生成回路は、一端が前記第３バイポーラトランジスタのコレクタに接続され、他端に前記第２供給電圧が供給される抵抗を、さらに備えていることを特徴とする請求項２乃至６のいずれかに記載の電力増幅回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003024579A JP3829121B2 (ja) | 2003-01-31 | 2003-01-31 | 電力増幅回路 |
| US10/425,661 US6806775B2 (en) | 2003-01-31 | 2003-04-30 | Power amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003024579A JP3829121B2 (ja) | 2003-01-31 | 2003-01-31 | 電力増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004236173A JP2004236173A (ja) | 2004-08-19 |
| JP3829121B2 true JP3829121B2 (ja) | 2006-10-04 |
Family
ID=32767593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003024579A Expired - Fee Related JP3829121B2 (ja) | 2003-01-31 | 2003-01-31 | 電力増幅回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6806775B2 (ja) |
| JP (1) | JP3829121B2 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4088177B2 (ja) * | 2003-03-12 | 2008-05-21 | 株式会社東芝 | バイアス電流供給回路及び増幅回路 |
| JP4287190B2 (ja) * | 2003-05-13 | 2009-07-01 | 三菱電機株式会社 | 高周波増幅回路 |
| KR100704686B1 (ko) * | 2004-09-14 | 2007-04-06 | 아바고테크놀로지스코리아 주식회사 | 다이오드 전압제어를 통한 전력증폭기의 온도보상회로 |
| EP1800395B1 (en) | 2004-10-08 | 2010-09-08 | Nxp B.V. | Dual bias control circuit |
| KR100654646B1 (ko) * | 2004-10-11 | 2006-12-08 | 아바고테크놀로지스코리아 주식회사 | 전력증폭기의 온도보상 바이어스 회로 |
| WO2006056952A2 (en) * | 2004-11-29 | 2006-06-01 | Koninklijke Philips Electronics N.V. | Current limiting circuit for rf power amplifier |
| JP4519659B2 (ja) * | 2005-01-06 | 2010-08-04 | ルネサスエレクトロニクス株式会社 | バイアス回路 |
| US7279978B2 (en) * | 2005-02-01 | 2007-10-09 | Stmicroelectronics S.R.L. | Gain stage control method and related control circuit |
| JP4330549B2 (ja) * | 2005-04-19 | 2009-09-16 | パナソニック株式会社 | 高周波電力増幅装置 |
| JP4690784B2 (ja) * | 2005-06-08 | 2011-06-01 | 株式会社東芝 | Ｄｃ−ｄｃコンバータ |
| US8036539B2 (en) * | 2005-06-28 | 2011-10-11 | Finisar Corporation | Gigabit ethernet longwave optical transceiver module having amplified bias current |
| US7274258B2 (en) * | 2005-09-08 | 2007-09-25 | Industrial Technology Research Institute | Dynamic bias circuit for a radio-frequency amplifier |
| JP4567577B2 (ja) * | 2005-11-08 | 2010-10-20 | 三菱電機株式会社 | 電力増幅器用バイアス回路 |
| JP2008017453A (ja) * | 2006-06-07 | 2008-01-24 | Matsushita Electric Ind Co Ltd | 高周波増幅回路及びそれを用いた移動体通信端末 |
| JP2009077449A (ja) * | 2009-01-09 | 2009-04-09 | Panasonic Corp | 高周波電力増幅装置 |
| JP5708190B2 (ja) * | 2011-04-18 | 2015-04-30 | 株式会社村田製作所 | 高周波増幅回路、無線装置 |
| JP5673361B2 (ja) * | 2011-05-31 | 2015-02-18 | 三菱電機株式会社 | 電力増幅器 |
| JP5939404B2 (ja) * | 2013-03-19 | 2016-06-22 | 株式会社村田製作所 | 無線周波数増幅回路及び電力増幅モジュール |
| JP2017028342A (ja) | 2015-07-15 | 2017-02-02 | 株式会社村田製作所 | 電力増幅モジュール |
| JP2017103643A (ja) | 2015-12-02 | 2017-06-08 | 株式会社村田製作所 | 電力増幅回路 |
| WO2018139399A1 (ja) * | 2017-01-24 | 2018-08-02 | 株式会社村田製作所 | 電力増幅モジュール、電力増幅モジュールの制御方法および高周波フロントエンド回路 |
| JP2020155974A (ja) * | 2019-03-20 | 2020-09-24 | 株式会社村田製作所 | 電力増幅回路 |
| JP2021069089A (ja) * | 2019-10-28 | 2021-04-30 | 株式会社村田製作所 | 電力増幅モジュール及び電力増幅方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19732437C1 (de) * | 1997-07-28 | 1998-12-24 | Siemens Ag | Transistor-Verstärkerstufe |
| FI105611B (fi) * | 1998-03-13 | 2000-09-15 | Nokia Mobile Phones Ltd | Radiotajuusvahvistimet |
| JP3999916B2 (ja) * | 1999-12-14 | 2007-10-31 | 東芝マイクロエレクトロニクス株式会社 | トランジスタのバイアス回路 |
| JP3474825B2 (ja) * | 2000-03-13 | 2003-12-08 | 富士通カンタムデバイス株式会社 | 高周波電力増幅器および通信装置 |
| US6492875B2 (en) * | 2000-12-06 | 2002-12-10 | Koninklijke Philips Electronics N.V. | Self-boosting circuit for a power amplifier |
-
2003
- 2003-01-31 JP JP2003024579A patent/JP3829121B2/ja not_active Expired - Fee Related
- 2003-04-30 US US10/425,661 patent/US6806775B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20040150479A1 (en) | 2004-08-05 |
| JP2004236173A (ja) | 2004-08-19 |
| US6806775B2 (en) | 2004-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3829121B2 (ja) | 電力増幅回路 | |
| US6784743B2 (en) | High frequency amplifier and frequency mixer | |
| JP2004343244A (ja) | 高周波増幅回路 | |
| JP4088177B2 (ja) | バイアス電流供給回路及び増幅回路 | |
| KR100661704B1 (ko) | 고전력 증폭기용 온도-보상형 바이어스 회로 | |
| US6529065B2 (en) | Circuit configuration for controlling the operating point of a power amplifier | |
| US7113041B2 (en) | Operational amplifier | |
| JP4887131B2 (ja) | 電力増幅器 | |
| US20040263270A1 (en) | Oscillator circuit and oscillator | |
| JPH04315207A (ja) | 電源回路 | |
| US6664856B2 (en) | Circuit configuration for setting the operating point of a radiofrequency transistor and amplifier circuit | |
| KR100556192B1 (ko) | 달링톤 증폭기의 온도 보상 회로 | |
| US6828868B2 (en) | Semiconductor device having an oscillating circuit | |
| JP3775488B2 (ja) | バイアス回路 | |
| US6806770B2 (en) | Operational amplifier | |
| JPH08148944A (ja) | 演算増幅器 | |
| US6265908B1 (en) | Low voltage balun circuit | |
| JPH0720960A (ja) | 電流発生装置 | |
| JP2006060455A (ja) | 定電流ミラー回路 | |
| JP3916463B2 (ja) | 電力増幅器および電力増幅器を動作させる方法 | |
| JP3870906B2 (ja) | ヒステリシス回路 | |
| JP2554543B2 (ja) | 電源回路 | |
| WO2000065712A1 (en) | Class ab emitter follower buffers | |
| JP2006005558A (ja) | 高周波発振器 | |
| KR970063907A (ko) | 가변 이득 증폭 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050121 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050310 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060704 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060710 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090714 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |