JP4567577B2

JP4567577B2 - 電力増幅器用バイアス回路

Info

Publication number: JP4567577B2
Application number: JP2005323349A
Authority: JP
Inventors: 和也山本; 公正前村
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2005-11-08
Filing date: 2005-11-08
Publication date: 2010-10-20
Anticipated expiration: 2025-11-08
Also published as: US20070115062A1; US7400202B2; JP2007134768A

Description

本発明は電力増幅器用バイアス回路に関し、特に、エミッタフォロワを含むバイアス回路を同一のGaAsチップ上に集積化した電力増幅器において、低い外部基準電圧により動作可能なバイアス回路に関するものである。

近年、ＣＤＭＡ（Code Division Multiple Access；符号分割多重接続）をはじめとする携帯電話用の電力増幅器や、無線LAN用電力増幅器として、GaAs-HBT電力増幅器（HBT：ヘテロ接合バイポーラトランジスタ）が広く用いられている。

従来のGaAs-HBT電力増幅器モジュールの回路例を図７（ａ）、（ｂ）に示す。図７（ａ）の点線枠内の部分はGaAsチップ上で形成されたものである。点線枠内以外の部分は、モジュール基板上にチップ部品や線路によって形成されたものである。

図７（ａ）の回路は、RF信号入力端子（IN）、RF信号出力端子（OUT）を有している。Tr1、Tr2は、それぞれ初段用、終段用のヘテロ接合バイポーラトランジスタ(HBT)を示す。Vc1、Vc2は、それぞれTr1、Tr2のコレクタ電源端子を示す。Vcbは、Tr1およびTr2のバイアス回路の電源端子を示す。Vrefbはバイアス回路のリファレンス電圧入力端子を示す。Rb1、Rb2、Rb12、Rb22は抵抗を示す。C1〜C4、C21〜C23、Cd1、Cd2、Cdbは容量を示す。L1、L2はインダクタを示す。L11、L21〜L23は特定の電気長を有する線路であり、インダクタとして作用する。

図７（ａ）の終段Tr2とそのバイアス回路部の具体的な回路構成例を図７（ｂ）に示す（初段Tr1とそのバイアス回路部も回路的には同様である）。Trb1〜Trb5はHBT、Rbb1〜Rbb6は抵抗を示す。Vrefbはバイアス回路のリファレンス電圧入力端子(外部から与えられる基準電圧端子)を示す。Vcbはバイアス回路のコレクタ電源端子を示す。Vboはバイアス回路の出力端子を示す。本バイアス回路は、電力増幅器のTr1及びTr2のアイドル電流(RF信号入力がない場合のバイアス電流)を温度変化に対して一定に保つように動作する（例えば、特許文献１参照）。

ところで、図７（ａ）、（ｂ）に示した電力増幅器のバイアス回路の正常な動作には、Trb4、Trb5からなるダイオード接続Trの縦積み２段部や終段Tr2とTrb1からなる２段縦積み部に代表されるように、HBTの持つ障壁電圧の２倍を超える基準電圧Vrefを必要とする。即ち、GaAs系HBTの場合、約１．２５〜１．３０Ｖの障壁電圧と抵抗Rbb1における電圧降下分約０．２〜０．３Ｖを考慮すると、Vrefには約２．７〜２．９Ｖが必要となる。

図７（ａ）、（ｂ）の電力増幅器の入出力特性例を図８（ａ）に示す。また、終段Tr2のアイドル電流Icq2（RF入力が無い場合の動作電流）の温度依存性例を図８（ｂ）に示す。CDMA用途のように、アイドル電流が常時流れる電力増幅器では、アイドル電流の大小が携帯電話機の通話時間に大きく影響する。このため、できるだけ少ないアイドル電流値で所望の出力電力（約２６〜２８dBm)が得られるように、回路定数が設計される。エミッタフォロワを構成するTrb1は、低アイドル電流時のTr2の低ベース電流と、高出力動作時のTr2の高ベース電流との差を吸収する働きを担う素子である。

図７（ｂ）のバイアス回路を用いた場合のIcq2の温度に対する変動の具体例を挙げると、常温でIcq2が約２５ｍＡ流れる場合、低温〜２５℃では約２０ｍＡ、高温８５℃では約２８ｍＡ程度となる。従って、図７（ｂ）の回路により、Icq2の温度に対する変動をかなり抑制できるので、２．８〜２．９Ｖ程度のVrefを印加する場合には、実用上の問題はないと考えられる。

特開２００４−３４３２４４号公報

しかし、図７（ｂ）のバイアス回路では、VrefをHBTの障壁電圧の２倍未満、即ち２．５Ｖ程度まで低下させると、常温でもアイドル電流が流れなくなり、実用上そのまま使用することができなくなる。このアイドル電流が流れなくなる傾向は、低温ほど顕著となる。これは、デバイス材料で決定される障壁電圧は、温度が低いほど大きくなるためである。この障壁電圧の温度依存特性は、一般に、約−１〜−２ｍＶ／℃の傾きを有している。

このように、従来のGaAs-HBT電力増幅器のバイアス回路では、基準電圧VrefをHBTの障壁電圧の２倍未満程度まで低下させると、常温や低温でアイドル電流が流れなくなるという問題点があった。

本発明は上記課題を解決するためになされたもので、GaAsチップ上に集積化された電力増幅器用バイアス回路において、基準電圧VrefをHBTの障壁電圧の２倍未満に低下させても、低温から高温までほぼ一定のアイドル電流を保ちながら、所望の増幅動作を可能にすることを目的とする。

本発明に係る電力増幅器用バイアス回路は、増幅用トランジスタと、前記増幅用トランジスタのベース端子にバイアス電流を供給するバイアス回路とを備え、前記バイアス回路は、外部からリファレンス電圧が入力されるリファレンス電圧入力端子と、ベース端子が前記リファレンス電圧入力端子に接続され、コレクタ端子が第１の電源端子に接続され、エミッタ端子が前記増幅用トランジスタの前記ベース端子に接続され、前記増幅用トランジスタの前記ベース端子に前記リファレンス電圧に応じたバイアス電流を供給する第１のトランジスタと、エミッタ端子が接地され、コレクタ端子が第１の抵抗を介して前記リファレンス電圧入力端子に接続された第２のトランジスタと、ベース端子が前記リファレンス電圧入力端子に接続され、コレクタ端子が前記第１の電源端子に接続され、エミッタ端子が前記第２のトランジスタのベース端子に接続された第３のトランジスタと、ベース端子が前記第３のトランジスタのエミッタ端子に接続され、前記増幅用トランジスタの動作を模倣する第４のトランジスタとを有することを特徴とする。本発明のその他の特徴については、以下において詳細に説明する。

本発明によれば、GaAsチップ上に集積化した電力増幅器用バイアス回路において、基準電圧VrefをHBTの障壁電圧の２倍未満まで低下させても、低温から高温までほぼ一定のアイドル電流を保ちながら、所望の増幅動作を可能とすることができる。

以下、図面を参照しながら本発明の実施の形態について説明する。なお、各図において同一または相当する部分には同一符号を付して、その説明を簡略化ないし省略する。

実施の形態１．
本実施の形態に係る電力増幅器のバイアス回路を図１に示す。この回路には、トランジスタとしてGaAs-ヘテロ接合バイポーラトランジスタ（以下、「HBT」という）が用いられている。この回路は、外部から基準電圧（リファレンス電圧）を印加するためのリファレンス電圧入力端子（Vrefb）を有している。Vcbはバイアス回路のコレクタ電源端子、Vboはバイアス回路の出力端子を示す。Trb1〜Trb4は、バイアス回路用のGaAs-HBTを示す。Tr2は終段の増幅用トランジスタ、Rbb1〜Rbb9は抵抗を示す。このように、Tr2のベース端子にバイアス電流を供給するためのバイアス回路が接続されている。

ここで、Trb1（第１のトランジスタ）のエミッタ端子は、Tr2のベース端子に接続され、Vrefbのリファレンス電圧に応じたバイアス電流を供給することができる。Trb1のベース端子は、Rbb1、Rbb6を介してリファレンス電圧入力端子（Vrefb）に接続されている。Trb1のコレクタ端子は、コレクタ電源端子（第１の電源端子）Vcbに接続されている。

Trb2（第２のトランジスタ）のコレクタ端子は、Trb1のエミッタ端子とTr2のベース端子との接続点に、Rbb5（第１の抵抗）を介して接続されている。また、Trb2のエミッタ端子は、接地されている。

Trb3（第３のトランジスタ）のベース端子は、Rbb1（第２の抵抗）、Rbb2を介してVrefbに接続されている。Trb3のコレクタ端子は、Rbb4を介して、Vcbに接続されている。Trb3のエミッタ端子は、Trb2のベース端子に接続されている。これによりTrb3は、エミッタ端子を介して、Trb2のベース端子に、リファレンス電圧に応じたバイアス電流を供給することができる。

Trb4（第４のトランジスタ）のベース端子は、Rbb7を介してTrb1のエミッタ端子に接続されている。Trb4のコレクタ端子は、Rbb1（第２の抵抗）、Rbb8（第３の抵抗）を介してリファレンス電圧入力端子（Vrefb）に接続されている。Trb4のエミッタ端子は、接地されている。また、Trb4のベース端子はRbb7、Rb22を介してTr2のベース端子に接続されている。Trb4は、高温におけるアイドル電流抑制回路のモニタ部を構成し、Rbb7を介してVboに接続されている。

上記回路では、VrefbとVboとの間に、Rbb9（第４の抵抗）が接続されている。Rbb9の一方の端子はVrefbに接続され、他方の端子は、Rbb22を介して、Tr2のベース端子に接続されている。これにより、リファレンス電圧入力端子（Vrefb）により印加される電圧がTrb1の動作する電圧より低い状態（以下、「アイドル状態」という)で、リファレンス電圧入力端子（Vrefb）から抵抗Rbb9を介して、Tr2のベース端子に電流を供給することができる。この結果、Trb1が動作しない低基準電圧においても、Tr2にアイドル電流を供給できる。

図１に示した電力増幅器のバイアス回路によるTr2の入出力特性を、図２（ａ）に示す。領域Ａ（RegionＡ）では、Rbb9を介して直接注入されたベース電流Ib22により、Tr2が増幅動作を行う。領域Ｂ（RegionＢ）では、動作電流Ic2が増加し始め、Trb1からなるエミッタフォロワ回路が主にベース電流Ib21をTr2に供給し、増幅動作を実現している。この領域においては、ある程度の入力電力が印加され、最初動作していないエミッタフォロワ回路が動作できるようになる。これは、入力電力の増加と共にTr2のベース電圧の平均値が、アイドル状態におけるベース電圧より低下するためである。

本実施の形態のバイアス回路を用いた場合、図８（ａ）と同等の特性を、Vref=２．４〜２．５Ｖの低基準電圧で実現できる。これにより、上記バイアス回路を同一のGaAs基板上に集積化したHBT電力増幅器の基準電圧を２．４〜２．５Ｖまで低減させることができる。

また、本実施の形態では、図７（ｂ）に示したTrb4、Trb5に置き換えて、Trb4、Rbb7、Rbb8からなる回路を設けるようにした。この場合のアイドル電流Icq2の温度依存性を図２（ｂ）に示す。この結果より、常温よりも比較的低い温度において、Icq2（アイドル電流）の上昇が抑制されている。従って、CDMA用途で強く要求されるアイドル電流の温度依存性を、ほぼ一定に保つことができる。

本実施の形態に係る電力増幅器用バイアス回路によれば、基準電圧VrefをHBTの障壁電圧の２倍未満まで低下させても、低温から高温までほぼ一定のアイドル電流を保ちながら、所望の増幅動作を可能とすることができる。

実施の形態２．
本実施の形態に係る電力増幅器のバイアス回路を図３に示す。本実施の形態では、実施の形態１と異なる点を中心に説明する。本実施の形態では、実施の形態１で示した回路（図１参照）にTrb5、Rbb10、Rbb11が追加されている。Trb5のベース端子は、Rbb10、Rbb1を介してリファレンス電圧入力端子（Vrefb）に接続されている。Trb5のコレクタ端子は、電源端子Vcbに接続されている。Trb5のエミッタ端子は、Rbb7を介してTrb4のベース端子に接続され、Rbb11を介して接地されている。実施の形態１では、Trb4の高温におけるアイドル電流抑制回路のモニタ部をVboからRbb7を介して接続するようにした。本実施の形態では、これに置き換えて、Trb5とRbb10、Rbb11からなるダミー回路部を設け、Trb5のエミッタ電圧をVboの代わりにしている。

上記構成とすることにより、上記モニタ部をRF信号の影響を受けるVboから分離できる。これにより、実施の形態１の効果に加えて、RF回路部を安定化させることができる。また、温度特性を考慮したDCバイアス回路の設計を個別に行うことができる。

実施の形態３．
本実施の形態に係る電力増幅器のバイアス回路を図４に示す。本実施の形態では、実施の形態２と異なる点を中心に説明する。本実施の形態では、実施の形態２で示した回路（図３参照）にTrb6（第６のトランジスタ）、Rbb12が追加されている。つまり、実施の形態２に示した回路（図３参照）のTrb5、Trb4からなる高温のアイドル電流抑制部に、Trb6、Rbb12を設けるようにしたものである。Trb6のベース端子は、Rbb12を介してTrb5のエミッタ端子に接続されている。Trb6のコレクタ端子は電源端子Vcb2に接続され、エミッタ端子は接地されている。その他の構成については、実施の形態２と同様である。

上記構成とすることにより、Trb6に、Tr2の動作を模倣させることができる。これにより、実施の形態２の効果に加えて、さらに正確なアイドル電流変動の抑制動作を行うことができる。

実施の形態４．
本実施の形態に係る電力増幅器のバイアス回路を図５に示す。本実施の形態では、実施の形態３と異なる点を中心に説明する。本実施の形態では、実施の形態３に示した回路（図４参照）のTr2がTr2aに置き換えられ、Tr2aに、エミッタサイズの小さいTr2b（第７のトランジスタ）が接続されている。Tr2bのコレクタ端子は、Tr2aのコレクタ端子に接続されている。Tr2bのベース端子は、容量Caを介してTr2aのベース端子と接続されている。つまり、Tr2aのバイアス回路とTr2bのバイアス回路とを分離するため、これらのベース端子側が、容量CaによりDC的に分離されている。また、Rbb13（第５の抵抗）が追加され、一方の端子はリファレンス電圧入力端子（Vrefb）に接続されている。他方の端子は、Tr2bのベース端子に接続されている。つまり、Tr2bのベース端子には、Vrefbから抵抗Rbb13を介してベース電流Ib23を供給できるようにした。その他の構成については、実施の形態３と同様である。

すなわち、上記回路では、エミッタフォロワに代表される電圧駆動バイアス回路と、基準電圧入力から高抵抗を介してベースに直接ベース電流を供給する電流駆動バイアス回路とを、並列に設けた併用バイアス回路で駆動される増幅用Tr2aが設けられている。さらに、増幅用Tr2aと並列に、電流駆動だけで動作する増幅用Tr2bが設けられている。

上記構成とすることにより、アイドル状態において、リファレンス電圧入力端子（Vrefb）からRbb13を介して、Tr2bのベース端子にベース電流Ib23が供給される。この電流により、Tr2bを動作させることができる。Tr2aとDC的に分離されたTr2bを設けたことにより、図２（ａ）に示した領域Ｂの電力利得Ｇｐ部の盛り上がりを、Tr2b部に与えるＧｐにより、平坦にすることができる。

本実施の形態に係る電力増幅器用バイアス回路によれば、実施の形態１で得られる効果に加えて、入力電力に対する電力利得Ｇｐのばらつきを小さく抑えることができる。

実施の形態５．
本実施の形態に係る電力増幅器のバイアス回路は、実施の形態１で示した回路（図１参照）に、実施の形態４（図５参照）で示したように、Tr2aと並列に電流駆動部を設けた構成とする。すなわち、この回路は、実施の形態１で示した回路（図１参照）において、Tr2b、Rbb13（図５参照）を追加したものである。

上記構成とすることにより、アイドル状態において、リファレンス電圧入力端子（Vrefb）からRbb13を介して、Tr2bのベース端子にベース電流Ib23が供給される。この電流により、Tr2bを動作させることができる。

本実施の形態に係る電力増幅器用バイアス回路によれば、実施の形態１の効果に加えて、入力電力に対する電力利得Ｇｐのばらつきを小さく抑えることができる。

実施の形態６．
本実施の形態に係る電力増幅器のバイアス回路は、実施の形態２に示した回路（図３参照）に、実施の形態４（図５参照）で示したように、Tr2aと並列に電流駆動部を設けた構成とする。すなわち、この回路は、実施の形態２で示した回路（図３参照）において、Tr2b、Rbb13（図５参照）を追加したものである。

本実施の形態に係る電力増幅器用バイアス回路によれば、実施の形態２の効果に加えて、入力電力に対する電力利得Ｇｐのばらつきを小さく抑えることができる。

実施の形態７.
本実施の形態に係る電力増幅器のバイアス回路は、実施の形態１に示した回路（図１参照）において、抵抗Rbb9の一端をリファレンス電圧入力端子Vrefbに接続せず、別のDC電源に接続した構成とする。この回路は、図示しないが、抵抗Rbb9の一方の端子は、リファレンス電圧入力端子（Vrefb）とは異なる別のＤＣ電源（第２の電源端子）に接続され、他方の端子は、Rb22を介してTr2のベース端子に接続されるようにしたものである。これにより、アイドル状態において、リファレンス電圧入力端子（Vrefb）とは別のＤＣ電源から抵抗Rbb9を介してTr2のベース端子に電流を供給することができる。

ここで、図１に示した回路では、Rbb9を介してTr2に供給できるベース電流値はVrefの値で一意に決定される。すなわち、アイドル状態のTr2の利得は、図２（ａ）に示すようにアイドル電流のみで決定される。これに対して、Rbb9に流れる電流を別電源から供給できるようにすると、温度変化に対する利得制御をより緻密に行うことができる。

具体的には、図１のRbb9がVrefbに接続されている方の端子を、例えばｐＭＯＳトランジスタ、ｐｎｐ型のトランジスタを用いたカレントミラー回路に接続することで実現できる。この回路では、電圧降下はTr2の障壁電圧と抵抗による分のみを考慮すれば良いので、Vrefと同様に２．４〜２．５Ｖの低電源電圧で動作させることが可能である。

本実施の形態に係る電力増幅器用バイアス回路によれば、実施の形態１の効果に加えて、外部回路により、アイドル電流動作時の電力利得制御をより緻密に行うことができる。

実施の形態８．
本実施の形態に係る電力増幅器のバイアス回路は、実施の形態７で示した電流駆動部の別端子化を、実施の形態２の回路で実施したものである。この回路は、図示しないが、実施の形態２（図３参照）で示した回路において、Rbb9のVrefbに接続されている端子を別のDC電源に接続したものである。

本実施の形態に係る電力増幅器用バイアス回路によれば、実施の形態７で示した効果に加えて、RF回路部を安定化させることができる。また、温度特性を考慮したDCバイアス回路の設計を個別に行うことができる。

実施の形態９．
本実施の形態に係る電力増幅器のバイアス回路は、実施の形態７で示した電流駆動部の別端子化を、実施の形態３の回路で実施したものである。この回路は、図示しないが、実施の形態３（図４参照）で示した回路において、Rbb9のVrefbに接続されている端子を別のDC電源に接続したものである。

本実施の形態に係る電力増幅器用バイアス回路によれば、実施の形態７で示した効果に加えて、さらに正確なアイドル電流変動の抑制動作を行うことができる。

実施の形態１０．
本実施の形態に係る電力増幅器のバイアス回路は、実施の形態７で示した電流駆動部の別端子化を、実施の形態４の回路で実施したものである。この回路は、図示しないが、実施の形態４の回路（図５参照）で示した回路において、Rbb9のVrefbに接続されている端子を別のDC電源に接続したものである。

本実施の形態に係る電力増幅器用バイアス回路によれば、実施の形態７で示した効果に加えて、入力電力に対する電力利得Ｇｐのばらつきを小さく抑えることができる。

実施の形態１１．
本実施の形態に係る電力増幅器のバイアス回路は、実施の形態７で示した電流駆動部の別端子化を、実施の形態５の回路で実施したものである。この回路は、図示しないが、実施の形態１の回路（図１参照）にTr2b、Rbb13（図５参照）を追加し、Rbb9のVrefbに接続されている端子を別のDC電源に接続したものである。

実施の形態１２．
本実施の形態に係る電力増幅器のバイアス回路は、実施の形態７で示した電流駆動部の別端子化を、実施の形態６の回路で実施したものである。この回路は、図示しないが、実施の形態２の回路（図３参照）にTr2b、Rbb13（図５参照）を追加し、Rbb9のVrefbに接続されている端子を別のDC電源に接続したものである。

実施の形態１３．
本実施の形態に係る電力増幅器のバイアス回路を図６に示す。本実施の形態では、実施の形態１と異なる点を中心に説明する。この回路は、実施の形態１で示した回路に、Trb5（第８のトランジスタ）、Rbb10が追加されている。Trb5のベース端子は、Rbb10を介してTrb1のエミッタ端子に接続され、Rbb10、Rbb7を介してTrb4のベース端子に接続されている。すなわち、抵抗Rbb10、Trb5をVbo部とRbb5との間に設けるようにしたものである。その他の構成については、実施の形態１と同様である。

上記構成とすることにより、この電力増幅用バイアス回路が所定温度以上の高温で使用される際に、Tr2のベース端子に供給される電流を所定値以下に制限することができる。

本実施の形態に係る電力増幅器用バイアス回路によれば、実施の形態１で示した効果に加えて、高温使用時のアイドル電流の増加を、より効果的に抑制することができる。

実施の形態１に係る回路構成を示す図。実施の形態１に係る回路構成の特性を示す図。実施の形態２に係る回路構成を示す図。実施の形態３に係る回路構成を示す図。実施の形態４に係る回路構成を示す図。実施の形態１３に係る回路構成を示す図。従来のGaAs-HBT電力増幅器モジュールの回路構成を示す図。従来の回路構成による入出力特性例を示す図。

符号の説明

Vrefb リファレンス電圧入力端子、Vcb コレクタ電源端子、Trb1〜Trb6、Tr1、Tr2、Tr2a、Tr2b GaAs-HBT（ヘテロ接合バイポーラトランジスタ）、Rbb1〜Rbb22 抵抗。

Claims

増幅用トランジスタと、
前記増幅用トランジスタのベース端子にバイアス電流を供給するバイアス回路とを備え、前記バイアス回路は、
外部からリファレンス電圧が入力されるリファレンス電圧入力端子と、
ベース端子が前記リファレンス電圧入力端子に接続され、コレクタ端子が第１の電源端子に接続され、エミッタ端子が前記増幅用トランジスタの前記ベース端子に接続され、前記増幅用トランジスタの前記ベース端子に前記リファレンス電圧に応じたバイアス電流を供給する第１のトランジスタと、
エミッタ端子が接地され、コレクタ端子が第１の抵抗を介して前記リファレンス電圧入力端子に接続された第２のトランジスタと、
ベース端子が前記リファレンス電圧入力端子に接続され、コレクタ端子が前記第１の電源端子に接続され、エミッタ端子が前記第２のトランジスタのベース端子に接続された第３のトランジスタと、
ベース端子が前記第３のトランジスタのエミッタ端子に接続され、前記増幅用トランジスタの動作を模倣する第４のトランジスタとを有することを特徴とする電力増幅用バイアス回路。
コレクタ端子が前記第１のトランジスタと前記増幅用トランジスタのベース端子との接続点に第２の抵抗を介して接続され、エミッタ端子が接地された第５のトランジスタと、
ベース端子が第３の抵抗を介して前記リファレンス電圧入力端子に接続され、コレクタ端子が前記第１の電源端子に接続され、エミッタ端子が前記第５のトランジスタのベース端子に接続され、前記第５のトランジスタの前記ベース端子に、前記リファレンス電圧に応じたバイアス電流を供給する第６のトランジスタとを更に有することを特徴とする請求項１に記載の電力増幅用バイアス回路。
一方の端子が前記リファレンス電圧入力端子に接続され、他方の端子が前記増幅用トランジスタのベース端子に接続された第４の抵抗を更に有し、
前記リファレンス電圧が前記第１のトランジスタの動作する電圧未満である際に、前記リファレンス電圧端子から前記第４の抵抗を介して、前記増幅用トランジスタのベース端子に電流を供給することを特徴とする請求項１又は２に記載の電力増幅用バイアス回路。
コレクタ端子が前記増幅用トランジスタのコレクタ端子に接続され、ベース端子が前記増幅用トランジスタのベース端子と容量素子を介して接続された第７のトランジスタと、
一方の端子が前記リファレンス電圧入力端子に接続され、他方の端子が前記第７のトランジスタのベース端子に接続された第５の抵抗とを有し、
前記第７のトランジスタは、前記リファレンス電圧入力端子に印加される電圧が前記第１のトランジスタの動作する電圧未満である際に、前記リファレンス電圧入力端子から前記第５の抵抗を介して前記第７のトランジスタのベース端子に供給される電流により動作することを特徴とする請求項３に記載の電力増幅用バイアス回路。
一方の端子が第２の電源端子に接続され、他方の端子が前記増幅用トランジスタのベース端子に接続された第４の抵抗を更に有し、
前記リファレンス電圧が前記第１のトランジスタの動作する電圧未満である際に、前記第２の電源端子から前記第４の抵抗を介して、前記増幅用トランジスタのベース端子に電流を供給することを特徴とする請求項１又は２に記載の電力増幅用バイアス回路。
コレクタ端子が前記増幅用トランジスタのコレクタ端子に接続され、ベース端子が前記増幅用トランジスタのベース端子と容量素子を介して接続された第７のトランジスタと、
一方の端子が前記第２の電源端子に接続され、他方の端子が前記第７のトランジスタのベース端子に接続された第５の抵抗とを有し、
前記第７のトランジスタは、前記リファレンス電圧入力端子に印加される電圧が前記第１のトランジスタの動作する電圧未満である際に、前記第２の電源端子から前記第５の抵抗を介して前記第７のトランジスタのベース端子に供給される電流により動作することを特徴とする請求項５に記載の電力増幅用バイアス回路。