JP5107272B2 - 温度補償回路 - Google Patents

温度補償回路 Download PDF

Info

Publication number
JP5107272B2
JP5107272B2 JP2009006737A JP2009006737A JP5107272B2 JP 5107272 B2 JP5107272 B2 JP 5107272B2 JP 2009006737 A JP2009006737 A JP 2009006737A JP 2009006737 A JP2009006737 A JP 2009006737A JP 5107272 B2 JP5107272 B2 JP 5107272B2
Authority
JP
Japan
Prior art keywords
current
control
temperature
terminal
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009006737A
Other languages
English (en)
Other versions
JP2010166312A (ja
Inventor
江 幸 司 堀
田 稔 永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009006737A priority Critical patent/JP5107272B2/ja
Priority to US12/686,613 priority patent/US8212605B2/en
Publication of JP2010166312A publication Critical patent/JP2010166312A/ja
Priority to US13/403,121 priority patent/US8427227B2/en
Application granted granted Critical
Publication of JP5107272B2 publication Critical patent/JP5107272B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Description

本発明は、温度補償回路に関し、例えば、無線通信機に使用されるものである。
無線通信機において、特に送信系のパワーアンプ（高周波電力増幅器）では、温度補償が必要となる。
一般的に、エミッタ接地アンプのゲインに関する温度特性をフラットにしたい場合は、アンプに流れる電流をＰＴＡＴ（Proportional to Absolute Temperature）電流、即ち絶対温度に比例する温度特性を有する電流にする。これにより、ゲインの温度特性は理論上はフラットになるといわれている。このため、この手法はエミッタ接地アンプにおいてよく用いられる温度補償手法の一つである。
しかし高周波信号では、実際にはアンプの温度特性は、高温においてゲイン低下という現象が起こる。その理由として、トランジスタのＦｔ（遮断周波数）やメタルの抵抗値増加等、様々な要因が重なってゲインの低下が起きていると考えられる。この結果、従来は高温におけるゲインの温度補償が不十分であった。
特許文献１に開示された技術によれば、信号ラインをダイオードでクランプし、そのダイオードに流れる電流を調整することにより高温時でのゲイン低下を防止している。しかし、高周波信号を処理する回路においては、ダイオードにより生じる損失が大きいので不向きである。このため、この従来技術によっても高温時におけるゲインの低下を防ぐことはできなかった。
そのため、高温におけるゲインの温度補償を行うことが可能な温度補償回路の提供が待望される。特に、ゲインの低下は様々な要因に起因すると考えられるため、温度補償の微調整が可能な温度補償回路の提供が待望される。
特開２００５−２９４１号公報
本発明は、高周波信号を処理する回路において高温領域においてもゲインの温度補償を行うことが可能で、且つ、温度補償の微調整が可能な温度補償回路を提供することを目的とする。
本発明の一の態様は例えば、所定温度に到達するまでの低温領域では、絶対温度に比例して増加する電流値を有し、前記所定温度以上の高温領域では、前記絶対温度に比例した電流値よりもさらに増加した電流値を有するバイアス電流を出力するバイアス回路と、前記バイアス電流が供給される制御端子を有するトランジスタとを備え、前記バイアス回路は、絶対温度に比例して増加する第１の電流を生成する第１の電流生成回路と、前記低温領域では電流が流れず、前記高温領域では電流が流れる第２の電流を生成する第２の電流生成回路と、前記第２の電流を制御する制御回路であって、前記第２の電流の大きさを調整するための外部抵抗を接続可能な接続端子を有する制御回路とを備え、前記バイアス回路は、前記第１の電流と前記第２の電流とが加算された第３の電流を生成し、前記バイアス電流として、前記第３の電流又は前記第３の電流に依存した第４の電流を出力することを特徴とする温度補償回路である。
本発明の別の態様は例えば、所定温度に到達するまでの低温領域では、絶対温度に比例して増加する電流値を有し、前記所定温度以上の高温領域では、前記絶対温度に比例した電流値よりもさらに増加した電流値を有するバイアス電流を出力するバイアス回路と、前記バイアス電流が供給される制御端子を有するトランジスタとを備え、前記バイアス回路は、絶対温度に対し線形に変化する電流値又は電圧値を有する第１の制御電流又は制御電圧が供給される制御端子を有する第１のトランジスタと、絶対温度に依存しない電流値又は電圧値を有する第２の制御電流又は制御電圧が供給される制御端子を有する第２のトランジスタと、絶対温度に対し線形に変化する電流値又は電圧値を有する第３の制御電流又は制御電圧が供給される制御端子を有する第３のトランジスタと、絶対温度に対し線形に変化する電流値又は電圧値を有する第４の制御電流又は制御電圧が供給される制御端子と、絶対温度に比例して増加する第１の電流が流れる主端子とを有する第４のトランジスタと、前記第２のトランジスタの主端子に接続された制御端子と、前記第３のトランジスタの主端子に接続された第１の主端子と、第２の主端子とを有する第５のトランジスタと、前記第１のトランジスタの主端子に接続された制御端子と、前記第３のトランジスタの前記主端子に接続された第１の主端子と、前記低温領域では電流が流れず、前記高温領域では電流が流れる第２の電流が流れる第２の主端子とを有する第６のトランジスタと、前記第３の制御電流又は制御電圧を前記第３のトランジスタに供給し、前記第２の電流の大きさを調整するための外部抵抗を接続可能な接続端子を有する制御回路とを備え、前記バイアス回路は、前記第１の電流と前記第２の電流とが加算された第３の電流を生成し、前記バイアス電流として、前記第３の電流又は前記第３の電流に依存した第４の電流を出力することを特徴とする温度補償回路である。
本発明の温度補償回路によれば、高周波信号を処理する回路において高温領域においてもゲインの温度補償を行うことが可能であり、且つ、温度補償の微調整が可能である。
第１実施形態の温度補償回路の構成を示す回路図である。 バイアス電流の温度特性を示したグラフである。 図１の温度補償回路のゲインの温度特性を示したグラフである。 図１のバイアス回路の構成を示す回路図である。 第１の電流の温度特性を示したグラフである。 第２の電流の温度特性を示したグラフである。 ノードＮ１及びＮ２の電位の温度特性を示したグラフである。 バイアス電流の温度特性を示したグラフである。 第２実施形態のバイアス電流生成回路の構成を示す回路図である。 第３実施形態のバイアス電流生成回路の構成を示す回路図である。
本発明の実施形態を、図面に基づいて説明する。
（第１実施形態）
図１は、第１実施形態の温度補償回路の構成を示す回路図である。図１の温度補償回路は、バイアス回路１０１と、パワーアンプに相当するトランジスタＴｒとを備える。
トランジスタＴｒは、バイポーラトランジスタであり、バイアス回路１０１に接続されたベース端子と、電源端子に接続されたコレクタ端子と、グラウンド線ＧＮＤに接続されたエミッタ端子とを有する。トランジスタＴｒは、ここではＮＰＮ型のバイポーラトランジスタであるが、ＰＮＰ型のバイポーラトランジスタであっても構わない。
バイアス回路１０１は、バイアス電流ＩBを出力する回路である。バイアス電流ＩBは、バイアス回路１０１から出力され、トランジスタＴｒのベース端子に供給される。トランジスタＴｒのエミッタ端子からは、出力電流ＩOが出力される。
出力電流ＩOは、バイアス電流ＩBにより制御される。バイアス回路１０１は、トランジスタＴｒにより駆動される回路の性能保証範囲内で、ゲインの温度特性がフラットになるように、バイアス電流ＩBを調整する。
バイアス電流ＩBの調整方法を、図２を参照して説明する。図２は、バイアス電流ＩBの温度特性を示したグラフである。図２の横軸は、絶対温度［Ｋ］を表し、図２の縦軸は、電流［Ａ］を表す。
図２に示すように、バイアス電流ＩBは、所定温度ｔ１までの低温領域では、絶対温度に比例して増加する電流値を有するよう調整される。即ち、低温領域におけるバイアス電流ＩBは、ＰＴＡＴ（Proportional To Absolute Temperature）電流となる。
一方、バイアス電流ＩBは、所定温度ｔ１以上の高温領域では、上記絶対温度に比例した電流値よりもさらに増加した電流値を有するよう調整される。図２に示すように、高温領域におけるバイアス電流ＩBは、点線で示す比例関係よりも大きな電流値を有し、温度上昇に応じて、点線で示す比例関係に対し徐々に増加していく。
このようなバイアス電流ＩBをトランジスタＴｒに与えることで、図３のようなゲインが実現される。図３は、図１の温度補償回路のゲインの温度特性を示したグラフである。図３の横軸は、絶対温度［Ｋ］を表し、図３の縦軸は、ゲイン［ｄＢ］を表す。図３に示すように、本実施形態におけるゲインは、高温になるに従い低下する点線のような温度特性から、実線で示すように高温でもフラットな温度特性に修正される。
このように、本実施形態では、バイアス電流ＩBが、低温領域では絶対温度に比例して増加する電流値を有し、高温領域では上記絶対温度に比例した電流値よりもさらに増加した電流値を有するよう調整される。これにより、本実施形態では、低温領域でも高温領域でもフラットな温度特性を示すゲインが実現される。
なお、図２に示す所定温度ｔ１は例えば、＋２５℃であり、図２に示す使用範囲は例えば、−４０℃から＋９０℃である。この使用範囲とは、図１の温度補償回路が設けられたＬＳＩが正常に動作可能な温度範囲を意味する。上述の性能補償範囲は、この使用範囲と同義である。
図４は、図１のバイアス回路１０１の構成を示す回路図である。図４には、バイアス回路１０１の回路構成に加え、トランジスタＴｒが示されている。
バイアス回路１０１は、第１〜第１０のトランジスタＴｒ１〜Ｔｒ１０と、第１〜第７の抵抗Ｒ１〜Ｒ７と、ダイオードＤとを含むバイアス電流生成回路１１１を備える。バイアス電流生成回路１１１は、バイアス電流ＩBを生成する回路である。
第１のトランジスタＴｒ１は、Ｐ型のＭＯＳＦＥＴであり、制御電圧ＶP1が供給されるゲート端子を有する。制御電圧ＶP1は、本発明の第１の制御電圧（又は制御電流）の例であり、絶対温度に対し線形に増加する電圧値を有する。即ち、制御電圧ＶP1は、絶対零度におけるＶP1の値を０とする場合、ＰＴＡＴ電圧となる。
第２のトランジスタＴｒ２は、Ｐ型のＭＯＳＦＥＴであり、制御電圧ＶC2が供給されるゲート端子を有する。制御電圧ＶC2は、本発明の第２の制御電圧（又は制御電流）の例であり、絶対温度に依存しない電圧値を有する。即ち、制御電圧ＶC2は、絶対温度に応じて変化しないＣＴＡＴ（Complementary To Absolute Temperature）電圧となっている。
なお、Ｔｒ１及びＴｒ２のソース端子は、電源線Ｖｃｃに接続されている。また、Ｔｒ１のドレイン端子は、抵抗Ｒ１及びＲ３を介して、ダイオードＤのアノードに接続されており、Ｔｒ２のドレイン端子は、抵抗Ｒ２及びＲ３を介して、ダイオードＤのアノードに接続されている。ダイオードＤのカソードは、グラウンド線ＶＤＤに接続されている。
第３のトランジスタＴｒ３は、ＮＰＮ型のバイポーラトランジスタであり、制御電流ＩP3が供給されるベース端子を有する。制御電流ＩP3は、本発明の第３の制御電流（又は制御電圧）の例であり、絶対温度に対し線形に増加する電流値、詳細には、絶対温度に比例して増加する電流値を有する。即ち、制御電流ＩP3は、ＰＴＡＴ電流となっている。
第４のトランジスタＴｒ４は、ＮＰＮ型のバイポーラトランジスタであり、制御電流ＩP4が供給されるベース端子を有する。制御電流ＩP4は、本発明の第４の制御電流（又は制御電圧）の例であり、絶対温度に対し線形に増加する電流値、詳細には、絶対温度に比例して増加する電流値を有する。即ち、制御電流ＩP4は、ＰＴＡＴ電流となっている。
なお、Ｔｒ３及びＴｒ４のベース端子は、互いに接続されている。また、Ｔｒ３のエミッタ端子は、抵抗Ｒ４を介してグラウンド線ＧＮＤに接続されており、Ｔｒ４のエミッタ端子は、抵抗Ｒ５を介してグラウンド線ＧＮＤに接続されている。
第５及び第６のトランジスタＴｒ５及びＴｒ６は、ＮＰＮ型のバイポーラトランジスタであり、差動増幅器を構成している。Ｔｒ５のベース端子は、Ｔｒ２のドレイン端子に接続されており、Ｔｒ２から出力された電流が供給される。Ｔｒ５のベース端子は、Ｔｒ２のドレイン端子と抵抗Ｒ２との間のノードＮ２に接続されている。一方、Ｔｒ６のベース端子は、Ｔｒ１のドレイン端子に接続されており、Ｔｒ１から出力された電流が供給される。Ｔｒ６のベース端子は、Ｔｒ１のドレイン端子と抵抗Ｒ１との間のノードＮ１に接続されている。
なお、Ｔｒ５及びＴｒ６のエミッタ端子は、互いに接続されると共に、Ｔｒ３のコレクタ端子に接続されている。また、Ｔｒ５のコレクタ端子は、電源線Ｖｃｃに接続されており、Ｔｒ６のコレクタ端子は、Ｔｒ４のコレクタ端子に接続されている。
第７及び第８のトランジスタＴｒ７及びＴｒ８は、Ｐ型のＭＯＳＦＥＴであり、カレントミラーを構成している。Ｔｒ７及びＴｒ８のゲート端子は、互いに接続されている。また、Ｔｒ７及びＴｒ８のソース端子は、電源線Ｖｃｃに接続されている。また、Ｔｒ７のドレイン端子は、Ｔｒ４及びＴｒ６のコレクタ端子に接続されると共に、Ｔｒ７及びＴｒ８のゲート端子に接続されている。
第９及び第１０のトランジスタＴｒ９及びＴｒ１０は、ＮＰＮ型のバイポーラトランジスタである。Ｔｒ９のエミッタ端子は、グラウンド線ＧＮＤに接続されており、Ｔｒ１０のコレクタ端子は、電源線Ｖｃｃに接続されている。また、Ｔｒ９のコレクタ端子及びＴｒ１０のベース端子は、互いに接続されると共に、Ｔｒ８のドレイン端子に接続されている。また、Ｔｒ９のベース端子及びＴｒ１０のエミッタ端子は、互いに接続されると共に、トランジスタＴｒのベース端子に接続されている。Ｔｒ１０は、Ｔｒ９のベース電流の補償用に設けられている。
なお、Ｔｒ９のベース端子は、抵抗Ｒ６を介して、Ｔｒ１０のエミッタ端子に接続されている。また、Ｔｒのベース端子は、抵抗Ｒ７を介して、Ｔｒ１０のエミッタ端子に接続されている。Ｔｒ９は、Ｔｒと共にカレントミラーを構成している。
図４には、バイアス電流生成回路１１１内を流れる第１〜第３の電流Ｉ1〜Ｉ3及び電流ＩX1〜ＩX4が示されている。
第１の電流Ｉ1は、Ｔｒ４のコレクタ端子を流れる電流である。上述のように、Ｔｒ４のベース端子には、絶対温度に比例して増加する制御電流ＩP4が供給される。
よって、第１の電流Ｉ1は、図５のように、絶対温度に比例して増加する電流となる。図５は、第１の電流Ｉ1の温度特性を示したグラフである。なお、Ｔｒ４を含む回路部分は、本発明の第１の電流生成回路の例である。
一方、第２の電流Ｉ2は、Ｔｒ６のコレクタ端子を流れる電流である。上述のように、Ｔｒ１、Ｔｒ２のゲート端子にはそれぞれ、絶対温度に対し線形に増加する制御電圧ＶP1、絶対温度に依存しない制御電圧ＶC2が供給される。また、Ｔｒ３のベース端子には、絶対温度に比例して増加する制御電流ＩP3が供給される。また、Ｔｒ５、Ｔｒ６のゲート端子はそれぞれ、Ｔｒ２、Ｔｒ１のドレイン端子に接続されている。
よって、第２の電流Ｉ2は、図６のように、所定温度ｔ１に到達するまでの低温領域では電流が流れず、所定温度ｔ１以上の高温領域では電流が流れるような電流となる。図６は、第２の電流Ｉ2の温度特性を示したグラフである。図６に示す温度特性が実現されるプロセスの詳細については、後述する。高温領域における第２の電流Ｉ2は、図６に示すように、温度上昇に応じて増加していく。なお、Ｔｒ１からＴｒ３、Ｔｒ５、及びＴｒ６を含む回路部分は、本発明の第２の電流生成回路の例である。
また、第３の電流Ｉ3は、Ｔｒ７のドレイン端子を流れる電流である。上述のように、Ｔｒ７のドレイン端子は、Ｔｒ４及びＴｒ６のコレクタ端子に接続されている。よって、第３の電流Ｉ3は、第１の電流Ｉ1と第２の電流Ｉ2とが加算された電流となる。よって、第３の電流Ｉ3は、図２に示す温度特性を有する電流となる。
また、電流ＩX1〜ＩX4はいずれも、第３の電流Ｉ3に依存した電流である。
電流ＩX1は、Ｔｒ８のドレイン端子を流れる電流である。上述のように、Ｔｒ７及びＴｒ８は、カレントミラーを構成している。よって、電流ＩX1は、第３の電流Ｉ3に依存した電流、詳細には、第３の電流Ｉ3の電流値のｎ1倍の電流値を有する電流となる（ｎ1は正の実数）。よって、電流ＩX1は、第３の電流Ｉ3と同様、図２に示す温度特性を有する電流となる。
また、電流ＩX2は、Ｔｒ９のエミッタ端子を流れる電流である。Ｔｒ９及びＴｒ１０へのベース電流を無視すると、電流ＩX2は、電流ＩX1の電流値と同じ電流値を有する電流となる。よって、電流ＩX2は、第３の電流Ｉ3と同様、図２に示す温度特性を有する電流となる。
また、電流ＩX3は、Ｔｒ９のベース端子を流れる電流である。よって、Ｔｒ９（及びＴｒ）の電流増幅率をβとすると、電流ＩX3は、電流ＩX2の電流値の１／β倍の電流値を有する電流となる。よって、電流ＩX3は、第３の電流Ｉ3と同様、図２に示す温度特性を有する電流となる。
また、電流ＩX3及びＩX4はそれぞれ、Ｒ６及びＲ７を流れる電流である。上述のように、Ｔｒ９及びＴｒは、カレントミラーを構成している。よって、電流ＩX4は、電流Ｉ3に依存した電流、詳細には、電流ＩX3の電流値のｎ2倍の電流値を有する電流となる（ｎ2は正の実数）。よって、電流ＩX4は、第３の電流Ｉ3と同様、図２に示す温度特性を有する電流となる。
そして、バイアス電流生成回路１１１は、電流ＩX4を、バイアス電流ＩBとして出力する。これにより、バイアス電流ＩBは、図２に示す温度特性を有する電流となる。このように、本実施形態によれば、図２の温度特性を有するバイアス電流ＩBを生成することができる。電流ＩX4は、本発明の第４の電流の例である。バイアス電流生成回路１１１は、バイアス電流ＩBとして、第３の電流Ｉ3を出力してもよいし、第３の電流Ｉ3に依存した電流ＩX4以外の電流を出力してもよい。
ここで、図６の温度特性が実現されるプロセスの詳細について、図７を参照して説明する。図７は、ノードＮ１及びＮ２（図４）の電位の温度特性を示したグラフである。図７の横軸は、絶対温度［Ｋ］を表し、図７の縦軸は、電位［Ｖ］を表す。
ノードＮ１を流れる電流は、ＰＴＡＴ電流である。そのため、ノードＮ１の電位の温度特性は、図７に示す直線Ｎ１のように、温度とは無関係に一定値が維持されるフラットな特性となる。
一方、ノードＮ２を流れる電流は、ＣＴＡＴ電流である。そのため、ノードＮ２の電位の温度特性は、図７に示す直線Ｎ２のように、温度に対し線形に減少する単調減少の特性となる。
温度ｔ１１は、ノードＮ１の電位とノードＮ２の電位とが等しくなる絶対温度を表す。温度ｔ１１は、上述の所定温度ｔ１よりも高温となる（即ちｔ１＜ｔ１１）。
温度ｔ１よりも低温の温度領域では、ノードＮ２の電位がノードＮ１の電位よりも十分に高くなっている。そのため、Ｔｒ５のコレクタ端子には電流が流れるが、Ｔｒ６のコレクタ端子には電流が流れない。よって、第２の電流Ｉ2の電流値は、０となる。
温度がｔ１に到達すると、Ｔｒ６のコレクタ端子に微小な電流が流れ始める。よって、第２の電流Ｉ2の電流値は、０から徐々に増加していく。
温度がさらにｔ１１まで到達すると、ノードＮ１の電位とノードＮ２の電位とが等しくなる。この場合、Ｔｒ６のコレクタ端子を流れる電流の電流値は、Ｔｒ５のコレクタ端子を流れる電流の電流値と同じ値となる。
そして、温度ｔ１１よりも高温の温度領域では、ノードＮ２の電位がノードＮ１の電位よりも低くなる。この場合、Ｔｒ６のコレクタ端子を流れる電流の電流値は、Ｔｒ５のコレクタ端子を流れる電流の電流値よりも大きくなる。
このようなプロセスにより、第２の電流Ｉ2は、所定温度ｔ１に到達するまでの低温領域では電流が流れず、所定温度ｔ１以上の高温領域では電流が流れるような電流となる。
以下、図４に戻り説明を続ける。
図４に示すように、バイアス回路１０１は更に、第１〜第３の制御回路１２１〜１２３を備える。
第１の制御回路１２１は、制御電圧ＶP1をＴｒ１に供給する回路である。第１の制御回路１２１は、絶対温度に対し線形に増加する電圧Ｖｔを出力し、制御電圧ＶP1として、電圧ＶｔをＴｒ１に供給する。第１の制御回路１２１は例えば、バンドギャップ電圧生成回路を有し、電圧Ｖｔとしてバンドギャップ電圧を出力する。
第２の制御回路１２２は、制御電圧ＶC2をＴｒ２に供給する回路である。
第３の制御回路１２３は、制御電流ＩP3及びＩP4をそれぞれ、Ｔｒ３及びＴｒ４に供給する回路である。第３の制御回路１２３は、絶対温度に比例して増加する電流値を有する制御電流ＩP5を出力する。そして、第３の制御回路１２３は、図４に示すように、制御電流ＩP5の一部を、制御電流ＩP3としてＴｒ３に供給し、制御電流ＩP5の残りの一部を、制御電流ＩP4としてＴｒ４に供給する。こうして、制御電流ＩP5に依存した制御電流ＩP3及びＩP4がそれぞれ、Ｔｒ３及びＴｒ４に供給される。制御電流ＩP5は、本発明の第５の制御電流（又は制御電圧）の例である。また、第３の制御回路１２３は、本発明の制御回路の例である。
第３の制御回路１２３は、外部抵抗を接続可能な接続端子１３１を有する。図４では、接続端子１３１に接続された外部抵抗がＲXで示されている。外部抵抗ＲXは、図１の温度補償回路が設けられたＬＳＩの外部に配置されている。
図４に示す回路構成から理解されるように、外部抵抗ＲXの抵抗値は、制御電流ＩP5の電流値を通じて、制御電流ＩP3及びＩP4の電流値に影響を与える。そして、制御電流ＩP3及びＩP4の電流値はそれぞれ、第１及び第２の電流Ｉ1及びＩ2の電流値に影響を与える。よって、本実施形態では、外部抵抗ＲXの抵抗値を調整することにより、第１及び第２の電流Ｉ1及びＩ2の電流値を調整することができる。このように、第３の制御回路１２３は、第１の電流Ｉ1と第２の電流Ｉ2とを制御することができる。なお、これらの電流の調整の詳細については、後述する。
第３の制御回路１２３は更に、第１１〜第１４のトランジスタＴｒ１１〜Ｔｒ１４と、第８及び第９の抵抗Ｒ８及びＲ９と、オペアンプＯＰとを備える。
オペアンプＯＰは、抵抗Ｒ８を介してグラウンド線ＧＮＤに接続された非反転入力端子と、接続端子１３１に接続された反転入力端子とを有する。非反転入力端子は、本発明の第１の入力端子の例であり、反転入力端子は、本発明の第２の入力端子の例である。オペアンプＯＰの非反転入力端子には、第３の制御回路１２３の外部から、絶対温度に対し線形に変化する電圧が供給される。
第１１及び第１２のトランジスタＴｒ１１及びＴｒ１２は共に、Ｐ型のＭＯＳＦＥＴとなっている。Ｔｒ１１及びＴｒ１２のゲート端子は、オペアンプＯＰの出力端子に接続されている。また、Ｔｒ１１及びＴｒ１２のソース端子は、電源線Ｖｃｃに接続されている。また、Ｔｒ１１のドレイン端子は、接続端子１３１と、オペアンプＯＰの反転入力端子とに接続されている。
第１３及び第１４のトランジスタＴｒ１３及びＴｒ１４は共に、ＮＰＮ型のバイポーラトランジスタとなっている。Ｔｒ１３のエミッタ端子は、抵抗Ｒ９を介してグラウンド線ＧＮＤに接続されており、Ｔｒ１４のコレクタ端子は、電源線Ｖｃｃに接続されている。また、Ｔｒ１３のコレクタ端子及びＴｒ１４のベース端子は、互いに接続されると共に、Ｔｒ１２のドレイン端子に接続されている。また、Ｔｒ１３のベース端子及びＴｒ１４のエミッタ端子は、互いに接続されると共に、Ｔｒ３及びＴｒ４のベース端子に接続されている。Ｔｒ１４は、Ｔｒ１３のベース電流の補償用に設けられている。
また、第２の制御回路１２２は、第１５及び第１６のトランジスタＴｒ１５及びＴｒ１６と、第１０の抵抗Ｒ１０とを備える。
第１５及び第１６のトランジスタＴｒ１５及びＴｒ１６は共に、ＮＰＮ型のバイポーラトランジスタとなっている。Ｔｒ１５のコレクタ端子及びＴｒ１６のベース端子は、互いに接続されており、これらの端子には、第２の制御回路１２２の外部から、電圧Ｖｔに依存した電流が供給される。また、Ｔｒ１５のベース端子及びＴｒ１６のエミッタ端子は、互いに接続されると共に、抵抗Ｒ１０を介してグラウンド線ＧＮＤに接続されている。また、Ｔｒ１５のエミッタ端子は、グラウンド線ＧＮＤに接続されており、Ｔｒ１６のコレクタ端子はＴｒ２のゲート端子に接続されている。Ｔｒ１６は、Ｔｒ１５のベース電流の補償用に設けられている。
また、バイアス回路１０１は、第１７〜第１９のトランジスタＴｒ１７〜Ｔｒ１９を備える。
第１７及び第１８のトランジスタＴｒ１７及びＴｒ１８は共に、Ｐ型のＮＯＳＦＥＴとなっている。Ｔｒ１７及びＴｒ１８のゲート端子には、第１の制御回路１２１から、電圧Ｖｔが供給される。また、Ｔｒ１７及びＴｒ１８のソース端子は、電源線Ｖｃｃに接続されている。また、Ｔｒ１７のドレイン端子は、オペアンプＯＰの非反転入力端子に接続されると共に、抵抗Ｒ８を介してグラウンド線ＧＮＤに接続されている。また、Ｔｒ１８のドレイン端子は、Ｔｒ１５のコレクタ端子及びＴｒ１６のベース端子に接続されている。
このように、Ｔｒ１７は、電圧Ｖｔに依存した電流及び電圧を、第３の制御回路１２３に供給する。同様に、Ｔｒ１８は、電圧Ｖｔに依存した電流及び電圧を、第２の制御回路１２２に供給する。
第１９のトランジスタＴｒ１９は、Ｐ型のＮＯＳＦＥＴとなっている。Ｔｒ１９のソース端子は、電源線Ｖｃｃに接続されている。また、Ｔｒ１９のドレイン端子は、Ｔｒ１８のコレクタ端子に接続されている。また、Ｔｒ１９のゲート端子は、Ｔｒ２のゲート端子に接続されると共に、Ｔｒ１８のコレクタ端子に接続されている。
以上のように、本実施形態によれば、図２に示す温度特性を有するバイアス電流ＩBを生成することができる。バイアス電流ＩBは、低温領域では絶対温度に比例して増加する電流値を有し、高温領域では上記絶対温度に比例した電流値よりもさらに増加した電流値を有する。
バイアス電流ＩBの温度特性は、第１及び第２の電流Ｉ1及びＩ2に依存している。このことを、図８を参照して説明する。図８は、図２と同様、バイアス電流ＩBの温度特性を示したグラフである。
第１の電流Ｉ1の温度特性は、図５に示されている。図５に示すように、第１の電流Ｉ1は、絶対温度に比例して増加する電流となる。一方、第２の電流Ｉ2の温度特性は、図６に示されている。図６に示すように、第２の電流Ｉ2は、所定温度ｔ１に到達するまでの低温領域では電流が流れず、所定温度ｔ１以上の高温領域では電流が流れるような電流となる。
よって、第１の電流Ｉ1の大きさは、図８にてαで示すように、点線で示す比例関係の傾きを決定する。そのため、本実施形態では、第１の電流Ｉ1の大きさを調整することにより、点線で示す比例関係の傾きを調整することができる。これは、低温領域におけるバイアス電流ＩBの温度変化率を調整することに相当する。
また、第２の電流Ｉ2の大きさは、図８にてβで示すように、点線で示す比例関係に対するバイアス電流ＩBの増加量を決定する。そのため、本実施形態では、第２の電流Ｉ2の大きさを調整することにより、点線で示す比例関係に対するバイアス電流ＩBの増加量を調整することができる。これは、高温領域におけるバイアス電流ＩBの補償量を調整することに相当する。
一方、本実施形態では、上述のように、外部抵抗ＲXの抵抗値を調整することにより、第１及び第２の電流Ｉ1及びＩ2の大きさ（電流値）を調整することができる。よって、本実施形態では、外部抵抗ＲXを調整することで、バイアス電流ＩBの温度特性を調整することができる。これにより、本実施形態では、バイアス電流ＩBの温度補償の微調整を行うことができる。
なお、温度補償の微調整では、低温領域におけるバイアス電流ＩBの温度変化率αの調整よりも、高温領域におけるバイアス電流ＩBの補償量βの調整が必要なことが多いと考えられる。そのため、本実施形態では、第１及び第２の電流Ｉ1及びＩ2の大きさのうち、第２の電流Ｉ2の大きさのみを、外部抵抗ＲXにより調整できるようにしてもよい。
また、図４のバイアス回路１０１では、第２の電流Ｉ2の大きさは、所定温度ｔ１の高さも決定する。そのため、本実施形態では、第２の電流Ｉ2の大きさを調整することにより、所定温度ｔ１の高さを調整することができる。
また、本実施形態では、Ｔｒ１は、制御電圧ＶP1により制御され、Ｔｒ３は、制御電流ＩP3により制御される。即ち、本実施形態では、Ｔｒ１とＴｒ３とが、別々の制御信号により制御される。よって、本実施形態では、Ｔｒ１の制御に影響を与えることなく、バイアス電流ＩBの温度補償の微調整を行うことができる。
以上のように、本実施形態では、バイアス電流ＩBは、低温領域では絶対温度に比例して増加する電流値を有し、高温領域では上記絶対温度に比例した電流値よりもさらに増加した電流値を有する。そして、本実施形態では、外部抵抗ＲXの抵抗値を調整することにより、第１及び第２の電流Ｉ1及びＩ2の大きさを調整することができる。これにより、本実施形態では、高周波信号を処理する回路において高温領域においてもゲインの温度補償を行うことができると共に、温度補償の微調整を行うことができる。
なお、本実施形態では、Ｔｒ１〜Ｔｒ１９はそれぞれ、バイポーラトランジスタでもＭＯＳＦＥＴでも構わない。バイポーラトランジスタのベース端子は、本発明の制御端子の例であり、エミッタ端子及びコレクタ端子は、本発明の主端子の例である。バイポーラトランジスタは、ＰＮＰ型でもＮＰＮ型でも構わない。同様に、ＭＯＳＦＥＴのゲート端子は、本発明の制御端子の例であり、ソース端子及びドレイン端子は、本発明の主端子の例である。ＭＯＳＦＥＴは、Ｐ型でもＮ型でも構わない。
以下、本発明の第２及び第３実施形態について説明する。第２及び第３実施形態は、第１実施形態の変形例であり、第２及び第３実施形態については、第１実施形態との相違点を中心に説明する。
（第２及び第３実施形態）
図９は、第２実施形態のバイアス電流生成回路１１１の構成を示す回路図である。
図４では、Ｔｒ１及びＴｒ２が、Ｐ型のＭＯＳＦＥＴであるのに対し、図９では、Ｔｒ１及びＴｒ２が、ＰＮＰ型のバイポーラトランジスタとなっている。これに伴い、制御電圧ＶP1は、絶対温度に比例して増加する制御電流ＩP1に置き換えられ、制御電圧ＶC2は、絶対温度に依存しない制御電流ＩC2に置き換えられている。
図１０は、第３実施形態のバイアス電流生成回路１１１の構成を示す回路図である。
図４では、Ｔｒ３及びＴｒ４が、ＮＰＮ型のバイポーラトランジスタであるのに対し、図１０では、Ｔｒ３及びＴｒ４が、Ｎ型のＭＯＳＦＥＴとなっている。これに伴い、制御電流ＩP3、ＩP4、ＩP5は、絶対温度に対し線形に増加する制御電圧ＶP3、ＶP4、ＶP5に置き換えられている。なお、制御電流ＩP3、ＩP4、ＩP5には、ＩP3＋ＩP4＝ＩP5の関係が成り立つのに対し、制御電圧ＶP3、ＶP4、ＶP5には、ＶP3＝ＶP4＝ＶP5の関係が成り立つ。
なお、図１０では、Ｔｒ３及びＴｒ４がＭＯＳＦＥＴであるため、Ｒ４及びＲ５は設けなくてもよい。また、Ｔｒ３及びＴｒ４をＭＯＳＦＥＴとする場合には、Ｔｒ１３（図４参照）もＭＯＳＦＥＴとすることが好ましい。この場合、Ｒ９（図４参照）は設けなくてもよい。
第２及び第３実施形態では、第１実施形態と同様、高周波信号を処理する回路において高温領域においてもゲインの温度補償を行うことができると共に、温度補償の微調整を行うことができる。
以上、本発明の具体的な態様の例を、第１から第３実施形態により説明したが、本発明は、これらの実施形態に限定されるものではない。
１０１ バイアス回路
１１１ バイアス電流生成回路
１２１ 第１の制御回路
１２２ 第２の制御回路
１２３ 第３の制御回路
１３１ 接続端子

Claims (3)

  1. 所定温度に到達するまでの低温領域では、絶対温度に比例して増加する電流値を有し、前記所定温度以上の高温領域では、前記絶対温度に比例した電流値よりもさらに増加した電流値を有するバイアス電流を出力するバイアス回路と、
    前記バイアス電流が供給される制御端子を有するトランジスタとを備え、
    前記バイアス回路は、
    絶対温度に対し線形に変化する電流値又は電圧値を有する第１の制御電流又は制御電圧が供給される制御端子を有する第１のトランジスタと、
    絶対温度に依存しない電流値又は電圧値を有する第２の制御電流又は制御電圧が供給される制御端子を有する第２のトランジスタと、
    絶対温度に対し線形に変化する電流値又は電圧値を有する第３の制御電流又は制御電圧が供給される制御端子を有する第３のトランジスタと、
    絶対温度に対し線形に変化する電流値又は電圧値を有する第４の制御電流又は制御電圧が供給される制御端子と、絶対温度に比例して増加する第１の電流が流れる主端子とを有する第４のトランジスタと、
    前記第２のトランジスタの主端子に接続された制御端子と、前記第３のトランジスタの主端子に接続された第１の主端子と、第２の主端子とを有する第５のトランジスタと、
    前記第１のトランジスタの主端子に接続された制御端子と、前記第３のトランジスタの前記主端子に接続された第１の主端子と、前記低温領域では電流が流れず、前記高温領域では電流が流れる第２の電流が流れる第２の主端子とを有する第６のトランジスタと、
    前記第３の制御電流又は制御電圧を前記第３のトランジスタに供給し、前記第２の電流の大きさを調整するための外部抵抗を接続可能な接続端子を有する制御回路とを備え、
    前記バイアス回路は、前記第１の電流と前記第２の電流とが加算された第３の電流を生成し、前記バイアス電流として、前記第３の電流又は前記第３の電流に依存した第４の電流を出力することを特徴とする温度補償回路。
  2. 前記制御回路は、前記第３及び第４の制御電流又は制御電圧をそれぞれ、前記第３及び第４のトランジスタに供給し、
    前記第１の電流の大きさと、前記第２の電流の大きさは、前記外部抵抗により調整可能であることを特徴とする請求項１に記載の温度補償回路。
  3. 前記制御回路は、絶対温度に対し線形に変化する電流値又は電圧値を有する第５の制御電流又は制御電圧を出力し、前記第３のトランジスタに、前記第５の制御電流又は制御電圧に依存した前記第３の制御電流又は制御電圧を供給し、前記第４のトランジスタに、前記第５の制御電流又は制御電圧に依存した前記第４の制御電流又は制御電圧を供給する、ことを特徴とする請求項１又は２に記載の温度補償回路。
JP2009006737A 2009-01-15 2009-01-15 温度補償回路 Expired - Fee Related JP5107272B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009006737A JP5107272B2 (ja) 2009-01-15 2009-01-15 温度補償回路
US12/686,613 US8212605B2 (en) 2009-01-15 2010-01-13 Temperature compensation circuit
US13/403,121 US8427227B2 (en) 2009-01-15 2012-02-23 Temperature compensation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009006737A JP5107272B2 (ja) 2009-01-15 2009-01-15 温度補償回路

Publications (2)

Publication Number Publication Date
JP2010166312A JP2010166312A (ja) 2010-07-29
JP5107272B2 true JP5107272B2 (ja) 2012-12-26

Family

ID=42318617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009006737A Expired - Fee Related JP5107272B2 (ja) 2009-01-15 2009-01-15 温度補償回路

Country Status (2)

Country Link
US (2) US8212605B2 (ja)
JP (1) JP5107272B2 (ja)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4901703B2 (ja) * 2007-11-28 2012-03-21 株式会社東芝 温度補償回路
US8854019B1 (en) 2008-09-25 2014-10-07 Rf Micro Devices, Inc. Hybrid DC/DC power converter with charge-pump and buck converter
US9166471B1 (en) 2009-03-13 2015-10-20 Rf Micro Devices, Inc. 3D frequency dithering for DC-to-DC converters used in multi-mode cellular transmitters
US8315576B2 (en) 2009-05-05 2012-11-20 Rf Micro Devices, Inc. Capacitive compensation of cascaded directional couplers
US8548398B2 (en) 2010-02-01 2013-10-01 Rf Micro Devices, Inc. Envelope power supply calibration of a multi-mode radio frequency power amplifier
US8538355B2 (en) 2010-04-19 2013-09-17 Rf Micro Devices, Inc. Quadrature power amplifier architecture
US8892063B2 (en) 2010-04-20 2014-11-18 Rf Micro Devices, Inc. Linear mode and non-linear mode quadrature PA circuitry
US9030256B2 (en) 2010-04-20 2015-05-12 Rf Micro Devices, Inc. Overlay class F choke
US9577590B2 (en) 2010-04-20 2017-02-21 Qorvo Us, Inc. Dual inductive element charge pump buck and buck power supplies
US8942651B2 (en) 2010-04-20 2015-01-27 Rf Micro Devices, Inc. Cascaded converged power amplifier
US8571492B2 (en) 2010-04-20 2013-10-29 Rf Micro Devices, Inc. DC-DC converter current sensing
US8913971B2 (en) 2010-04-20 2014-12-16 Rf Micro Devices, Inc. Selecting PA bias levels of RF PA circuitry during a multislot burst
US8565694B2 (en) 2010-04-20 2013-10-22 Rf Micro Devices, Inc. Split current current digital-to-analog converter (IDAC) for dynamic device switching (DDS) of an RF PA stage
US9048787B2 (en) 2010-04-20 2015-06-02 Rf Micro Devices, Inc. Combined RF detector and RF attenuator with concurrent outputs
US8913967B2 (en) 2010-04-20 2014-12-16 Rf Micro Devices, Inc. Feedback based buck timing of a direct current (DC)-DC converter
US9077405B2 (en) 2010-04-20 2015-07-07 Rf Micro Devices, Inc. High efficiency path based power amplifier circuitry
US8699973B2 (en) 2010-04-20 2014-04-15 Rf Micro Devices, Inc. PA bias power supply efficiency optimization
US9900204B2 (en) 2010-04-20 2018-02-20 Qorvo Us, Inc. Multiple functional equivalence digital communications interface
US8515361B2 (en) 2010-04-20 2013-08-20 Rf Micro Devices, Inc. Frequency correction of a programmable frequency oscillator by propagation delay compensation
US8942650B2 (en) 2010-04-20 2015-01-27 Rf Micro Devices, Inc. RF PA linearity requirements based converter operating mode selection
US8831544B2 (en) 2010-04-20 2014-09-09 Rf Micro Devices, Inc. Dynamic device switching (DDS) of an in-phase RF PA stage and a quadrature-phase RF PA stage
US9214900B2 (en) 2010-04-20 2015-12-15 Rf Micro Devices, Inc. Interference reduction between RF communications bands
US8947157B2 (en) 2010-04-20 2015-02-03 Rf Micro Devices, Inc. Voltage multiplier charge pump buck
US9553550B2 (en) 2010-04-20 2017-01-24 Qorvo Us, Inc. Multiband RF switch ground isolation
US8706063B2 (en) 2010-04-20 2014-04-22 Rf Micro Devices, Inc. PA envelope power supply undershoot compensation
US8712349B2 (en) 2010-04-20 2014-04-29 Rf Micro Devices, Inc. Selecting a converter operating mode of a PA envelope power supply
US8983407B2 (en) * 2010-04-20 2015-03-17 Rf Micro Devices, Inc. Selectable PA bias temperature compensation circuitry
US9214865B2 (en) 2010-04-20 2015-12-15 Rf Micro Devices, Inc. Voltage compatible charge pump buck and buck power supplies
US8542061B2 (en) 2010-04-20 2013-09-24 Rf Micro Devices, Inc. Charge pump based power amplifier envelope power supply and bias power supply
US9008597B2 (en) 2010-04-20 2015-04-14 Rf Micro Devices, Inc. Direct current (DC)-DC converter having a multi-stage output filter
US8989685B2 (en) 2010-04-20 2015-03-24 Rf Micro Devices, Inc. Look-up table based configuration of multi-mode multi-band radio frequency power amplifier circuitry
US9362825B2 (en) 2010-04-20 2016-06-07 Rf Micro Devices, Inc. Look-up table based configuration of a DC-DC converter
US8731498B2 (en) 2010-04-20 2014-05-20 Rf Micro Devices, Inc. Temperature correcting an envelope power supply signal for RF PA circuitry
US8983410B2 (en) 2010-04-20 2015-03-17 Rf Micro Devices, Inc. Configurable 2-wire/3-wire serial communications interface
US8811920B2 (en) 2010-04-20 2014-08-19 Rf Micro Devices, Inc. DC-DC converter semiconductor die structure
US8559898B2 (en) 2010-04-20 2013-10-15 Rf Micro Devices, Inc. Embedded RF PA temperature compensating bias transistor
US9184701B2 (en) 2010-04-20 2015-11-10 Rf Micro Devices, Inc. Snubber for a direct current (DC)-DC converter
US8958763B2 (en) 2010-04-20 2015-02-17 Rf Micro Devices, Inc. PA bias power supply undershoot compensation
US8811921B2 (en) 2010-04-20 2014-08-19 Rf Micro Devices, Inc. Independent PA biasing of a driver stage and a final stage
US8842399B2 (en) 2010-04-20 2014-09-23 Rf Micro Devices, Inc. ESD protection of an RF PA semiconductor die using a PA controller semiconductor die
JP5374452B2 (ja) * 2010-07-09 2013-12-25 パナソニック株式会社 パススルー付き増幅器
US8531241B1 (en) 2011-01-26 2013-09-10 Applied Micro Circuits Corporation System and method for process, voltage, temperature (PVT) stable differential amplifier transfer function
CN108964442A (zh) * 2011-05-05 2018-12-07 北极砂技术有限公司 用于电源转换的装置
US8489044B2 (en) * 2011-08-11 2013-07-16 Fujitsu Semiconductor Limited System and method for reducing or eliminating temperature dependence of a coherent receiver in a wireless communication device
KR101214752B1 (ko) * 2011-09-29 2012-12-21 삼성전기주식회사 바이어스 제어 장치
US9065505B2 (en) 2012-01-31 2015-06-23 Rf Micro Devices, Inc. Optimal switching frequency for envelope tracking power supply
US8665015B1 (en) * 2012-08-17 2014-03-04 Cambridge Silicon Radio Limited Power amplifier circuit
JP6061267B2 (ja) 2012-11-09 2017-01-18 サムソン エレクトロ−メカニックス カンパニーリミテッド． バイアス回路及びこれを用いた増幅器
JP6043599B2 (ja) * 2012-11-15 2016-12-14 サムソン エレクトロ−メカニックス カンパニーリミテッド． バイアス回路、および増幅装置
KR102023439B1 (ko) 2013-02-22 2019-09-23 삼성전자주식회사 무선 송수신기를 위한 아날로그 기저대역 필터 장치
US8619445B1 (en) 2013-03-15 2013-12-31 Arctic Sand Technologies, Inc. Protection of switched capacitor power converter
US9401680B2 (en) * 2014-01-17 2016-07-26 Qualcomm Incorporated Temperature dependent amplifier biasing
CN108028600B (zh) 2015-07-08 2022-03-08 派更半导体公司 开关电容器电力转换器
CN107634728A (zh) * 2017-10-26 2018-01-26 广东工业大学 一种基于功率放大器的温度调节电路
CN109990440B (zh) * 2019-04-16 2020-08-14 珠海格力电器股份有限公司 控制器温度补偿方法、装置及控制器
KR102262903B1 (ko) * 2019-04-18 2021-06-09 삼성전기주식회사 듀얼 보상 기능을 갖는 바이어스 회로 및 증폭 장치

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3825778A (en) * 1973-02-09 1974-07-23 Rca Corp Temperature-sensitive control circuit
JPS63110804A (ja) * 1986-10-28 1988-05-16 Mitsubishi Electric Corp 増巾回路
US5043992A (en) * 1989-10-06 1991-08-27 At&T Bell Laboratories Laser driver with temperature compensation
EP0698236B1 (en) * 1994-02-14 2000-05-10 Koninklijke Philips Electronics N.V. A reference circuit having a controlled temperature dependence
JP3596644B2 (ja) * 1996-07-12 2004-12-02 富士ゼロックス株式会社 画像処理装置およびその処理方法
US5883507A (en) * 1997-05-09 1999-03-16 Stmicroelectronics, Inc. Low power temperature compensated, current source and associated method
JP4116133B2 (ja) * 1997-07-31 2008-07-09 株式会社東芝 温度依存型定電流発生回路およびこれを用いた光半導体素子の駆動回路
JP3922773B2 (ja) * 1997-11-27 2007-05-30 三菱電機株式会社 電力増幅器
US6492874B1 (en) * 2001-07-30 2002-12-10 Motorola, Inc. Active bias circuit
US6946896B2 (en) * 2003-05-29 2005-09-20 Broadcom Corporation High temperature coefficient MOS bias generation circuit
JP2005027130A (ja) * 2003-07-04 2005-01-27 Renesas Technology Corp 高周波電力増幅回路のバイアス制御回路および高周波電力増幅用電子部品
US6946911B2 (en) * 2003-08-08 2005-09-20 Skyworks Solutions, Inc. Temperature-insensitive bias circuit for high-power amplifiers
US7057462B2 (en) * 2004-05-28 2006-06-06 Freescale Semiconductor, Inc. Temperature compensated on-chip bias circuit for linear RF HBT power amplifiers
US7119620B2 (en) * 2004-11-30 2006-10-10 Broadcom Corporation Method and system for constant or proportional to absolute temperature biasing for minimizing transmitter output power variation
JP2006191482A (ja) 2005-01-07 2006-07-20 Nec Micro Systems Ltd ドライバ回路
JP4567577B2 (ja) * 2005-11-08 2010-10-20 三菱電機株式会社 電力増幅器用バイアス回路
JP2007336224A (ja) * 2006-06-14 2007-12-27 Sharp Corp バイアス装置、増幅回路および受信機
JP4901703B2 (ja) * 2007-11-28 2012-03-21 株式会社東芝 温度補償回路

Also Published As

Publication number Publication date
US8212605B2 (en) 2012-07-03
JP2010166312A (ja) 2010-07-29
US20120212284A1 (en) 2012-08-23
US20100176869A1 (en) 2010-07-15
US8427227B2 (en) 2013-04-23

Similar Documents

Publication Publication Date Title
JP5107272B2 (ja) 温度補償回路
US7888987B2 (en) Temperature compensation circuit
JP4519659B2 (ja) バイアス回路
EP2480947A1 (en) Compensated bandgap
JP2010124408A (ja) リファレンス電圧発生回路及びバイアス回路
CN112306131B (zh) 基准电压电路
WO2022007744A1 (zh) 一种功率放大器的温度补偿电路及温度补偿方法
US9246448B2 (en) Amplification circuit
US8552802B2 (en) Amplifying circuit and current-voltage conversion circuit
CN111293876A (zh) 一种电荷泵的线性化电路
JP4083573B2 (ja) 高周波増幅装置
TWI714188B (zh) 參考電壓產生電路
CN111342782A (zh) 功率放大电路
CN219512556U (zh) 一种可控温度系数的电压偏置产生电路及射频功率放大器
JP4156539B2 (ja) 可変利得増幅回路、それを搭載したｉｃ、無線通信システム
CN112394766B (zh) 低电压下能降低功耗和提高精度的cmos低压带隙基准电压源
WO2021111994A1 (ja) 基準電圧生成回路
JP2003318667A (ja) オペアンプ
CN116009639A (zh) 带隙基准电路
CN118034446A (zh) 并联基准电路、芯片和设备
CN115993868A (zh) 一种可控温度系数的电压偏置产生电路及射频功率放大器
CN118312009A (zh) 一种正温度系数基准电流源电路
CN114020085A (zh) 一种多路输出的基准电压产生电路
JP2014022791A (ja) Ｅｃｌ出力回路
JP2020184677A (ja) 差動アンプ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120907

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121003

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees