JP6043599B2 - バイアス回路、および増幅装置 - Google Patents

Description

本発明は、バイアス回路、および増幅装置に関する。

増幅装置（増幅器）におけるＥＶＭ（Error Vector Magnitude）特性などの歪特性を改善する方法として、ＡＭ／ＡＭ歪を小さくする方法が知られている。増幅装置における歪特性を改善する技術としては、例えば特許文献１に記載の技術が挙げられる。

特開２０１０−２８３５５６号公報

例えば特許文献１に記載の技術に係る増幅装置では、バイアス回路が、位相歪補償を調整する機能を有するインピーダンス要素と、振幅歪補償を調整する要素とを備える。よって、例えば特許文献１に記載の技術を用いる場合には、増幅装置における歪特性を改善することができる可能性はある。

しかしながら、例えば特許文献１に記載の技術に係るバイアス回路は、バイポーラトランジスタを含んで構成されているため、コストの増加を招く恐れがある。

本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、コストの低減を図りつつ、増幅装置における歪特性の改善を図ることが可能な、新規かつ改良されたバイアス回路、および増幅装置を提供することにある。

上記目的を達成するために、本発明のある観点によれば、電源電圧を出力する電源と電気的に接続され、複数の電界効果トランジスタを含んで構成されてミラー電流を出力するカレントミラー回路と、第１端子が上記電源に電気的に接続され、第２端子が抵抗に電気的に接続され、制御端子が上記カレントミラー回路と電気的に接続され、上記制御端子に印加される上記ミラー電流に応じた電圧に基づいて、出力されるバイアス電圧を制御する第１電界効果トランジスタと、第１端子が上記カレントミラー回路および上記第１電界効果トランジスタの制御端子と電気的に接続され、制御端子が上記抵抗を介して上記第１電界効果トランジスタの第２端子と電気的に接続される第２電界効果トランジスタと、を備えるバイアス回路が提供される。

かかる構成によって、コストの低減を図りつつ、増幅装置における歪特性の改善を図ることができる。

また、上記カレントミラー回路を構成する電界効果トランジスタと、上記第１電界効果トランジスタおよび上記第２電界効果トランジスタとは、導電型が異なってもよい。

また、上記カレントミラー回路を構成する電界効果トランジスタは、Ｐチャネル型のＭＯＳ（Metal Oxide Semiconductor）トランジスタであり、上記第１電界効果トランジスタおよび上記第２電界効果トランジスタは、Ｎチャネル型のＭＯＳトランジスタであってもよい。

また、上記目的を達成するために、本発明の他の観点によれば、バイアス電圧を出力するバイアス回路と、入力信号と上記バイアス電圧とが制御端子に印加される増幅用トランジスタを含み、上記入力信号に対応する出力信号を出力する増幅回路と、を備え、上記バイアス回路は、電源電圧を出力する電源と電気的に接続され、複数の電界効果トランジスタを含んで構成されてミラー電流を出力するカレントミラー回路と、第１端子が上記電源に電気的に接続され、第２端子が抵抗に電気的に接続され、制御端子が上記カレントミラー回路と電気的に接続され、上記制御端子に印加される上記ミラー電流に応じた電圧に基づいて、出力される上記バイアス電圧を制御する第１電界効果トランジスタと、第１端子が上記カレントミラー回路および上記第１電界効果トランジスタの制御端子と電気的に接続され、制御端子が上記抵抗を介して上記第１電界効果トランジスタの第２端子と電気的に接続される第２電界効果トランジスタと、を備える増幅装置が提供される。

かかる構成によって、コストの低減を図りつつ、増幅装置における歪特性の改善を図ることができる。

また、上記増幅用トランジスタは、ヘテロ接合バイポーラトランジスタであってもよい。

本発明によれば、コストの低減を図りつつ、増幅装置における歪特性の改善を図ることができる。

本発明の実施形態に係る増幅装置の構成の一例を示す説明図である。 本発明の実施形態に係る増幅装置におけるＡＭ／ＰＭ歪の改善方法の概要を示す説明図である。 本発明の実施形態に係る増幅装置の構成の一例を示す説明図である。 本発明の実施形態に係る増幅装置における歪特性の改善を説明するための説明図である。

以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

［１］本発明の実施形態に係る増幅装置の概要
図１は、本発明の実施形態に係る増幅装置１００の構成の一例を示す説明図である。増幅装置１００は、バイアス回路１０２と、増幅回路１０４とを備える。

バイアス回路１０２は、バイアス電圧を出力する。増幅回路１０４は、入力信号（入力電圧）とバイアス電圧とが制御端子に印加されるバイポーラトランジスタを含み、例えば入力信号が増幅された信号など入力信号に対応する出力信号（出力電力）を出力する。ここで、バイアス回路１０２から出力されるバイアス電圧は、増幅回路１０４において動作点を与える役目を果たす。

ここで、増幅回路１０４は、ＥＶＭ特性などの歪特性を有する。バイアス回路１０２は、増幅回路１０４におけるＡＭ／ＡＭ歪を改善すると共に、増幅回路１０４におけるＡＭ／ＰＭを改善することによって、増幅装置１００における歪特性の改善を図る。

より具体的には、バイアス回路１０２は、定電圧のバイアス電圧を出力することによって、増幅回路１０４におけるＡＭ／ＡＭ歪を改善する。つまり、バイアス回路１０２は、定電圧源としての役目を果たすことにより、増幅回路１０４におけるＡＭ／ＡＭ歪を改善する。

また、バイアス回路１０２は、増幅回路１０４におけるＡＭ／ＰＭ歪とは、逆の歪特性を有することによって、増幅回路１０４におけるＡＭ／ＰＭ歪を改善する。

図２は、本発明の実施形態に係る増幅装置１００におけるＡＭ／ＰＭ歪の改善方法の概要を示す説明図である。図２に示すＡは、バイアス回路１０２におけるＡＭ／ＰＭ歪特性の一例を示しており、図２に示すＢは、増幅回路１０４におけるＡＭ／ＰＭ歪特性の一例を示している。また、図２に示すＣは、増幅装置１００（すなわち、バイアス回路１０２および増幅回路１０４）におけるＡＭ／ＰＭ歪特性の一例を示している。

例えば図２のＡ、図２のＢに示すように、本発明の実施形態に係る増幅装置１００では、バイアス回路１０２と増幅回路１０４とが逆のＡＭ／ＰＭ歪特性を有することによって、例えば図２のＣに示すように増幅装置１００におけるＡＭ／ＰＭ歪特性を改善させる。

本発明の実施形態に係る増幅装置１００は、例えば上記に示すように、（１）バイアス回路１０２が定電圧のバイアス電圧を出力することにより増幅回路１０４におけるＡＭ／ＡＭ歪を改善すること、および（２）バイアス回路１０２が増幅回路１０４とは逆のＡＭ／ＰＭ歪特性を有することにより、増幅回路１０４におけるＡＭ／ＰＭを改善すること、によって、増幅装置１００における歪特性の改善を図る。

また、本発明の実施形態に係る増幅装置１００では、バイアス回路１０２を電界効果トランジスタ（Field Effect Transistor）で構成する。バイアス回路１０２を電界効果トランジスタで構成することによって、（３）バイアス回路にバイポーラトランジスタを含む構成よりもよりコストの低減を図ることが可能となる。本発明の実施形態に係るバイアス回路１０２の構成の具体例については、後述する。

したがって、本発明の実施形態に係る増幅装置１００は、コストの低減を図りつつ、増幅装置における歪特性の改善を図ることができる。

［２］本発明の実施形態に係る増幅装置１００の構成
次に、本発明の実施形態に係る増幅装置１００の構成について、具体的に説明する。図３は、本発明の実施形態に係る増幅装置１００の構成の一例を示す説明図である。

［２−１］バイアス回路１０２の構成例
まず、バイアス回路１０２の構成の一例について説明する。

バイアス回路１０２は、例えば、カレントミラー回路１１０と、第１電界効果トランジスタＭ１と、第２電界効果トランジスタＭ２と、抵抗Ｒ１と、容量Ｃとを備える。ここで、図３に示されている抵抗Ｒ１は、例えば、抵抗素子であってもよいし、配線抵抗であってもよい。また、図３に示されている容量Ｃは、例えば、容量素子であってもよいし、寄生容量であってもよい。

また、図３では、バイアス回路１０２が電源電圧を出力する電源Ｐを備えている例を示している。なお、本発明の実施形態に係るバイアス回路１０２の構成は、電源Ｐを備える構成に限られない。例えば、本発明の実施形態に係るバイアス回路１０２は、電源Ｐを備えていなくてもよい。電源Ｐを備えていない場合、本発明の実施形態に係るバイアス回路１０２には、例えば、増幅装置１００が備える電源、または、増幅装置１００の外部の電源から供給される電源電圧が供給される。つまり、本発明の実施形態に係るバイアス回路１０２には、電気的に接続されている電源から電源電圧が供給される。以下では、図３に示す電源Ｐから電源電圧が供給される場合を例に挙げて、本発明の実施形態に係る増幅装置１００の構成の一例について説明する。

カレントミラー回路１１０は、電源Ｐと電気的に接続され、複数の電界効果トランジスタを含んで構成されてミラー電流を出力する。

ここで、図３では、カレントミラー回路１１０が、電界効果トランジスタＭ３と電界効果トランジスタＭ４との２つの電界効果トランジスタを含んで構成される例を示している。また、図３では、電界効果トランジスタＭ３と電界効果トランジスタＭ４とが、Ｐ（Positive）チャネル型のＭＯＳトランジスタである例を示している。また、図３において電界効果トランジスタＭ３に電気的に接続されて表されている抵抗Ｒ２は、例えば、抵抗素子であってもよいし、配線抵抗であってもよい。

電界効果トランジスタＭ３の第１の端子と電界効果トランジスタＭ４の第１の端子とは、電源Ｐと電気的に接続され、電界効果トランジスタＭ３の第１の端子と電界効果トランジスタＭ４の第１の端子とには電源電圧が印加される。また、電界効果トランジスタＭ３の制御端子と電界効果トランジスタＭ４の制御端子とは、電界効果トランジスタＭ３の第２端子と接続され、電界効果トランジスタＭ３の制御端子と電界効果トランジスタＭ４の制御端子とには、電界効果トランジスタＭ３の第１端子と第２端子との間に流れる電流に対応する電圧が印加される。そして、電界効果トランジスタＭ４の第２の端子からは、電界効果トランジスタＭ４の制御端子に印加される、電界効果トランジスタＭ３の第１端子と第２端子との間に流れる電流に対応する電圧に基づいて、電界効果トランジスタＭ３の第１端子と第２端子との間に流れる電流に対応するミラー電流が出力される。

ここで、電界効果トランジスタＭ４から出力されるミラー電流は、例えば、電界効果トランジスタＭ３のサイズ（例えば、ゲート長）と電界効果トランジスタＭ４のサイズ（例えば、ゲート長）との比率を調整することなどによって、制御することが可能である。より具体的には、例えば、電界効果トランジスタＭ３のゲート長と電界効果トランジスタＭ４のゲート長とを同一とすれば、ミラー電流は、電界効果トランジスタＭ３の第１端子と第２端子との間に流れる電流と同一の大きさとなる。また、例えば、電界効果トランジスタＭ３のゲート長と電界効果トランジスタＭ４のゲート長と変えることによって、ミラー電流を、電界効果トランジスタＭ３の第１端子と第２端子との間に流れる電流よりも大きくまたは小さくすることが可能である。

よって、カレントミラー回路１１０は、カレントミラー回路１１０の構成要素（例えば、電界効果トランジスタＭ３や、電界効果トランジスタＭ４、抵抗素子など）の設定によって、定電圧のバイアス電圧の出力に係る所望の大きさのミラー電流を出力することができる。

また、バイアス回路１０２では、カレントミラー回路１１０から出力されるミラー電流は、電界効果トランジスタＭ４の第２端子に電気的に接続されている第２電界効果トランジスタＭ２により制御される。

第１電界効果トランジスタＭ１は、第１端子が電源Ｐに電気的に接続され、第２端子が抵抗Ｒ１に電気的に接続され、制御端子がカレントミラー回路１１０と電気的に接続される。第１電界効果トランジスタＭ１は、制御端子に印加されるミラー電流に応じた電圧に基づいて、バイアス電圧を制御する。

より具体的には、第１電界効果トランジスタＭ１の第１端子と第２端子との間には、制御端子に印加されるミラー電流に応じた電圧に基づく電流が流れ、第２端子に電気的に接続されている抵抗Ｒ１に当該電流が流れることによって、抵抗Ｒ１の両端には、出力端Ｏから出力されるバイアス電圧に相当する電圧がかかる。第１電界効果トランジスタＭ１では、例えば上記のように、制御端子に印加されるミラー電流に応じた電圧に基づいて、第１端子と第２端子との間に当該電圧に対応する電流が流れることによって、出力端Ｏから出力されるバイアス電圧が制御される。

ここで、図３では、電界効果トランジスタＭ１が、Ｎ（Negative）チャネル型のＭＯＳトランジスタである例を示している。つまり、図３に示す例では、電界効果トランジスタＭ１の導電型と、カレントミラー回路を構成する電界効果トランジスタの導電型とが異なっている。

第２電界効果トランジスタＭ２は、第１端子がカレントミラー回路１１０および第１電界効果トランジスタＭ１の制御端子と電気的に接続され、制御端子が抵抗Ｒ１を介して第１電界効果トランジスタＭ１の第２端子と電気的に接続される。第２電界効果トランジスタＭ２では、制御端子に印加されるバイアス電圧に相当する電圧に基づいて、第１端子と第２端子との間に流れる電流、すなわち、カレントミラー回路１１０から出力されるミラー電流が制御される。

ここで、図３では、電界効果トランジスタＭ２が、Ｎチャネル型のＭＯＳトランジスタである例を示している。つまり、図３に示す例では、電界効果トランジスタＭ２の導電型と、カレントミラー回路を構成する電界効果トランジスタの導電型とが異なっている。

バイアス回路１０２は、例えば図３に示す構成を有する。

ここで、第２電界効果トランジスタＭ２では、上記のように、制御端子に印加されるバイアス電圧に相当する電圧に基づいて、第１端子と第２端子との間に流れる電流、すなわち、カレントミラー回路１１０から出力されるミラー電流が制御される。また、上記のように、第１電界効果トランジスタＭ１では、制御端子に印加されるミラー電流に応じた電圧に基づいて、出力端Ｏから出力されるバイアス電圧が制御される。

したがって、バイアス回路１０２は、図３に示す接続関係を有するカレントミラー回路１１０、第１電界効果トランジスタＭ１、および第２電界効果トランジスタＭ２を備えることによって、定電圧のバイアス電圧を安定的に出力することができる。よって、バイアス回路１０２は、増幅回路１０４におけるＡＭ／ＡＭ歪を改善することができる。

また、バイアス回路１０２は、例えば図３に示す構成を有することによって、例えば図２に示すように、増幅回路１０４におけるＡＭ／ＰＭ歪とは、逆の歪特性を有する。よって、バイアス回路１０２は、増幅回路１０４におけるＡＭ／ＰＭ歪を改善することができる。図３に示す構成におけるバイアス回路１０２のＡＭ／ＰＭ歪特性の具体例については、後述する図４に示す。

したがって、バイアス回路１０２は、増幅装置における歪特性の改善を図ることができる。また、例えば図３に示すように、バイアス回路１０２は電界効果トランジスタで構成されるので、バイアス回路１０２では、バイアス回路がバイポーラトランジスタを含んで構成される場合よりも、コストが低減される。

なお、本発明の実施形態に係るバイアス回路１０２の構成は、図３に示す構成に限られない。

例えば、図３では、カレントミラー回路１１０を構成する電界効果トランジスタＭ３、Ｍ４と、第１電界効果トランジスタＭ１および第２電界効果トランジスタＭ２とが、導電型が異なる電界効果トランジスタで構成される例を示しているが、例えばインバータ回路をさらに備えることなどによって、カレントミラー回路を構成する電界効果トランジスタ、第１電界効果トランジスタＭ１、および第２電界効果トランジスタＭ２は、導電型が同一の電界効果トランジスタで構成されてもよい。

また、例えば、図３では、カレントミラー回路１１０を構成する電界効果トランジスタＭ３、Ｍ４が、Ｐチャネル型のＭＯＳトランジスタであり、第１電界効果トランジスタＭ１および第２電界効果トランジスタＭ２が、Ｎチャネル型のＭＯＳトランジスタである例を示しているが、例えばインバータ回路をさらに備えることなどによって、カレントミラー回路１１０を構成する電界効果トランジスタＭ３、Ｍ４が、Ｎチャネル型のＭＯＳトランジスタであり、第１電界効果トランジスタＭ１および第２電界効果トランジスタＭ２が、Ｐチャネル型のＭＯＳトランジスタである構成をとることも可能である。

［２−２］増幅回路１０４の構成例
次に、増幅回路１０４の構成の一例について説明する。

増幅回路１０４は、入力信号とバイアス電圧とが制御端子に印加される増幅用トランジスタＴｒを含み、例えば入力信号が増幅された信号など入力信号に対応する出力信号を出力する。

ここで、図３では、増幅回路１０４として、増幅用トランジスタＴｒがバイポーラトランジスタで構成されるエミッタ接地増幅回路を示している。また、図３に示すエミッタ接地増幅回路を構成する抵抗Ｒ３は、抵抗素子であってもよいし、配線抵抗であってもよい。

増幅用トランジスタＴｒとしては、例えば、ＩｎＧａＰ ヘテロ接合バイポーラトランジスタ（Heterojunction Bipolar Transistor。以下「ＨＢＴ」と示す場合がある。）やＩｎＰ ＨＢＴなどの化合物系のＨＢＴや、ＳｉＧｅ ＨＢＴなどのＣＭＯＳ（Complementary Metal Oxide Semiconductor）系のＨＢＴ、ＳｉＧe ＨＢＴとＢｕｌｋ ＣＭＯＳとの複合プロセスであるＳｉＧｅＢｉＣＭＯＳなど一般的に用いられているプロセスが用いられたＨＢＴなどが挙げられる。なお、本発明の実施形態に係るバイポーラトランジスタは、ヘテロ接合バイポーラトランジスタに限られず、例えば、他のＮＰＮ型のバイポーラトランジスタや、ＰＮＰ型のバイポーラトランジスタであってもよい。

なお、本発明の実施形態に係る増幅回路１０４の構成は、図３に示す構成に限られない。例えば図３では、本発明の実施形態に係る増幅回路１０４が、増幅用トランジスタＴｒがバイポーラトランジスタで構成されるエミッタ接地増幅回路である例を示したが、増幅回路１０４は、増幅用トランジスタＴｒがＭＯＳ電界効果トランジスタで構成されるソース接地増幅回路であってもよい。

本発明の実施形態に係る増幅装置１００は、例えば、図３に示すような構成のバイアス回路１０２および増幅回路１０４を備える。

［３］本発明の実施形態に係る増幅装置１００が奏する効果
次に、本発明の実施形態に係る増幅装置１００が奏する歪特性の改善などの効果について、より具体的に示す。

図４は、本発明の実施形態に係る増幅装置１００における歪特性の改善を説明するための説明図である。図４に示すＡは、図３に示す構成のバイアス回路１０２におけるＡＭ／ＰＭ歪特性の一例を示しており、図４に示すＢは、増幅回路１０４におけるＭ／ＰＭ歪特性の一例を示している。そして、図４に示すＣは、増幅装置１００から出力される出力電力（出力信号）の一例を示している。

ここで、図４に示すＡでは、図３に示すバイアス回路１０２に含まれる第１電界効果トランジスタＭ１、第２電界効果トランジスタＭ２、電界効果トランジスタＭ３、および電界効果トランジスタＭ４が、略同一サイズの電界効果トランジスタである場合におけるＡＭ／ＰＭ歪特性の一例を示している。また、図４に示すＡでは、図３に示すバイアス回路１０２に示す抵抗Ｒ１が２０００．３１［Ｏｈｍ］、抵抗Ｒ２が４７０２．０８［Ｏｈｍ］、容量Ｃが９．９９９５［ｐＦ］である場合におけるＡＭ／ＰＭ歪特性の一例を示している。なお、本発明の実施形態に係るバイアス回路１０２を構成する電界効果トランジスタ、抵抗、容量が、上記に示す例に限られないことは、言うまでもない。

例えば図４のＣに示すように、増幅装置１００では、安定した出力電力（出力信号）が得られている。よって、増幅装置１００では、バイアス回路１０２が定電圧源として増幅回路１０４にバイアス電圧（定電圧）を供給することによって、増幅回路１０４におけるＡＭ／ＡＭ歪の改善が図られる。

また、図４のＡ、図４のＢに示すように、バイアス回路１０２と増幅回路１０４とは、逆のＡＭ／ＰＭ歪特性を有する。よって、例えば図２のＣに示すように、バイアス回路１０２と増幅回路１０４とが逆のＡＭ／ＰＭ歪特性を有することによって、増幅装置１００では、ＡＭ／ＰＭ歪の改善が図られる。

さらに、例えば図３に示すように、本発明の実施形態に係るバイアス回路１０２は、電界効果トランジスタで構成されている（図３に示す例では、バイアス回路１０２が、Ｐチャネル型のＭＯＳトランジスタとＮチャネル型のＭＯＳトランジスタとで構成されている）。したがって、バイアス回路１０２では、バイアス回路がバイポーラトランジスタを含んで構成される場合よりも、コストが低減される。

したがって、本発明の実施形態に係るバイアス回路１０２は、コストの低減を図りつつ、増幅装置における歪特性の改善を図ることができる。また、本発明の実施形態に係るバイアス回路１０２を備える本発明の実施形態に係る増幅装置１００では、同様に、コストの低減と歪特性の改善とが図られる。

以上、本発明の実施形態として増幅装置を挙げて説明したが、本発明の実施形態は、かかる形態に限られない。本発明の実施形態は、例えば、携帯電話やスマートフォンなどの通信装置や、ＰＣ（Personal Computer）やサーバなどのコンピュータ、テレビ受像機などの表示装置、映像／音楽再生装置（または映像／音楽記録再生装置）、ゲーム機など、高周波信号を処理することが可能な様々な機器に適用することができる。また、本発明の実施形態は、例えば、上記のような機器に組み込むことが可能な、増幅モジュール（または、増幅ＩＣ（Integrated Circuit））に適用することもできる。

以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。

例えば、図１、図３では、本発明の実施形態に係るバイアス回路１０２と増幅回路１０４とを備える増幅装置１００を示したが、本発明の実施形態に係るバイアス回路１０２と、増幅回路１０４とは、別体のデバイスであってもよい。本発明の実施形態に係るバイアス回路と、増幅回路とが別体のデバイスであっても、本発明の実施形態に係るバイアス回路から出力されるバイアス電圧が、別体の増幅回路に供給されることによって、コストの低減を図りつつ、歪特性の改善を図ることが可能な増幅システムが実現される。

１００、２００ 増幅装置
１０２ バイアス回路
１０４ 増幅回路
１１０ カレントミラー回路
Ｍ１ 第１電界効果トランジスタ
Ｍ２ 第２電界効果トランジスタ
Ｍ３、Ｍ４ 電界効果トランジスタ
Ｔｒ 増幅用トランジスタ

Claims (3)

1. バイアス電圧を出力するバイアス回路と、
   入力信号と前記バイアス電圧とが制御端子に印加される増幅用トランジスタを含み、前記入力信号に対応する出力信号を出力する増幅回路と、
   を備え、
   前記バイアス回路は、
   電源電圧を出力する電源と電気的に接続され、複数の電界効果トランジスタを含んで構成されてミラー電流を出力するカレントミラー回路と、
   第１端子が前記電源に電気的に接続され、第２端子が抵抗に電気的に接続され、制御端子が前記カレントミラー回路と電気的に接続され、前記制御端子に印加される前記ミラー電流に応じた電圧に基づいて、出力される前記バイアス電圧を制御する第１電界効果トランジスタと、
   第１端子が前記カレントミラー回路および前記第１電界効果トランジスタの制御端子と電気的に接続され、制御端子が前記抵抗を介して前記第１電界効果トランジスタの第２端子と電気的に接続される第２電界効果トランジスタと、
   を備え、
   前記増幅用トランジスタは、ヘテロ接合バイポーラトランジスタであることを特徴とする、増幅装置。
2. 前記カレントミラー回路を構成する電界効果トランジスタと、前記第１電界効果トランジスタおよび前記第２電界効果トランジスタとは、導電型が異なることを特徴とする、請求項１に記載の増幅装置。
3. 前記カレントミラー回路を構成する電界効果トランジスタは、Ｐチャネル型のＭＯＳ（Metal Oxide Semiconductor）トランジスタであり、
   前記第１電界効果トランジスタおよび前記第２電界効果トランジスタは、Ｎチャネル型のＭＯＳトランジスタであることを特徴とする、請求項２に記載の増幅装置。

Images