JP2006345190A

JP2006345190A - 分布型増幅器

Info

Publication number: JP2006345190A
Application number: JP2005168452A
Authority: JP
Inventors: Hisao Shigematsu; 寿生重松
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2005-06-08
Filing date: 2005-06-08
Publication date: 2006-12-21
Anticipated expiration: 2025-06-08
Also published as: EP1732211A1; JP4220982B2; US20060279360A1; US7804357B2; EP1732211B1

Abstract

【課題】分布型増幅器において、増幅要素に単一半導体素子を用いた場合電源供給用のチョークコイルを必要としていた。このチョークコイルは容積が大きく、分布増幅器の小型化の障害になっていた。
【解決手段】分布型増幅器を、入力側伝送線路１と、出力側伝送線路２と、入力側伝送線路１及び出力側伝送線路２に接続された複数の増幅回路３とを備えるものとし、増幅要素をプッシュプル増幅回路とした。この置き換えによって電源供給用チョークコイルを省略することができた。
【効果】分布増幅器全体が小型でき、さらに高出力化および良好な線形性が得られた。
【選択図】図１

Description

本発明は、例えば超高速光通信や高速無線通信などに備えられるＧＨｚ帯高周波回路に用いて好適の分布型増幅器に関する。

近年、インターネットの急速な普及により高速で大容量のデータを送受信することができる広帯域通信システムの需要が高まっている。このような通信システムを実現するためには、送信部フロントエンドや受信部フロントエンドに、１０ＧＨｚを超えるような高周波数帯域を持つ広帯域増幅器が必要になる。
一方、分布型増幅器は、トランジスタの入力容量と伝送線路のインダクタンス成分で帯域が決まるため、広帯域化に適した回路構成として、光通信や高周波無線通信の分野で用いられている。

なお、先行技術調査を行なった結果、以下の特許文献１，２が得られた。
特公平７−２４３７２号公報特公平６−８０９８４号公報

ところで、従来の分布型増幅器は、例えば図８に示すように、入力側伝送線路１００と、出力側伝送線路１０１との間に、複数の増幅回路１０２（ここでは電界効果トランジスタ；ＦＥＴ）を並列に接続した構成になっている。なお、図８中、符号１０３は伝送線路１００，１０１のインダクタンス成分を示すブロックである。また、１つのＦＥＴ１０２と、２つのインダクタンス成分（Ｌ／２）を含む入力側伝送線路１００及び２つのインダクタンス成分（Ｌ／２）を含む出力側伝送線路１０１とを含むものとして、ユニットセル１０４が構成される。

そして、入力側伝送線路１００は、一端が入力端子ＩＮに接続され、他端が終端抵抗１０５を介して接地されている。また、出力側伝送線路１０１は、一端がバイアス回路１０６を介して出力端子ＯＵＴに接続され、他端が終端回路１０７を介して接地されている。
ここで、バイアス回路１０６は、キャパシタ１０６Ａと、チョークコイル１０６Ｂとを備え、キャパシタ１０６Ａの一端と、チョークコイル１０６Ｂの一端とを接続した構成になっている。そして、キャパシタ１０６Ａの他端は出力端子ＯＵＴに接続され、チョークコイル１０６Ｂの他端はバイアス電圧電源（バイアス電圧Ｖｄｄ）に接続されている。

また、終端回路１０７は、終端抵抗１０７Ａと、キャパシタ１０７Ｂとを直列に接続した構成になっている。
このように、従来の分布型増幅器では、回路を動作させるために、出力側伝送線路１０１の出力端子ＯＵＴ側に、チョークコイル１０６Ｂを備えるバイアス回路１０６を設けているため、チョークコイル１０６Ｂによって非常に大きな面積が占有されてしまうという課題がある。また、チョークコイル１０６Ｂとしては、ｍH級のインダクタンスを持つものが必要であり、高価であるため、実装コストも増加してしまうという課題もある。

本発明は、このような課題に鑑み創案されたもので、チョークコイルを不要としてコンパクト化を図るとともに、コストを低く抑えることができるようにした、分布型増幅器を提供することを目的とする。

このため、本発明の分布型増幅器は、入力側伝送線路と、出力側伝送線路と、入力側伝送線路及び出力側伝送線路に接続された複数の増幅回路とを備え、増幅回路が、プッシュプル増幅回路であることを特徴としている。

したがって、本発明の分布型増幅器によれば、チョークコイルを不要となり、コンパクト化を図ることができるとともに、コストを低く抑えることができるという利点がある。

以下、図面により、本発明の実施の形態にかかる分布型増幅器について説明する。
［第１実施形態］
まず、本発明の第１実施形態にかかる分布型増幅器について、図１〜図４を参照しながら説明する。
本実施形態にかかる分布型増幅器は、例えば図１に示すように、入力側伝送線路１と、出力側伝送線路２と、入力側伝送線路１及び出力側伝送線路２に接続された複数の増幅回路３を並列に接続した構成になっている。

なお、図１中、符号４は伝送線路のインダクタンス成分を示すブロックである。また、１つの増幅回路３と、２つのインダクタンス成分（Ｌ／２）４を含む入力側伝送線路１及び２つのインダクタンス成分（Ｌ／２）４を含む出力側伝送線路２とを含むものとして、ユニットセル５が構成される。このため、本分布型増幅器は、複数のユニットセルを接続したものとして構成される。

本実施形態では、複数の増幅回路３が、いずれもプッシュプル増幅回路になっている。
ここでは、複数のプッシュプル増幅回路３は、いずれも、ｎチャネル型トランジスタ（プッシュ側トランジスタ）３Ａと、ｐチャネル型トランジスタ（プル側トランジスタ）３Ｂとを備える相補型プッシュプル増幅回路である。つまり、プッシュプル増幅回路は、２つの異型のトランジスタ（異なる導電型のチャネルが形成されるトランジスタ）を備える相補型プッシュプル増幅回路である。

また、ｎチャネル型トランジスタ３Ａは、ｎチャネル型ＭＯＳ電界効果トランジスタ（ＦＥＴ）（ｎＭＯＳＦＥＴ）であり、ｐチャネル型トランジスタ３Ｂは、ｐチャネル型ＭＯＳ電界効果トランジスタ（ＦＥＴ）（ｐＭＯＳＦＥＴ）である。なお、ここではＭＯＳ型ＦＥＴにしているが、例えば接合型ＦＥＴやＭＩＳ（Metal Insulator Semiconductor）型ＦＥＴなどの他のＦＥＴであっても良い。

また、本実施形態では、入力側伝送線路１として、ｎチャネル型トランジスタ３Ａに信号を入力するプッシュ側入力伝送線路１Ａと、ｐチャネル型トランジスタ３Ｂに信号を入力するプル側入力伝送線路１Ｂとが設けられている。つまり、本実施形態では、ｎチャネル型トランジスタ３Ａとｐチャネル型トランジスタ３Ｂの２つのトランジスタを備えるため、それぞれのトランジスタ３Ａ，３Ｂに信号を入力するために、２つの入力側伝送線路１Ａ，１Ｂを設けている。

そして、これらの入力側伝送線路１Ａ，１Ｂは、いずれも、一端が分配器（例えば抵抗型分配器；Lange couplerなど）６を介して入力端子ＩＮに接続されている。つまり、プッシュ側入力伝送線路１Ａ及びプル側入力伝送線路１Ｂの入力側に分配器６が設けられており、プッシュ側のｎチャネル型トランジスタ３Ａとプル側のｐチャネル型トランジスタ３Ｂとに同相の入力信号（同相信号）が入力されるように、入力端子ＩＮを介して入力される入力信号をプッシュ側とプル側とに分配するようになっている（単相型分布増幅器）。

また、これらの入力側伝送線路１Ａ，１Ｂの他端は、いずれも終端抵抗７を介して接地されている。終端抵抗７はその抵抗値を自由に設定することができる。なお、ここでは、それぞれの入力側伝送線路１Ａ，１Ｂに終端抵抗７を設けているが、これに限られるものではなく、２つの入力側伝送線路１Ａ，１Ｂをまとめて１つの伝送線路とし、これに終端抵抗７を設けるようにすることで、終端抵抗７を１つにすることもできる。但し、ｎチャネル型トランジスタ３Ａとｐチャネル型トランジスタ３Ｂとからなるプッシュプル構成とする場合、それぞれのトランジスタ３Ａ，３Ｂのパラメータ（例えば入力容量）にばらつきが生じないようにする必要があるため、２つの入力側伝送線路１Ａ，１Ｂのそれぞれに終端抵抗を設けるのが望ましい。

一方、本実施形態では、出力側伝送線路２として、ｎチャネル型トランジスタ３Ａとｐチャネル型トランジスタ３Ｂとの間に、１つの出力側伝送線路を設けている（シングルエンド分布型増幅器）。つまり、本実施形態では、共通の出力側伝送線路２を介して、ｎチャネル型トランジスタ３Ａによって増幅された信号とｐチャネル型トランジスタ３Ｂによって増幅された信号とが合わされて出力されるようになっている。

ここで、出力側伝送線路２は、一端が出力端子ＯＵＴに接続され、他端が終端回路８を介して接地されている。ここで、終端回路８は、終端抵抗８Ａと、終端抵抗８Ａに直流電流が流れるのを阻止するためのキャパシタ８Ｂとを直列に接続した構成になっている。
さらに具体的に説明すると、本実施形態では、ｐＭＯＳＦＥＴ３Ｂ及びｎＭＯＳＦＥＴ３Ａのゲートに、それぞれ入力側伝送線路が接続されている。つまり、ｐＭＯＳＦＥＴ３Ｂのゲートに、プル側入力伝送線路１Ｂが接続されており、ｎＭＯＳＦＥＴ３Ａのゲートに、プッシュ側入力伝送線路１Ａが接続されている。ここでは、これらの入力側伝送線路１Ａ，１Ｂをいずれも分配器６を介して入力端子ＩＮに接続し、ｐＭＯＳＦＥＴ３Ｂ及びｎＭＯＳＦＥＴ３Ａのゲートに同相信号が入力されるようにしている（ゲート同相入力）。

また、ｐＭＯＳＦＥＴ３Ｂのソース及びｎＭＯＳＦＥＴ３Ａのドレインに、出力側伝送線路２が接続されている。つまり、ｐＭＯＳＦＥＴ３ＢのソースとｎＭＯＳＦＥＴ３Ａのドレインとが接続されており、これらの接続点に出力側伝送線路２が接続されている。
さらに、ｐＭＯＳＦＥＴ３Ｂのドレインに、一定の電源電圧Ｖｄｄを供給しうる定電圧電源が接続されている。一方、ｎＭＯＳＦＥＴ３Ａのソースは接地されている。

本分布型増幅器は、上述のように構成されるため、以下のように動作する。
つまり、入力端子ＩＮから入力信号が入力されると、入力信号は、分配器６で２つの入力側伝送線路１（プッシュ側入力伝送線路１Ａ及びプル側入力伝送線路１Ｂ）のそれぞれに分配される。
次に、分配器６によって分配された同相の入力信号は、それぞれの入力側伝送線路１Ａ，１Ｂ上を伝播し、その一部が複数の増幅回路３のそれぞれに入力される。ここでは、一方の入力信号は、プッシュ側入力伝送線路１Ａ上を伝播し、その一部が複数のｎＭＯＳＦＥＴ３Ａのゲートのそれぞれに印加される。一方、他方の入力信号は、プル側入力伝送線路１Ｂ上を伝播し、その一部が複数のｐＭＯＳＦＥＴ３Ｂのゲートのそれぞれに印加される。

本実施形態では、増幅回路が、ｎチャネル型トランジスタ（ｎＭＯＳＦＥＴ）３Ａとｐチャネル型トランジスタ（ｐＭＯＳＦＥＴ）３Ｂとからなる相補型のプッシュプル構成になっているため（つまり、ユニットセル５がｐＭＯＳＦＥＴ３ＢとｎＭＯＳＦＥＴ３Ａとを含むものとして構成されているため）、それぞれのトランジスタ３Ａ，３Ｂでは、入力信号の上側又は下側の半波のみが増幅され、これらが合わされて、ｐＭＯＳＦＥＴ３ＢとｎＭＯＳＦＥＴ３Ａとの間から出力信号として取り出される。この場合、ｐＭＯＳＦＥＴ３Ｂのドレインのみに電源電圧Ｖｄｄが供給される。

このようにして、各増幅回路３によって増幅された信号は、それぞれ、出力側伝送線路２上を伝播する。ここでは、入力端子ＩＮから出力端子ＯＵＴまで各経路の長さが同一であるため、それぞれの増幅回路３によって増幅され、出力側伝送線路２上を伝播してきた各増幅信号は、出力端子ＯＵＴで互いに同一位相となって合成増幅され、出力端子ＯＵＴから出力信号として出力される。

したがって、本実施形態にかかる分布型増幅器によれば、従来の分布型増幅器において必要とされていたバイアス電圧供給用のチョークコイルが不要となり、コンパクト化を図ることができるとともに、コストを低く抑えることができるという利点がある。この結果、分布型増幅器の占有面積を小さくすることができるため、非常にコンパクトな集積回路（ＩＣ）及びモジュールを実現できることになる。

また、各増幅回路がプッシュプル構成になっており、それぞれのトランジスタ３Ａ，３Ｂが取り扱う信号は＋側又は−側のいずれか一方になるため、従来の分布型増幅器では耐圧の問題で制限されていた出力を増加させることができる。この結果、図２の入出力パワー特性（Ｐｉｎ−Ｐｏｕｔ特性）の計算結果から明らかなように、高出力化が可能となり、良好な線形性が得られるようになる。さらに、図３の利得の周波数特性の計算結果から明らかないように、広帯域で良好な利得平坦性が得られるようになる。また、図４の出力波形の計算結果から明らかなように、例えばバイアスの設定等によって、クリッピングも緩和され、スイッチング歪もなくすことができる。さらに、従来の分布型増幅器と比べて、消費電力も下がることになる。
［第２実施形態］
次に、本発明の第２実施形態にかかる分布型増幅器について、図５を参照しながら説明する。

本実施形態にかかる分布型増幅器は、上述の第１実施形態のものに対し、入力側伝送線路１を１つにしている点が異なる。つまり、本分布型増幅器は、図５に示すように、入力側伝送線路１として、ｎチャネル型トランジスタ３Ａ及びｐチャネル型トランジスタ３Ｂの双方に共通の入力側伝送線路を備える点が異なる。このため、上述の第１実施形態において備えられている分配器６は設けられていない。なお、図５では、上述の第１実施形態（図１参照）と同一のものには同一の符号を付している。

具体的には、本分布型増幅器は、上述の第１実施形態のものと同様に、増幅回路３がｎチャネル型トランジスタ（プッシュ側トランジスタ）３Ａとｐチャネル型トランジスタ（プル側トランジスタ）３Ｂの２つの異型のトランジスタ（異なる導電型のチャネルが形成されるトランジスタ）を備えるプッシュプル構成になっているが、図５に示すように、１つの入力側伝送線路１を設けて、この入力側伝送線路１をそれぞれのトランジスタ３Ａ，３Ｂに接続して、各トランジスタ３Ａ，３Ｂに同相の入力信号が入力されるようにしている（単相型分布増幅器）。

さらに具体的に説明すると、本実施形態では、ｐＭＯＳＦＥＴ３Ｂ及びｎＭＯＳＦＥＴ３Ａのゲートに共通の入力側伝送線路１を接続し、ｐＭＯＳＦＥＴ３Ｂ及びｎＭＯＳＦＥＴ３Ａのゲートに同相信号が入力されるようにしている（ゲート同相入力）。
なお、その他の構成及び動作は、上述の第１実施形態のものと同じであるため、ここでは説明を省略する。

したがって、本実施形態にかかる分布型増幅器によれば、上述の第１実施形態のものと同様に、従来の分布型増幅器において必要とされていたバイアス電圧供給用のチョークコイルが不要となり、コンパクト化を図ることができるとともに、コストを低く抑えることができるという利点がある。この結果、分布型増幅器の占有面積を小さくすることができるため、非常にコンパクトな集積回路（ＩＣ）及びモジュールを実現できることになる。

また、各増幅回路３がプッシュプル構成になっており、それぞれのトランジスタ３Ａ，３Ｂが取り扱う信号は＋側又は−側のいずれか一方になるため、従来の分布型増幅器では耐圧の問題で制限されていた出力を増加させることができる。この結果、高出力化が可能となり、良好な線形性が得られるようになる（図２参照）。さらに、広帯域で良好な利得平坦性が得られるようになる（図３参照）。また、例えばバイアスの設定等によって、クリッピングも緩和され、スイッチング歪もなくすことができる（図４参照）。さらに、従来の分布型増幅器と比べて、消費電力も下がることになる。
［第３実施形態］
次に、本発明の第３実施形態にかかる分布型増幅器について、図６を参照しながら説明する。

本実施形態にかかる分布型増幅器は、上述の第１実施形態のものに対し、増幅回路の構成が異なる。
つまり、本分布型増幅器は、図６に示すように、複数のプッシュプル増幅回路３が、いずれも、ｎｐｎバイポーラトランジスタ（プッシュ側トランジスタ）３ａと、ｐｎｐバイポーラトランジスタ（プル側トランジスタ）３ｂとを備える相補型プッシュプル増幅回路として構成されている。つまり、プッシュプル増幅回路３は、２つの異型のトランジスタを備える相補型プッシュプル増幅回路である。ここで、上述の第１実施形態にかかる電界効果トランジスタのベース，ソース，ドレインは、それぞれ、バイポーラトランジスタのベース，エミッタ，コレクタに対応する。なお、図６では、上述の第１実施形態（図１参照）と同一のものには同一の符号を付している。

なお、その他の構成及び動作は、上述の第１実施形態のものと同じであるため、ここでは説明を省略する。
したがって、本実施形態にかかる分布型増幅器によれば、上述の第１実施形態と同様に、従来の分布型増幅器において必要とされていたバイアス電圧供給用のチョークコイルが不要となり、コンパクト化を図ることができるとともに、コストを低く抑えることができるという利点がある。この結果、分布型増幅器の占有面積を小さくすることができるため、非常にコンパクトな集積回路（ＩＣ）及びモジュールを実現できることになる。

また、各増幅回路３がプッシュプル構成になっており、それぞれのトランジスタ３ａ，３ｂが取り扱う信号は＋側又は−側のいずれか一方になるため、従来の分布型増幅器では耐圧の問題で制限されていた出力を増加させることができる。この結果、高出力化が可能となり、良好な線形性が得られるようになる（図２参照）。さらに、広帯域で良好な利得平坦性が得られるようになる（図３参照）。また、例えばバイアスの設定等によって、クリッピングも緩和され、スイッチング歪もなくすことができる（図４参照）。さらに、従来の分布型増幅器と比べて、消費電力も下がることになる。
［第４実施形態］
次に、本発明の第４実施形態にかかる分布型増幅器について、図７を参照しながら説明する。

本実施形態にかかる分布型増幅器は、上述の第２実施形態のものに対し、増幅回路の構成が異なる。
つまり、本分布型増幅器は、図７に示すように、複数のプッシュプル増幅回路３が、いずれも、ｎｐｎバイポーラトランジスタ（プッシュ側トランジスタ）３ａと、ｐｎｐバイポーラトランジスタ（プル側トランジスタ）３ｂとを備える相補型プッシュプル増幅回路として構成されている。つまり、プッシュプル増幅回路３は、２つの異型のトランジスタを備える相補型プッシュプル増幅回路である。ここで、上述の第２実施形態にかかる電界効果トランジスタのベース，ソース，ドレインは、それぞれ、バイポーラトランジスタのベース，エミッタ，コレクタに対応する。なお、図７では、上述の第２実施形態（図５参照）と同一のものには同一の符号を付している。

なお、その他の構成及び動作は、上述の第２実施形態のものと同じであるため、ここでは説明を省略する。
したがって、本実施形態にかかる分布型増幅器によれば、上述の第２実施形態と同様に、従来の分布型増幅器において必要とされていたバイアス電圧供給用のチョークコイルが不要となり、コンパクト化を図ることができるとともに、コストを低く抑えることができるという利点がある。この結果、分布型増幅器の占有面積を小さくすることができるため、非常にコンパクトな集積回路（ＩＣ）及びモジュールを実現できることになる。

また、各増幅回路３がプッシュプル構成になっており、それぞれのトランジスタ３ａ，３ｂが取り扱う信号は＋側又は−側のいずれか一方になるため、従来の分布型増幅器では耐圧の問題で制限されていた出力を増加させることができる。この結果、高出力化が可能となり、良好な線形性が得られるようになる（図２参照）。さらに、広帯域で良好な利得平坦性が得られるようになる（図３参照）。また、例えばバイアスの設定等によって、クリッピングも緩和され、スイッチング歪もなくすことができる（図４参照）。さらに、従来の分布型増幅器と比べて、消費電力も下がることになる。
［その他］
なお、上述の各実施形態では、プッシュプル増幅回路を、２つの異型のトランジスタ（異なる導電型のチャネルが形成されるトランジスタ）を備える相補型プッシュプル増幅回路として構成しているが、これに限られるものではない。

例えば、プッシュプル増幅回路を、プッシュ側トランジスタ及びプル側トランジスタとして、２つのｎチャネル型トランジスタ［２つの同型のトランジスタ（同じ導電型のチャネルが形成されるトランジスタ）］を備えるものとして構成することもできる。なお、ｎチャネル型トランジスタとしては、ＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）、接合型ＦＥＴ、ＭＩＳ（Metal Insulator Semiconductor）型ＦＥＴなどのＦＥＴを用いれば良い。

この場合、一方のｎチャネル型トランジスタに入力される信号の位相を、他方のｎチャネル型トランジスタに入力される信号の位相に対して反転させる位相反転回路を設ける必要がある。なお、位相反転回路としては、例えば入力信号の位相を遅らせる線路（位相遅延回路）を、一方のｎチャネル型トランジスタに入力信号を入力する線路上に設ければ良い。

なお、ここでは、プッシュ側トランジスタ及びプル側トランジスタとして、２つのｎチャネル型トランジスタを用いているが、これに限られるものではなく、２つのｐチャネル型トランジスタ［２つの同型のトランジスタ（同じ導電型のチャネルが形成されるトランジスタ）］を用いても良い。また、プッシュ側トランジスタ及びプル側トランジスタとして、２つのｎｐｎバイポーラトランジスタ（２つの同型のトランジスタ）を用いても良いし、２つのｐｎｐバイポーラトランジスタ（２つの同型のトランジスタ）を用いても良い。

また、上述の各実施形態及びその変形例では、増幅回路として、電界効果トランジスタやバイポーラトランジスタ（半導体増幅素子）からなるプッシュプル回路を用いているが、これに限られるものではなく、例えば他の構造又は材料の増幅素子を用いても良いし、他の構成のプッシュプル回路を用いても良い。
また、本発明は、上述した各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することができる。

（付記１）
入力側伝送線路と、
出力側伝送線路と、
入力側伝送線路及び出力側伝送線路に接続された複数の増幅回路とを備え、
前記増幅回路が、プッシュプル増幅回路であることを特徴とする、分布型増幅器。

（付記２）
前記複数のプッシュプル増幅回路が、いずれも、プッシュ側トランジスタと、プル側トランジスタとを備えるプッシュプル増幅回路であることを特徴とする、付記１記載の分布型増幅回路。
（付記３）
前記入力側伝送線路として、前記プッシュ側トランジスタに信号を入力するプッシュ側入力伝送線路と、前記プル側トランジスタに信号を入力するプル側入力伝送線路とを備え、
前記プッシュ側入力伝送線路及び前記プル側入力伝送線路の入力側に設けられ、前記プッシュ側トランジスタと前記プル側トランジスタとに同相の入力信号が入力されるように入力信号を分配する分配器を備えることを特徴とする、付記２記載の分布型増幅器。

（付記４）
前記入力側伝送線路として、前記プッシュ側トランジスタ及び前記プル側トランジスタの双方に共通の入力側伝送線路を備えることを特徴とする、付記２記載の分布型増幅器。
（付記５）
一定の電圧を供給しうる定電圧電源を備え、
前記入力側伝送線路が、前記プッシュ側トランジスタ及び前記プル側トランジスタのゲートに接続されており、
前記出力側伝送線路が、前記プル側トランジスタのソース又はエミッタ、及び、前記プッシュ側トランジスタのドレイン又はコレクタに接続されており、
前記定電圧電源が、前記プル側トランジスタのドレイン又はコレクタに接続されており、
前記プッシュ側トランジスタのソース又はエミッタが接地されていることを特徴とする、付記２〜４のいずれか１項に記載の分布型増幅器。

（付記６）
前記プッシュ側トランジスタが、ｎチャネル型トランジスタであり、
前記プル側トランジスタが、ｐチャネル型トランジスタであることを特徴とする、付記２〜５のいずれか１項に記載の分布型増幅器。
（付記７）
前記ｎチャネル型トランジスタが、ｎチャネル型ＭＯＳ電界効果トランジスタであり、
前記ｐチャネル型トランジスタが、ｐチャネル型ＭＯＳ電界効果トランジスタであることを特徴とする、付記６記載の分布型増幅器。

（付記８）
前記プッシュ側トランジスタが、ｎｐｎバイポーラトランジスタであり、
前記プル側トランジスタが、ｐｎｐバイポーラトランジスタであることを特徴とする、付記２〜５のいずれか１項に記載の分布型増幅器。
（付記９）
前記プッシュ側トランジスタ及び前記プル側トランジスタが、同型のトランジスタであり、
一方のトランジスタに入力される信号の位相を、他方のトランジスタに入力される信号の位相に対して反転させる位相反転回路を備えることを特徴とする、付記２〜５のいずれか１項に記載の分布型増幅器。

（付記１０）
前記トランジスタが、ｎチャネル型トランジスタであることを特徴とする、付記９記載の分布型増幅器。
（付記１１）
前記ｎチャネル型トランジスタが、ｎチャネル型ＭＯＳ電界効果トランジスタであることを特徴とする、付記１０記載の分布型増幅器。

（付記１２）
前記トランジスタが、ｎｐｎバイポーラトランジスタであることを特徴とする、付記９記載の分布型増幅器。
（付記１３）
前記入力側伝送線路は、一端が入力端子に接続され、他端が終端抵抗を介して接地されていることを特徴とする、付記１〜１２のいずれか１項に記載の分布型増幅器。

（付記１４）
前記出力側伝送線路が、一端が出力端子に接続され、他端が終端回路を介して接地されていることを特徴とする、付記１〜１３のいずれか１項に記載の分布型増幅器。

本発明の第１実施形態にかかる分布型増幅器の構成を示す模式図である。本発明の第１実施形態にかかる分布型増幅器の効果を説明するための図である。本発明の第１実施形態にかかる分布型増幅器の効果を説明するための図である。本発明の第１実施形態にかかる分布型増幅器の効果を説明するための図である。本発明の第２実施形態にかかる分布型増幅器の構成を示す模式図である。本発明の第３実施形態にかかる分布型増幅器の構成を示す模式図である。本発明の第４実施形態にかかる分布型増幅器の構成を示す模式図である。従来の分布型増幅器の構成を示す模式図である。

符号の説明

１入力側伝送線路
１Ａプッシュ側入力伝送線路
１Ｂプル側入力伝送線路
２出力側伝送線路
３増幅回路（プッシュプル増幅回路）
３Ａｎチャネル型トランジスタ（プッシュ側トランジスタ）
３Ｂｐチャネル型トランジスタ（プル側トランジスタ）
３ａｎｐｎバイポーラトランジスタ（プッシュ側トランジスタ）
３ｂｐｎｐバイポーラトランジスタ（プル側トランジスタ）
４伝送線路のインダクタンス成分を示すブロック
５ユニットセル
６分配器
７終端抵抗
８終端回路
８Ａ終端抵抗
８Ｂキャパシタ

Claims

入力側伝送線路と、
出力側伝送線路と、
入力側伝送線路及び出力側伝送線路に接続された複数の増幅回路とを備え、
前記増幅回路が、プッシュプル増幅回路であることを特徴とする、分布型増幅器。
前記複数のプッシュプル増幅回路が、いずれも、プッシュ側トランジスタと、プル側トランジスタとを備えるプッシュプル増幅回路であることを特徴とする、請求項１記載の分布型増幅回路。
前記入力側伝送線路として、前記プッシュ側トランジスタに信号を入力するプッシュ側入力伝送線路と、前記プル側トランジスタに信号を入力するプル側入力伝送線路とを備え、
前記プッシュ側入力伝送線路及び前記プル側入力伝送線路の入力側に設けられ、前記プッシュ側トランジスタと前記プル側トランジスタとに同相の入力信号が入力されるように入力信号を分配する分配器を備えることを特徴とする、請求項２記載の分布型増幅器。
前記入力側伝送線路として、前記プッシュ側トランジスタ及び前記プル側トランジスタの双方に共通の入力側伝送線路を備えることを特徴とする、請求項２記載の分布型増幅器。
一定の電圧を供給しうる定電圧電源を備え、
前記入力側伝送線路が、前記プッシュ側トランジスタ及び前記プル側トランジスタのゲートに接続されており、
前記出力側伝送線路が、前記プル側トランジスタのソース又はエミッタ、及び、前記プッシュ側トランジスタのドレイン又はコレクタに接続されており、
前記定電圧電源が、前記プル側トランジスタのドレイン又はコレクタに接続されており、
前記プッシュ側トランジスタのソース又はエミッタが接地されていることを特徴とする、請求項２〜４のいずれか１項に記載の分布型増幅器。
前記プッシュ側トランジスタが、ｎチャネル型トランジスタであり、
前記プル側トランジスタが、ｐチャネル型トランジスタであることを特徴とする、請求項２〜５のいずれか１項に記載の分布型増幅器。
前記プッシュ側トランジスタが、ｎｐｎバイポーラトランジスタであり、
前記プル側トランジスタが、ｐｎｐバイポーラトランジスタであることを特徴とする、請求項２〜５のいずれか１項に記載の分布型増幅器。
前記プッシュ側トランジスタ及び前記プル側トランジスタが、同型のトランジスタであり、
一方のトランジスタに入力される信号の位相を、他方のトランジスタに入力される信号の位相に対して反転させる位相反転回路を備えることを特徴とする、請求項２〜５のいずれか１項に記載の分布型増幅器。
前記トランジスタが、ｎチャネル型トランジスタであることを特徴とする、請求項８記載の分布型増幅器。
前記トランジスタが、ｎｐｎバイポーラトランジスタであることを特徴とする、請求項８記載の分布型増幅器。