JP2015122678A - 低雑音増幅器 - Google Patents

Abstract

【課題】低消費電力化および広帯域整合が可能で、かつ、高利得で良好な雑音特性を有する低雑音増幅器を提供する。【解決手段】低雑音増幅器は、ソースに入力信号（Ｖｉｎ）を受け、ドレイン同士が接続される第１および第２のトランジスタ（Ｍ１，Ｍ２）と、これらのソースにそれぞれ接続される第１および第２のインピーダンス素子（ＩＭＰ１，ＩＭＰ２）と、ゲートが第１および第２のトランジスタのソースにそれぞれ接続され、ドレイン同士が接続される第３および第４のトランジスタ（Ｍ３，Ｍ４）とを備え、第１および第２のトランジスタのドレインは出力端子（Ｎｏｕｔ）に接続されており、第３および第４のトランジスタのドレインが接続されるノード（Ｎ２）は、第１および第２のトランジスタのゲートに接続されている。【選択図】図１

Description

本開示は、低雑音増幅器に関し、特に、広帯域整合が可能でかつ雑音特性に優れた低雑音増幅器に関する。

無線通信等に用いられる受信回路のフロントエンドに配置される低雑音増幅器には、低雑音特性に加えて、線形性、入力整合特性など、様々な特性が要求される。近年の無線通信における情報量の増大や受信機のマルチバンド化に伴い、雑音特性に優れた広帯域受信機への要望が高まっており、それに応用可能な低雑音で広帯域整合が可能な低雑音増幅器の開発が盛んに行われている。

従来、低雑音増幅器としては、ソースが接地されたトランジスタにおいて、ゲートに入力信号が与えられ、ドレインから出力が取り出されるソース接地型増幅器が一般的に使われている。ソース接地型増幅器は、利得が高く雑音特性に優れているという特長がある反面、線形性に劣り、また、入力インピーダンスが高く、広帯域に整合を取ることができないため、受信機の広帯域化における課題となっている。

一方、ゲートが接地されたトランジスタにおいて、ソースに入力信号が与えられ、ドレインから出力が取り出されるゲート接地型増幅器が知られている。ゲート接地型増幅器は、線形性が良く、また、入力インピーダンスが低いため広帯域に整合を取ることができる反面、利得が低く雑音特性が悪いという欠点がある。

このような課題に対して、利得の向上が可能であり、雑音特性の改善を図っている低雑音増幅器が提案されている（例えば特許文献１参照）。この増幅器では、ＮＭＯＳ（Negative channel Metal Oxide Semiconductor）トランジスタを有するゲート接地型増幅器と、ＰＭＯＳ（Positive channel Metal Oxide Semiconductor）トランジスタを有するゲート接地型増幅器とをコンプリメンタリ構成とすることにより、利得の向上および雑音特性の改善が図られている。

また、入力信号をゲート接地型増幅器およびソース接地型増幅器のそれぞれで増幅して差動信号を生成し、得られた差動信号を差動−シングル変換回路に入力して、シングルの信号に変換してから、出力電圧として出力する低雑音増幅器が開示されている（例えば特許文献２参照）。

米国特許出願公開第２０１２／０２９３２６７号明細書 米国特許許第７，９０２，９２３号明細書

ところが、特許文献１の増幅器は、従来のゲート接地型増幅器に比べて、利得および雑音特性の向上が図られているものの、利得および雑音特性のさらなる向上が求められる近年において、その要望を満たすことが困難である。

また、特許文献２の増幅器では、シングルの入力信号を差動信号に変換した後、再度、シングルの信号に変換するため、回路構成が大きくなるばかりか、消費電力も大幅に増大してしまう。

かかる点に鑑みて、本開示は、低消費電力化および広帯域整合が可能で、かつ、高利得で良好な雑音特性を有する低雑音増幅器を提供することを課題とする。

上記課題を解決するため本開示によって次のような解決手段を講じた。すなわち、入力信号を増幅して出力する第１の低雑音増幅器は、ソースに前記入力信号を受ける第１のトランジスタと、ソースに前記入力信号を受け、ドレインが前記第１のトランジスタのドレインに電気的に接続される第２のトランジスタと、一端が前記第１のトランジスタのソースに電気的に接続される第１のインピーダンス素子と、一端が前記第２のトランジスタのソースに電気的に接続される第２のインピーダンス素子と、ゲートが前記第１のトランジスタのソースに電気的に接続される第３のトランジスタと、ゲートが前記第２のトランジスタのソースに電気的に接続され、ドレインが前記第３のトランジスタのドレインに電気的に接続される第４のトランジスタとを備え、前記第１および第２のトランジスタのそれぞれのドレインが電気的に接続される第１のノードは、当該低雑音増幅器の出力端子に電気的に接続されており、前記第３および第４のトランジスタのそれぞれのドレインが電気的に接続される第２のノードは、前記第１および第２のトランジスタのそれぞれのゲートに電気的に接続されている。

これによると、入力信号は、第１および第２のトランジスタのソース、ならびに第３および第４のトランジスタのゲートにそれぞれ供給される。また、第３および第４のトランジスタのそれぞれのドレインは第２のノードに電気的に接続されており、第２のノードは、第１および第２のトランジスタのゲートに電気的に接続されている。そして、第１および第２のトランジスタのそれぞれのドレインは第１のノードに電気的に接続され、第１のノードが低雑音増幅器の出力端子に電気的に接続されている。

ここで、例えば、第１のインピーダンス素子の他端および第３のトランジスタのソースが低電位側のノードに、第２のインピーダンス素子の他端および第４のトランジスタのソースが高電位側のノードに接続されているとする。

このような構成において、入力信号が供給されると、入力信号が反転増幅された信号が第２のノードから出力される。この信号が、第１および第２のトランジスタのゲートに供給されることにより、第１のノードに電気的に接続された出力端子から、入力信号が増幅された信号が出力される。

以上、第１の低雑音増幅器によると、入力信号を高い利得で増幅することができるため、良好な雑音特性を得ることができる。また、入力信号が第１および第２のトランジスタのソースに並列に入力される構成であるため、入力インピーダンスが低くなり、広帯域にわたって整合をとりやすくなる。また、本低雑音増幅器は、シングルの入力信号を差動信号に変換後、差動−シングル変換回路によりシングルの信号に戻す構成と比較して回路構成が簡易であり、消費電力の低減を図ることができる。

また、入力信号を増幅して出力する第２の低雑音増幅器は、ソースに前記入力信号を受ける第１のトランジスタと、ソースに前記入力信号を受け、ドレインが前記第１のトランジスタのドレインに電気的に接続される第２のトランジスタと、一端が前記第１のトランジスタのソースに電気的に接続される第１のインピーダンス素子と、一端が前記第２のトランジスタのソースに電気的に接続される第２のインピーダンス素子と、ゲートが前記第１のトランジスタのソースに電気的に接続される第３のトランジスタと、ゲートが前記第２のトランジスタのソースに電気的に接続される第４のトランジスタと、前記第２のトランジスタのゲートと前記第３のトランジスタのドレインとに電気的に接続される第３のインピーダンス素子と、前記第１のトランジスタのゲートと前記第４のトランジスタのドレインとに電気的に接続される第４のインピーダンス素子とを備え、前記第１および第２のトランジスタのそれぞれのドレインが電気的に接続されるノードは、当該低雑音増幅器の出力端子に電気的に接続されている。

これによると、入力信号は、第１および第２のトランジスタのソース、ならびに第３および第４のトランジスタのゲートにそれぞれ供給される。第２のトランジスタのゲートと第３のトランジスタのドレインが第３のインピーダンス素子に電気的に接続されている。第１のトランジスタのゲートと第４のトランジスタのドレインと第４のインピーダンス素子に電気的に接続されている。そして、第１および第２のトランジスタのドレインが電気的に接続されるノードは低雑音増幅器の出力端子に電気的に接続されている。

ここで、例えば、第１のインピーダンス素子の他端および第３のトランジスタのソースが低電位側のノードに、第２のインピーダンス素子の他端および第４のトランジスタのソースが高電位側のノードに接続されているとする。

このような構成において、入力信号が供給されると、第４のトランジスタと第４のインピーダンス素子とを介して第１のトランジスタのゲートに、また、第３のトランジスタと第３のインピーダンス素子とを介して第２のトランジスタのゲートに、それぞれ増幅された信号が供給される。これにより、出力端子から、入力信号が増幅された信号が出力される。

以上、第２の低雑音増幅器によると、上記第１の低雑音増幅器と同様の効果を得ることができる。

また、入力信号を増幅して出力する第３の低雑音増幅器は、ドレインが当該低雑音増幅器の出力端子に電気的に接続される第１のトランジスタと、ソースが前記第１のトランジスタのソースに、ドレインが前記出力端子に、それぞれ電気的に接続される第２のトランジスタと、ゲートが、前記第１および第２のトランジスタのそれぞれのソースが電気的に接続される第１のノードに電気的に接続される第３のトランジスタと、ゲートが前記第１のノードに電気的に接続され、ドレインが前記第３のトランジスタのドレインに電気的に接続される第４のトランジスタとを備え、前記第３および第４のトランジスタのそれぞれのドレインが電気的に接続される第２のノードは、前記第１および第２のトランジスタのそれぞれのゲートに電気的に接続されており、前記第１のノードには前記入力信号が供給される。

これによると、第１のノードに供給された入力信号は、第３および第４のトランジスタのゲートにそれぞれ出力される。また、第３および第４のトランジスタのドレインは第２のノードに電気的に接続されており、第２のノードは、第１および第２のトランジスタのゲートに電気的に接続されている。そして、第１および第２のトランジスタのそれぞれのドレインは低雑音増幅器の出力端子に電気的に接続されている。

ここで、例えば、第３のトランジスタのソースが低電位側のノードに、第４のトランジスタのソースが高電位側のノードに接続されているとする。

このような構成において、入力信号が供給されると、入力信号が反転増幅された信号が第２のノードから出力される。この信号が、第１および第２のトランジスタのゲートに供給されることにより、第１および第２のトランジスタのそれぞれのドレインに電気的に接続された出力端子から、入力信号が増幅された信号が出力される。

以上、第３の低雑音増幅器によると、上記第１の低雑音増幅器と同様の効果を得ることができる。

本開示によれば、低消費電力化および広帯域整合が可能であることに加え、利得および雑音特性の向上が可能な低雑音増幅器を提供することができる。

図１は、第１の実施形態に係る低雑音増幅器の回路図である。 図２は、第２の実施形態に係る低雑音増幅器の回路図である。 図３は、第３の実施形態に係る低雑音増幅器の回路図である。 図４は、第４の実施形態に係る低雑音増幅器の回路図である。 図５は、第５の実施形態に係る低雑音増幅器の回路図である。 図６は、第６の実施形態に係る低雑音増幅器の回路図である。 図７は、第７の実施形態に係る低雑音増幅器の回路図である。

以下、本開示の各実施形態について、図面を参照しながら説明する。なお、各実施形態において、回路要素同士が電気的に接続されていることを、単に「接続」という文言で表すようにしている。つまり、各実施形態における「接続」とは、回路要素同士が直接的に接続されていることだけではなく、素子(容量素子、トランジスタなど)を介して信号の伝播が可能なように間接的に接続されていてもよいことを含む。

＜第１の実施形態＞
図１は、第１の実施形態に係る低雑音増幅器の回路図である。本実施形態に係る低雑音増幅器は、例えば、電圧である入力信号Ｖｉｎを増幅して、電流である出力信号Ｉｏｕｔを出力するトランスコンダクタンス増幅器である。

低雑音増幅器は、入力端子Ｎｉｎと、第１のトランジスタとしてのＮＭＯＳトランジスタＭ１と、第２のトランジスタとしてのＰＭＯＳトランジスタＭ２と、第１のインピーダンス素子ＩＭＰ１と、第２のインピーダンス素子ＩＭＰ２と、第３のトランジスタとしてのＮＭＯＳトランジスタＭ３と、第４のトランジスタとしてのＰＭＯＳトランジスタＭ４と、第３のインピーダンス素子ＩＭＰ３と、出力端子Ｎｏｕｔとを有する。

トランジスタＭ１，Ｍ２およびインピーダンス素子ＩＭＰ１，ＩＭＰ２は、例えば、高電位側の電源ＶＤＤと低電位側の電源ＶＳＳとの間に配置されている。

具体的に、トランジスタＭ１は、ソースが容量素子Ｃ１を介して入力端子Ｎｉｎ、ドレインが第１のノードとしてのノードＮ１および出力端子Ｎｏｕｔに接続されている。トランジスタＭ２は、ソースが容量素子Ｃ２を介して入力端子Ｎｉｎ、ドレインがノードＮ１および出力端子Ｎｏｕｔに接続されている。

インピーダンス素子ＩＭＰ１は、例えばインダクタＬ１であり、一端がトランジスタＭ１のソースに、他端が電源ＶＳＳに接続されている。インピーダンス素子ＩＭＰ２は、例えばインダクタＬ２であり、一端がトランジスタＭ２のソースに、他端が電源ＶＤＤに接続されている。

トランジスタＭ３，Ｍ４は、例えば、電源ＶＤＤと電源ＶＳＳとの間に配置されている。具体的に、トランジスタＭ３は、ソースが電源ＶＳＳに、ゲートが容量素子Ｃ３を介してトランジスタＭ１のソースに、ドレインが第２のノードとしてのノードＮ２に接続されている。トランジスタＭ４は、ソースが電源ＶＤＤに、ゲートが容量素子Ｃ４を介してトランジスタＭ２のソースに、ドレインがノードＮ２に接続されている。

ノードＮ２は、容量素子Ｃ５を介してトランジスタＭ１のゲートに接続される一方、容量素子Ｃ６を介してトランジスタＭ２のゲートに接続されている。

インピーダンス素子ＩＭＰ３は、例えば抵抗素子ＲＬであり、ノードＮ２と電源ＶＤＤとの間に接続されている。なお、抵抗素子ＲＬは、ノードＮ２と電源ＶＳＳとの間に接続されていてもよい。抵抗素子ＲＬを電源ＶＤＤおよび電源ＶＳＳのいずれに接続するかは、トランジスタＭ３，Ｍ４に流れる電流量に基づいて決定すればよい。

次に、本実施形態に係る低雑音増幅器の動作について説明する。入力端子Ｎｉｎに入力された入力信号Ｖｉｎは、トランジスタＭ１，Ｍ２のそれぞれのソース、ならびにトランジスタＭ３，Ｍ４のそれぞれのゲートに供給される。そして、トランジスタＭ３，Ｍ４および抵抗素子ＲＬにより構成される増幅器によって、入力信号Ｖｉｎが反転増幅される。

例えば、増幅器の利得をＡ、入力信号ＶｉｎのレベルをＶとすると、反転増幅された信号のレベルは、−Ａ×Ｖで表すことができる。

この反転増幅信号は、トランジスタＭ１，Ｍ２のそれぞれのゲートに供給され、入力信号Ｖｉｎが増幅されて、出力信号Ｉｏｕｔが出力端子Ｎｏｕｔから出力される。

ここで、トランジスタＭ１，Ｍ２のトランスコンダクタンスをそれぞれｇｍ１，ｇｍ２とすると、出力信号Ｉｏｕｔの電流量Ｉは、
Ｉ＝ｇｍ１×Ｖ（１−（−Ａ））＋ｇｍ２×Ｖ（１−（−Ａ））
＝（ｇｍ１＋ｇｍ２）×Ｖ×（１＋Ａ）
で表すことができる。なお、トランジスタＭ３，Ｍ４のトランスコンダクタンスをそれぞれｇｍ３，ｇｍ４、抵抗素子ＲＬの抵抗値をＲとすると、利得Ａは、
Ａ＝（ｇｍ３＋ｇｍ４）×Ｒ
で表すことができる。

これに対して、従来のコンプリメンタリ構成のゲート接地型低雑音増幅器のように、上述したトランジスタＭ１，Ｍ２を用いて増幅器を構成した場合の出力信号Ｉｏｕｔの電流量Ｉは、
Ｉ＝（ｇｍ１＋ｇｍ２）×Ｖ
で表される。

つまり、本実施形態に係る低雑音増幅器の電圧電流変換利得は、従来と比較して、１＋Ａ倍となるため、より高利得となることがわかる。

以上、本実施形態に係る低雑音増幅器によると、より高い利得を得ることができるため、雑音特性を向上することができる。

また、入力信号Ｖｉｎが、トランジスタＭ１，Ｍ２のそれぞれのソースに並列に入力される構成であるため、入力インピーダンスが非常に低く、非常に広帯域のインピーダンス整合を容易にとることができる。

さらに、低雑音増幅器を比較的簡易な回路構成で実現することができるため、特許文献２の技術における差動シングル変換等を行う回路が不要である。つまり、低雑音増幅器の低消費電力化および低コスト化を図ることができる。

なお、本実施形態に係る低雑音増幅器において、トランジスタＭ１，Ｍ２のそれぞれのドレインに接続されるインピーダンス素子ＩＭＰ１，ＩＭＰ２として、インダクタＬ１，Ｌ２を用いた場合について説明したが、これらに代えて、例えば、トランジスタで構成される電流源を用いてもよい。

また、インピーダンス素子ＩＭＰ３として抵抗素子ＲＬ以外の素子を用いてもよい。

また、本実施形態では、ＡＣ（Alternating Current）結合のために容量素子Ｃ３〜Ｃ６を用いているが、ＤＣ結合が可能な場合は省略してもよい。例えば、電源ＶＤＤおよび電源ＶＳＳの電位差が十分にあり、インピーダンス素子ＩＭＰ１，ＩＭＰ２として電流源を用いた場合は、容量素子Ｃ３，Ｃ４を省略することが可能となる。

また、インダクタＬ２、トランジスタＭ４、および抵抗素子ＲＬはそれぞれ、同一の電源ＶＤＤに接続されているが、高電位側の別々のノードに接続されていてもよい。

また、インダクタＬ１およびトランジスタＭ３はそれぞれ同一の電源ＶＳＳに接続されているが、低電位側の別々のノードに接続されていてもよい。

＜第２の実施形態＞
図２は、第２の実施形態に係る低雑音増幅器の回路図である。図１および図２における共通の符号は、同一の構成要素を示す。本実施形態では、第１の実施形態との相違点について主に説明する。

本実施形態に係る低雑音増幅器において、インピーダンス素子ＩＭＰ３としての抵抗素子ＲＬは、トランジスタＭ４のゲートとドレインとの間に接続されている。

以上、本実施形態に係る低雑音増幅器によると、トランジスタＭ４が自己バイアスされるため、トランジスタＭ４のゲートにバイアス電圧を供給する必要がない。したがって、低雑音増幅器をより簡易な構成とすることができる。

なお、トランジスタＭ３のゲートとドレインの間に抵抗素子ＲＬを配置してもよい。この場合、トランジスタＭ３が自己バイアスされるため、トランジスタＭ３のゲートにバイアス電圧を供給する必要がない。

＜第３の実施形態＞
図３は、第３の実施形態に係る低雑音増幅器の回路図である。図１および図３における共通の符号は、同一の構成要素を示す。本実施形態では、第１の実施形態との相違点について主に説明する。

本実施形態に係る低雑音増幅器は、第１のトランジスタとしてのＮＭＯＳトランジスタＭ１と、第２のトランジスタとしてのＰＭＯＳトランジスタＭ２と、第１のインピーダンス素子ＩＭＰ１と、第２のインピーダンス素子ＩＭＰ２と、第３のトランジスタとしてのＮＭＯＳトランジスタＭ３と、第４のトランジスタとしてのＰＭＯＳトランジスタＭ４と、第３のインピーダンス素子ＩＭＰ３と、第４のインピーダンス素子ＩＭＰ４と、出力端子Ｎｏｕｔとを有する。

インピーダンス素子ＩＭＰ１，ＩＭＰ２はそれぞれ、例えば、インダクタＬ１，Ｌ２である。なお、インピーダンス素子ＩＭＰ１，ＩＭＰ２をそれぞれ、トランジスタで構成される電流源としてもよい。

トランジスタＭ３は、ソースが電源ＶＳＳに、ゲートが容量素子Ｃ３を介してトランジスタＭ１のソースに、ドレインがインピーダンス素子ＩＭＰ３に接続されている。トランジスタＭ４は、ソースが電源ＶＤＤに、ゲートが容量素子Ｃ４を介してトランジスタＭ２のソースに、ドレインがインピーダンス素子ＩＭＰ４に接続されている。

インピーダンス素子ＩＭＰ３は、例えば、第５のトランジスタとしてのＰＭＯＳトランジスタＭ５を有し、トランジスタＭ２のゲートとトランジスタＭ３のドレインとの間に配置されている。具体的に、トランジスタＭ５は、ゲートとドレインとが接続されており、ソースが電源ＶＤＤに接続されている。そして、トランジスタＭ５のゲートおよびドレインはそれぞれ、トランジスタＭ２のゲートおよびトランジスタＭ３のドレインに接続されている。

インピーダンス素子ＩＭＰ４は、例えば、第６のトランジスタとしてのＮＭＯＳトランジスタＭ６を有し、トランジスタＭ１のゲートとトランジスタＭ４のドレインとの間に配置されている。具体的に、トランジスタＭ６は、ゲートとドレインとが接続されており、ソースが電源ＶＳＳに接続されている。そして、トランジスタＭ６のゲートおよびドレインはそれぞれ、トランジスタＭ１のゲートおよびトランジスタＭ４のドレインに接続されている。

以上のように構成された低雑音増幅器では、入力された入力信号Ｖｉｎが、トランジスタＭ３，Ｍ５で構成される増幅器およびトランジスタＭ４，Ｍ６で構成される増幅器のそれぞれによって反転増幅される。反転増幅された信号がトランジスタＭ１，Ｍ２のそれぞれのゲートに供給されることにより、入力信号Ｖｉｎが増幅されて、出力信号Ｉｏｕｔが出力される。

本実施形態において、出力信号Ｉｏｕｔの電流量Ｉは、トランジスタＭ１〜Ｍ６のトランスコンダクタンスをそれぞれｇｍ１〜ｇｍ６とし、入力信号ＶｉｎのレベルをＶとすると、
Ｉ＝ｇｍ１×Ｖ（１＋ｇｍ４／ｇｍ６）＋ｇｍ２×Ｖ（１＋ｇｍ３／ｇｍ５）
で表すことができる。

したがって、ｇｍ４＞＞ｇｍ６、およびｇｍ３＞＞ｇｍ５と設定することによって、より高い利得を得ることができる。

また、本実施形態によると、図１および図２に示す容量素子Ｃ５，Ｃ６が不要となるため、低雑音増幅器の回路面積を縮小することができる。

＜第４の実施形態＞
図４は、第４の実施形態に係る低雑音増幅器の回路図である。図３および図４における共通の符号は、同一の構成要素を示す。本実施形態では、第３の実施形態との相違点について主に説明する。

本実施形態に係る低雑音増幅器において、インピーダンス素子ＩＭＰ３は、トランジスタＭ５と、トランジスタＭ５のゲートとドレインとの間に接続される抵抗素子Ｒ１とを有する。

また、インピーダンス素子ＩＭＰ４は、トランジスタＭ６と、トランジスタＭ６のゲートとドレインとの間に接続される抵抗素子Ｒ２とを有する。

以上、本実施形態のように低雑音増幅器を構成してもよい。これにより、利得のさらなる向上、および雑音特性のさらなる改善を図ることができる。

＜第５の実施形態＞
図５は、第５の実施形態に係る低雑音増幅器の回路図である。図５の低雑音増幅器は、入力端子Ｎｉｎと、第１のトランジスタとしてのＰＭＯＳトランジスタＭ１と、第２のトランジスタとしてのＮＭＯＳトランジスタＭ２と、第１のインピーダンス素子ＩＭＰ１と、第３のトランジスタとしてのＮＭＯＳトランジスタＭ３と、第４のトランジスタとしてのＰＭＯＳトランジスタＭ４と、出力端子Ｎｏｕｔとを有する。

トランジスタＭ１，Ｍ２は、例えば、高電位側の電源ＶＤＤと低電位側の電源ＶＳＳとの間に配置されており、トランジスタＭ１，Ｍ２のそれぞれのソースは第１のノードとしてのノードＮ１に接続されている。

トランジスタＭ１のドレインは、第１のカレントミラー回路ＣＭ１を介して電源ＶＳＳおよび出力端子Ｎｏｕｔに接続されている。具体的に、トランジスタＭ１のドレインはカレントミラー回路ＣＭ１の入力に接続されており、カレントミラー回路ＣＭ１の出力は出力端子Ｎｏｕｔに接続されている。

カレントミラー回路ＣＭ１は、ＮＭＯＳトランジスタＭ５，Ｍ６を有する。トランジスタＭ５は、ドレインがトランジスタＭ１のドレインに、ソースが電源ＶＳＳに接続されている。また、トランジスタＭ５のドレインとゲートとは接続されている。

トランジスタＭ６は、ドレインが出力端子Ｎｏｕｔに、ソースが電源ＶＳＳに、ゲートがトランジスタＭ５のゲートに接続されている。

トランジスタＭ２のドレインは第２のカレントミラー回路ＣＭ２を介して電源ＶＤＤおよび出力端子Ｎｏｕｔに接続されている。具体的に、トランジスタＭ２のドレインはカレントミラー回路ＣＭ２の入力に接続されており、カレントミラー回路ＣＭ２の出力は出力端子Ｎｏｕｔに接続されている。

カレントミラー回路ＣＭ２は、ＰＭＯＳトランジスタＭ７，Ｍ８を有する。トランジスタＭ７は、ドレインがトランジスタＭ２のドレインに、ソースが電源ＶＤＤに接続されている。また、トランジスタＭ７のドレインとゲートとは接続されている。

トランジスタＭ８は、ドレインが出力端子Ｎｏｕｔに、ソースが電源ＶＤＤに、ゲートがトランジスタＭ７のゲートに接続されている。

トランジスタＭ３，Ｍ４は、例えば、電源ＶＤＤと電源ＶＳＳとの間に配置されている。具体的に、トランジスタＭ３は、ソースが電源ＶＳＳに、ゲートが容量素子Ｃ１を介してノードＮ１に、ドレインが第２のノードとしてのノードＮ２に接続されている。トランジスタＭ４は、ソースが電源ＶＤＤに、ゲートが容量素子Ｃ２を介してノードＮ１に、ドレインがノードＮ２に接続されている。

ノードＮ２は、容量素子Ｃ３を介してトランジスタＭ１のゲートに接続される一方、容量素子Ｃ４を介してトランジスタＭ２のゲートに接続されている。

インピーダンス素子ＩＭＰ１は、例えば抵抗素子ＲＬであり、ノードＮ２と電源ＶＤＤとの間に接続されている。なお、抵抗素子ＲＬは、ノードＮ２と電源ＶＳＳとの間に接続されていてもよい。抵抗素子ＲＬを電源ＶＤＤおよび電源ＶＳＳのいずれに接続するかは、トランジスタＭ３，Ｍ４に流れる電流量に応じて決定すればよい。

次に、本実施形態に係る低雑音増幅器の動作について説明する。電圧である入力信号Ｖｉｎは、入力端子Ｎｉｎから、ノードＮ１を介して、トランジスタＭ１，Ｍ２のソース、およびトランジスタＭ３，Ｍ４のゲートにそれぞれ供給される。そして、トランジスタＭ３，Ｍ４および抵抗素子ＲＬにより構成される増幅器によって、入力信号Ｖｉｎが反転増幅される。例えば、増幅器の利得をＡ、入力信号ＶｉｎのレベルをＶとすると、反転増幅された信号のレベルは、−Ａ×Ｖで表すことができる。

この反転増幅信号は、トランジスタＭ１，Ｍ２のそれぞれのゲートに供給される。ここで、トランジスタＭ１，Ｍ２のトランスコンダクタンスをそれぞれｇｍ１，ｇｍ２とすると、トランジスタＭ１，Ｍ２のそれぞれのドレインに流れる電流の電流量Ｉｍ１，Ｉｍ２は、
Ｉｍ１＝ｇｍ１×Ｖ（１−（−Ａ））＝ｇｍ１×Ｖ（１＋Ａ）
Ｉｍ２＝ｇｍ２×Ｖ（１−（−Ａ））＝ｇｍ２×Ｖ（１＋Ａ）
で表すことができる。

トランジスタＭ１，Ｍ２のドレインに流れる電流はカレントミラー回路ＣＭ１，ＣＭ２によって折り返されて、加算されて出力信号Ｉｏｕｔとなって出力端子Ｎｏｕｔから出力される。

したがって、カレントミラー回路ＣＭ１の電流比およびカレントミラー回路ＣＭ２の電流比をそれぞれ１：Ｍとすると、出力信号Ｉｏｕｔの電流量Ｉは、
Ｉ＝（Ｉｍ１＋Ｉｍ２）×Ｍ＝（ｇｍ１＋ｇｍ２）×Ｖ（１＋Ａ）×Ｍ
で表すことができる。なお、トランジスタＭ３，Ｍ４のトランスコンダクタンスをそれぞれｇｍ３，ｇｍ４、抵抗素子ＲＬの抵抗値をＲとすると、利得Ａは、
Ａ＝（ｇｍ３＋ｇｍ４）×Ｒ
で表される。

以上、本実施形態に係る低雑音増幅器によると、その利得は、従来のコンプリメンタリ構成のゲート接地型低雑音増幅器の利得と比べて、（１＋（ｇｍ３＋ｇｍ４）×Ｒ）×Ｍ倍となることがわかる。

すなわち、本実施形態によれば、利得をさらに向上することができるとともに、雑音特性をさらに改善することができる。また、上述した各実施形態と同様の効果も得ることができる。

＜第６の実施形態＞
図６は、第６の実施形態に係る低雑音増幅器の構成図である。図５および図６における共通の符号は、同一の構成要素を示す。本実施形態では、第５の実施形態との相違点について主に説明する。

本実施形態に係る低雑音増幅器は、図５のカレントミラー回路ＣＭ１，ＣＭ２に代えて、第２乃至第５のインピーダンス素子ＩＭＰ２〜ＩＭＰ５を有する。

トランジスタＭ１のドレインは、インピーダンス素子ＩＭＰ３を介して出力端子Ｎｏｕｔに接続され、トランジスタＭ２のドレインは、インピーダンス素子ＩＭＰ５を介して出力端子Ｎｏｕｔに接続されている。

インピーダンス素子ＩＭＰ２は、例えば、ＮＭＯＳトランジスタＭ５で構成される電流源である。トランジスタＭ５は、ドレインがトランジスタＭ１のドレインに、ソースが電源ＶＳＳに接続され、ゲートにバイアス電圧Ｖｂ１が供給される。

インピーダンス素子ＩＭＰ３は、例えばＮＭＯＳトランジスタＭ６を有する。トランジスタＭ６は、ソースがトランジスタＭ１のドレインに、ドレインが出力端子Ｎｏｕｔに接続され、ゲートにバイアス電圧Ｖｂ２が供給される。

インピーダンス素子ＩＭＰ４は、例えば、ＰＭＯＳトランジスタＭ７で構成される電流源である。トランジスタＭ７は、ドレインがトランジスタＭ２のドレインに、ソースが電源ＶＤＤに接続され、ゲートにバイアス電圧Ｖｂ３が供給される。

インピーダンス素子ＩＭＰ５は、例えばＮＰＯＳトランジスタＭ８を有する。トランジスタＭ８は、ソースがトランジスタＭ２のドレインに、ドレインがトランジスタＭ６のドレインおよび出力端子Ｎｏｕｔに接続され、ゲートにバイアス電圧Ｖｂ４が供給される。

なお、バイアス電圧Ｖｂ１〜Ｖｂ４は任意に設定すればよい。

次に本実施形態に係る低雑音増幅器の動作について説明する。入力端子Ｎｉｎに入力された入力信号Ｖｉｎは、ノードＮ１を介して、トランジスタＭ３，Ｍ４および抵抗素子ＲＬにより構成される増幅器によって、反転増幅される。例えば、増幅器の利得をＡ、入力信号ＶｉｎのレベルをＶとすると、反転増幅された信号のレベルは、−Ａ×Ｖで表すことができる。

この反転増幅信号は、トランジスタＭ１，Ｍ２のそれぞれのゲートに供給される。ここで、トランジスタＭ１，Ｍ２のトランスコンダクタンスをそれぞれｇｍ１，ｇｍ２とすると、トランジスタＭ１，Ｍ２のそれぞれのドレインに流れる電流の電流量Ｉｍ１，Ｉｍ２は、
Ｉｍ１＝ｇｍ１×Ｖ（１−（−Ａ））＝ｇｍ１×Ｖ（１＋Ａ）
Ｉｍ２＝ｇｍ２×Ｖ（１−（−Ａ））＝ｇｍ２×Ｖ（１＋Ａ）
で表すことができる。

トランジスタＭ１，Ｍ２のそれぞれのドレインに流れる電流は、トランジスタＭ５，Ｍ６およびトランジスタＭ７，Ｍ８のそれぞれにより構成されるフォールディッドカスコード構造によって折り返されて、加算されて出力信号Ｉｏｕｔとなって出力端子Ｎｏｕｔから出力される。このとき、出力信号Ｉｏｕｔの電流量Ｉは、
Ｉ＝Ｉｍ１＋Ｉｍ２＝（ｇｍ１＋ｇｍ２）×Ｖ（１＋Ａ）
で表すことができる。

なお、利得Ａは、
Ａ＝（ｇｍ３＋ｇｍ４）×Ｒ
で表される。

以上、本実施形態に係る低雑音増幅器によると、その利得は、従来のコンプリメンタリ構成のゲート接地型低雑音増幅器の利得と比べて、１＋（ｇｍ３＋ｇｍ４）×Ｒ倍となっていることがわかる。

すなわち、本実施形態によれば、利得の向上および雑音特性の改善を図ることができる。また、トランジスタＭ５，Ｍ６、およびトランジスタＭ７，Ｍ８のそれぞれによって構成されるフォールディッドカスコード構造を用いることで、より優れた高周波特性を有する低雑音増幅器を構成することができる。

＜第７の実施形態＞
図７は、第７の実施形態に係る低雑音増幅器の構成図である。図６および図７における共通の符号は、同一の構成要素を示す。本実施形態では、第６の実施形態との相違点について主に説明する。

本実施形態に係る低雑音増幅器は、インピーダンス素子ＩＭＰ２としてのインダクタＬ１と、インピーダンス素子ＩＭＰ３としての容量素子Ｃ５と、インピーダンス素子ＩＭＰ４としてのインダクタＬ２と、インピーダンス素子ＩＭＰ５としての容量素子Ｃ６とを有する。

インダクタＬ１は、トランジスタＭ１のドレインと電源ＶＳＳとの間に接続されている。容量素子Ｃ５は、トランジスタＭ１のドレインと出力端子Ｎｏｕｔとの間に接続されている。

インダクタＬ２は、トランジスタＭ２のドレインと電源ＶＤＤとの間に接続されている。容量素子Ｃ６はトランジスタＭ２のドレインと出力端子Ｎｏｕｔとの間に接続されている。

以上、本実施形態に係る低雑音増幅器によると、比較的簡易な構成で、第６の実施形態と同様の効果を得ることができる。

なお、上記各実施形態に係る低雑音増幅器において、上述したような効果を得ることができるのであれば、各素子に図示しない他の素子が接続されていてもよい。

本開示に係る低雑音増幅器は、低消費電力化および広帯域整合が可能であるため、移動体通信機器等のバッテリーの長寿命化およびブロードバンド化に有用であるとともに、高い利得および良好な雑音特性を有するため、通信機能を備えた各種電子機器の通信の品質向上に有用である。

Ｃ１〜Ｃ６ 容量素子
ＣＭ１，ＣＭ２ カレントミラー回路
ＩＭＰ１〜ＩＭＰ５ インピーダンス素子
Ｌ１，Ｌ２ インダクタ
Ｍ１〜Ｍ８ トランジスタ
Ｎ１，Ｎ２ ノード
Ｎｉｎ 入力端子
Ｎｏｕｔ 出力端子
Ｒ１，Ｒ２，ＲＬ 抵抗素子
Ｖｉｎ 入力信号

Claims (16)

1. 入力信号を増幅して出力する低雑音増幅器であって、
   ソースに前記入力信号を受ける第１のトランジスタと、
   ソースに前記入力信号を受け、ドレインが前記第１のトランジスタのドレインに電気的に接続される第２のトランジスタと、
   一端が前記第１のトランジスタのソースに電気的に接続される第１のインピーダンス素子と、
   一端が前記第２のトランジスタのソースに電気的に接続される第２のインピーダンス素子と、
   ゲートが前記第１のトランジスタのソースに電気的に接続される第３のトランジスタと、
   ゲートが前記第２のトランジスタのソースに電気的に接続され、ドレインが前記第３のトランジスタのドレインに電気的に接続される第４のトランジスタとを備え、
   前記第１および第２のトランジスタのそれぞれのドレインが電気的に接続される第１のノードは、当該低雑音増幅器の出力端子に電気的に接続されており、
   前記第３および第４のトランジスタのそれぞれのドレインが電気的に接続される第２のノードは、前記第１および第２のトランジスタのそれぞれのゲートに電気的に接続されている
   ことを特徴とする低雑音増幅器。
2. 請求項１の低雑音増幅器において、
   一端が前記第２のノードに電気的に接続される第３のインピーダンス素子を備えている
   ことを特徴とする低雑音増幅器。
3. 請求項１および２のいずれか１つの低雑音増幅器において、
   前記第１および第２のインピーダンス素子はそれぞれインダクタである
   ことを特徴とする低雑音増幅器。
4. 請求項１および２のいずれか１つの低雑音増幅器において、
   前記第１および第２のインピーダンス素子はそれぞれ電流源である
   ことを特徴とする低雑音増幅器。
5. 請求項２の低雑音増幅器において、
   前記第３のインピーダンス素子は抵抗素子である
   ことを特徴とする低雑音増幅器。
6. 入力信号を増幅して出力する低雑音増幅器であって、
   ソースに前記入力信号を受ける第１のトランジスタと、
   ソースに前記入力信号を受け、ドレインが前記第１のトランジスタのドレインに電気的に接続される第２のトランジスタと、
   一端が前記第１のトランジスタのソースに電気的に接続される第１のインピーダンス素子と、
   一端が前記第２のトランジスタのソースに電気的に接続される第２のインピーダンス素子と、
   ゲートが前記第１のトランジスタのソースに電気的に接続される第３のトランジスタと、
   ゲートが前記第２のトランジスタのソースに電気的に接続される第４のトランジスタと、
   前記第２のトランジスタのゲートと前記第３のトランジスタのドレインとに電気的に接続される第３のインピーダンス素子と、
   前記第１のトランジスタのゲートと前記第４のトランジスタのドレインとに電気的に接続される第４のインピーダンス素子とを備え、
   前記第１および第２のトランジスタのそれぞれのドレインが電気的に接続されるノードは、当該低雑音増幅器の出力端子に電気的に接続されている
   ことを特徴とする低雑音増幅器。
7. 請求項６の低雑音増幅器において、
   前記第３のインピーダンス素子は、ゲートとドレインとが電気的に接続されるとともに、当該ゲートおよびドレインがそれぞれ前記第２のトランジスタのゲートおよび前記第３のトランジスタのドレインに電気的に接続される第５のトランジスタを有し、
   前記第４のインピーダンス素子は、ゲートとドレインとが電気的に接続されるとともに、当該ゲートおよびドレインがそれぞれ前記第１のトランジスタのゲートおよび前記第４のトランジスタのドレインに電気的に接続される第６のトランジスタを有する
   ことを特徴とする低雑音増幅器。
8. 請求項７の低雑音増幅器において、
   前記第５および第６のトランジスタのそれぞれのゲートとドレインとの間には、抵抗素子が接続されている
   ことを特徴とする低雑音増幅器。
9. 請求項６乃至８のいずれか１つの低雑音増幅器において、
   前記第１および第２のインピーダンス素子はそれぞれインダクタである
   ことを特徴とする低雑音増幅器。
10. 請求項６乃至８のいずれか１つの低雑音増幅器において、
    前記第１および第２のインピーダンス素子はそれぞれ電流源である
    ことを特徴とする低雑音増幅器。
11. 入力信号を増幅して出力する低雑音増幅器であって、
    ドレインが当該低雑音増幅器の出力端子に電気的に接続される第１のトランジスタと、
    ソースが前記第１のトランジスタのソースに、ドレインが前記出力端子に、それぞれ電気的に接続される第２のトランジスタと、
    ゲートが、前記第１および第２のトランジスタのそれぞれのソースが電気的に接続される第１のノードに電気的に接続される第３のトランジスタと、
    ゲートが前記第１のノードに電気的に接続され、ドレインが前記第３のトランジスタのドレインに電気的に接続される第４のトランジスタとを備え、
    前記第３および第４のトランジスタのそれぞれのドレインが電気的に接続される第２のノードは、前記第１および第２のトランジスタのそれぞれのゲートに電気的に接続されており、
    前記第１のノードに前記入力信号が供給される
    ことを特徴とする低雑音増幅器。
12. 請求項１１の低雑音増幅器において、
    前記第２のノードに電気的に接続される第１のインピーダンス素子を備えている
    ことを特徴とする低雑音増幅器。
13. 請求項１１および１２のいずれか１つの低雑音増幅器において、
    入力が前記第１のトランジスタのドレインに電気的に接続される第１のカレントミラー回路と、
    入力が前記第２のトランジスタのドレインに電気的に接続される第２のカレントミラー回路とを備え、
    前記第１および第２のカレントミラー回路のそれぞれの出力は互いに電気的に接続されるとともに、前記出力端子に電気的に接続されている
    ことを特徴とする低雑音増幅器。
14. 請求項１１および１２のいずれか１つの低雑音増幅器において、
    それぞれの一端が前記第１のトランジスタのドレインに電気的に接続される第２および第３のインピーダンス素子と、
    それぞれの一端が前記第２のトランジスタのドレインに電気的に接続される第４および第５のインピーダンス素子とを備え、
    前記第３および第５のインピーダンス素子のそれぞれの他端は互いに電気的に接続されるとともに、前記出力端子に電気的に接続されている
    ことを特徴とする低雑音増幅器。
15. 請求項１４の低雑音増幅器において、
    前記第２および第４のインピーダンス素子はそれぞれ電流源であり、
    前記第３および第５のインピーダンス素子はそれぞれトランジスタである
    ことを特徴とする低雑音増幅器。
16. 請求項１４の低雑音増幅器において、
    前記第２および第４のインピーダンス素子はそれぞれインダクタであり、
    前記第３および第５のインピーダンス素子はそれぞれ容量素子である
    ことを特徴とする低雑音増幅器。

Images