TWI492528B - 放大器與相關接收器 - Google Patents

放大器與相關接收器 Download PDF

Info

Publication number
TWI492528B
TWI492528B TW101128299A TW101128299A TWI492528B TW I492528 B TWI492528 B TW I492528B TW 101128299 A TW101128299 A TW 101128299A TW 101128299 A TW101128299 A TW 101128299A TW I492528 B TWI492528 B TW I492528B
Authority
TW
Taiwan
Prior art keywords
signal
auxiliary
voltage
summing
amplifier
Prior art date
Application number
TW101128299A
Other languages
English (en)
Other versions
TW201308890A (zh
Inventor
Chih Fan Liao
Original Assignee
Mediatek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mediatek Inc filed Critical Mediatek Inc
Publication of TW201308890A publication Critical patent/TW201308890A/zh
Application granted granted Critical
Publication of TWI492528B publication Critical patent/TWI492528B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H03F3/3028—CMOS common source output SEPP amplifiers with symmetrical driving of the end stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45237—Complementary long tailed pairs having parallel inputs and being supplied in series
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
    • H03F2203/30031—A resistor being coupled as feedback circuit in the SEPP amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

放大器與相關接收器
本發明係關於一種放大器與相關接收器，且特別是有關於一種雜訊抑制能力強化並可實現射頻無線接收前側(frontend)的放大器與相關接收器。
在現代資訊社會，無線網路與系統，諸如無線通訊、廣播與衛星定位系統，已被廣泛運用。接收器是實現無線系統時不可或缺的一環，用以接收與處理無線訊號。接收器包括射頻前側的電路，作為網路實體層的一部分。射頻前側接收無線訊號的電子形式(如電流及/或電壓)的類比射頻訊號，放大該射頻訊號，並將放大的射頻訊號降轉(down-convert)為中頻(IF，intermediate frequency)及/或基頻訊號以待後續處理，例如低通濾波、類比至數位轉換、解碼、解混碼(de-scrambling)、解調變及/或逆星座圖映射(inverse constellation mapping)等等。如此，攜載於無線訊號中的資訊、訊息、資料與指令就可被取還。
有鑑於此，本發明實施例提供一種放大器與相關接收器，以採用一合成架構分別滿足輸入阻抗匹配與高線性度電流模式介面這兩種基本上相互矛盾的需求。
本發明的一實施例係提供一種放大器，用以接收一輸 入訊號並據以提供一輸出訊號；放大器包括一主放大核心、一輔助放大核心、一回授電路與一權重電路。主放大核心具有一輸入端、一輸出端與一加總端，輸入端耦接輸入訊號，並用以接介於一介面阻抗；主放大核心提供一內部訊號至加總端，並依據提供至加總端的諸訊號而於輸出端輸出該輸出訊號。輔助放大核心具有一第一輔助端與一第二輔助端，第一輔助端耦接輸入端；輔助放大電路用以依據第一輔助端的訊號提供一輔助訊號至第二輔助端。回授電路耦接於第一輔助端與第二輔助端之間，用以在第一輔助端與第二輔助端間提供一回授阻抗。權重電路耦接於第二輔助端與加總端之間，用以依據一加權增益加權輔助訊號，並依據加權的輔助訊號提供一相抑訊號至加總端；其中，加權增益係關聯於回授阻抗與介面阻抗間的比例。
本發明放大器可加強雜訊抑制。當輔助放大核心產生雜訊並於第二輔助端導致一第一電壓變動，會於第一輔助端連帶引發一第二電壓變動。主放大核心以一轉導增益將第二電壓變動轉換為一第一電流變動，以依據第二電壓變動而提供第一電流變動至加總端；權重電路則會以加權增益將第一電壓變動轉換為一第二電流變動，以依據第一電壓變動而提供第二電流變動至加總端；其中，轉導增益與加權增益間的比例係關聯於回授阻抗與介面阻抗間的比例，且第一電流變動與第二電流變動係反相(即當第一電流變動流入加總端時，第二電流變動係流出加總端，反之亦然)。如此，在輸出端，輸出訊號的電流變動便會被抑制。
本發明放大器亦增強訊號增益，如輸入訊號電壓至輸出訊號電流間的總轉導。主放大核心依據輸入端的一第一訊號電壓而由加總端汲取一第一訊號電流，輔助放大核心與回授電路依據第一訊號電壓提供一第二訊號電壓，而權重電路則依據第二訊號電壓而由加總端汲取一第二訊號電流。第一訊號電壓與第二訊號電壓互為反相(例如180度反相)，第一訊號電流則和第二訊號電流同相，故輸出訊號由輸出端汲取的電流會加成增強。
一實施例中，輔助放大核心包括一第一電晶體與一第二電晶體。第一電晶體具有一第一閘極、一第一汲極與一第一源極，分別耦接第一輔助端、第二輔助端與一第一供應電壓。第二電晶體具有一第二閘極、一第二汲極與一第二源極，分別耦接第一輔助端、第二輔助端與一第二供應電壓。
一實施例中，主放大核心包括一輸入級與一輸出級。輸入級耦接於輸入端與加總端間，並包括一第三電晶體，其具有一第三閘極、一第三汲極與一第三源極，分別耦接輸入端、加總端與一第三供應電壓。輸出級耦接於加總端與輸出端之間，用以依據輸入級與權重電路向加總端汲取的電流而由輸出端汲取一對應電流。輸出級包括一第四電晶體，具有一第四閘極、一第四汲極與一第四源極，分別耦接一第一偏壓、輸出端與加總端。權重電路包括一第五電晶體，其具有一第五閘極、一第五源極與一第五汲極，分別耦接第二輔助端、加總端與一第四供應電壓。
本發明的另一實施例提供一接收器，其包括一放大 器、一混波器與一次級放大器。放大器用以接收一輸入訊號並據以提供一輸出訊號。混波器經由一第一電流模式介面耦接放大器，用以將輸入訊號與一載波訊號混波，據以提供一混波訊號。次級放大器經由一第二電流模式介面耦接混波器，用以依據混波訊號提供一中介訊號。
一實施例中，放大器包括一主放大核心與一輔助電路。主放大核心具有一輸入端、一輸出端與一加總端，加總端耦接輸入訊號；主放大核心用以提供一內部訊號至加總端，並依據提供至加總端的諸訊號而於輸出端輸出該輸出訊號。輔助電路耦接於輸入端與加總端之間，用以匹配輸入端的阻抗，並依據輸入訊號提供一相抑訊號至加總端。一實施例中，輔助電路包括一輔助放大核心、一回授電路與一權重電路。
本發明實施例的放大器與相關接收器，相對於以源極退化電感進行輸入阻抗匹配的單一串接(cascode)拓樸，能夠採用一合成架構分別滿足輸入阻抗匹配與高線性度電流模式介面這兩種基本上相互矛盾的需求，並加強雜訊抑制。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
請參考第1圖，其所示意的是依據本發明一實施例的接收器10與其他的搭配週邊。接收器10以一放大器20、一混波電路14與一次級放大器16實現一射頻前側。搭配 接收器10，一天線8用以將無線射頻訊號接收為電子訊號，一匹配網路(matching network)12則用以將電子的接收訊號傳輸為一輸入訊號Si；此輸入訊號Si會經由一節點n1而饋入至接收器10。匹配網路可以包括傳輸線(transmission lines)、電感、電容及/或電阻，而由接收器10看向節點n1的阻抗可用一電阻Rs代表，其所提供的電阻值可視為一介面阻抗。
在接收器10中，放大器20的功能係為一低雜訊放大器(Low-Noise Amplifier，LNA)，用以於節點n1接收輸入訊號Si，並據以於一節點n2提供一對應輸出訊號Sp。一實施例中，混波電路14經由節點n2的電流模式介面耦接放大器20，並經由節點nni與npi的另一電流模式介面耦接次級放大器16。
一實施例中，混波電路14包括兩電晶體Mx1與Mx2，作為兩混波器；電晶體Mx1可以是一n通道金氧半電晶體，具有一汲極、一閘極與一源極，分別耦接節點nni、一載波訊號Sc1與節點n2，用以將輸出訊號Sp與載波訊號Sc1混波，據以提供一混波訊號Sm1。電晶體Mx1與Mx2可以是相互匹配的；類似於電晶體Mx1，電晶體Mx2具有一汲極、一閘極與一源極，分別耦接節點npi、一載波訊號Sc2與節點n2，用以將輸出訊號Sp與載波訊號Sc2混波為一混波訊號Sm2。訊號Sc1與Sc2可以是頻率相同但有180度相位差的一對訊號，故混波訊號Sm1與Sm2形成為一對差動的混波訊號。如此，混波電路14便可將射頻的輸出訊號Sp降轉為中頻或基頻的混波訊號Sm1與Sm2， 而混波訊號Sm1與Sm2會被傳輸至次級放大器16。
次級放大器16作為一中頻或基頻放大器，用以依據混波訊號Sm1與Sm2提供一對中介訊號So1與So2。次級放大器16包括一次級放大器核心40與兩個用於回授的電阻Rtz。次級放大器核心40與電阻Rtz經由節點nni與npi的一對差動輸入端接收混波訊號Sm1與Sm2，並經由節點nnt與npt的一對差動輸出端輸出中介訊號So1與So2。兩電阻Rtz的其中之一係耦接於節點nni與nnt之間，另一則耦接於節點npi與npt之間。
請參考第2圖，其所示意的是放大器20於本發明一實施例下的方塊圖。放大器20包括一主放大核心22與一輔助電路23。主放大核心22耦接於節點n1(一輸入端)與n2(一輸出端)之間，用以對輸入訊號Si進行高線性度的放大，並支援節點n2的電流模式介面(第1圖)。另一方面，輔助電路23則包括一輔助放大核心24與一回授電路30；輔助電路23透過匹配節點n1的電阻Rs以進行輸入阻抗匹配。回授電路30與輔助放大核心24均耦接於節點n6與n7間(分別為一第一輔助端與一第二輔助端)。
為達成高線性度並支援電流模式介面，主放大核心20透過於輸入訊號Si之電壓至輸出訊號Sp之電壓間的較低電壓增益驅動輸出訊號Sp的電流。為達成輸入阻抗匹配，輔助放大核心24用以在節點n6電壓與節點n7電壓間提供一相對較高的電壓增益，使回授電路30提供的阻抗能控制節點n1的輸入阻抗。亦即，同樣是響應輸入訊號Si於節點n1的電壓，由於輔助電路23提供的電壓增 益比主放大核心22大，節點n7的電壓擺幅(swing)會比節點n2的電壓擺幅大；如此，節點n1的輸入阻抗匹配就可由回授電路30提供的阻抗來主控。
輔助電路23與主放大核心22可分別滿足輸入阻抗匹配與高線性度電流模式介面這兩種基本上相互矛盾的需求，但此種合成架構還有雜訊問題需考慮。為抑制雜訊，節點n7的訊號會以一加權增益G予以加權，並回授至主放大核心22。
請參考第3圖，其所示意的是依據本發明一實施例的方塊圖，其可實現第2圖放大器20。除了主放大核心22、輔助放大核心24與回授電路30，第3圖放大器20更包括一權重電路34，用以對節點n7的一輔助訊號Sx進行加權。
如第3圖所示，除了節點n1與n2的輸入端與輸出端，主放大核心22尚包括一輸入級26、一加總端32與一輸出級28。節點n1耦接介面電阻Rs，主放大核心22提供一內部訊號Sr至加總端32，並響應於提供至加總端32的諸訊號而於節點n2輸出該輸出訊號Sp。輔助放大核心24與回授電路30用以依據節點n6的訊號提供輔助訊號Sx至節點n7。回授電路30以一電阻Rf在節點n6與n7間提供一回授阻抗。權重電路34則耦接於節點n7與加總端32之間，用以依據加權增益G對輔助訊號Sx進行加權，並依據加權的輔助訊號Sx提供一相抑訊號Sy至加總端32。一實施例中，加權增益G係關聯於電阻Rf之回授阻抗與電阻Rs之介面阻抗間的比例。
在主放大核心22中，輸入級26耦接於節點n1與加 總端32之間，用以依據輸入訊號Si之電壓而由加總端32汲取內部訊號Sr的電流。另一方面，權重電路34則用以依據輔助訊號Sx之電壓而由加總端32汲取相抑訊號Sy的電流。
主放大核心22中的輸出級28耦接於加總端32與節點n2輸出端之間，用以依據一加總訊號Sc的電流而由節點n2汲取輸出訊號Sp的電流；其中，輸入級32與權重電路34由加總端32合併汲取的總電流即是加總訊號Sc的電流。
請參考第4圖，其所示意的是依據本發明一實施例的電路架構，用以實現第3圖所示的放大器20。如第4圖所示，放大器20運作於兩供應電壓Vdd與Vss之間。輔助放大核心24可用一推挽拓樸(push-pull topology)的放大器實現，其包括有兩互補電晶體M1與M2。電晶體M1(如一n通道金氧半電晶體)的閘極、汲極與源極分別耦接節點n6、n7與供應電壓Vss；電晶體M2(如一p通道金氧半電晶體)的閘極、汲極與源極則分別耦接節點n6、n7與供應電壓Vdd。節點n6經由一交流耦合(AC coupling)的電容Ci耦接節點n1。
另一方面，主放大核心22可用一串接推挽拓樸(cascode push-pull topology)的放大器實現，其包括有一對互補電晶體M3與M4，與另一對互補電晶體M5與M6。再者，權重電路34則可用一對互補電晶體M7與M8實現。
電晶體M3(如一n通道金氧半電晶體)用以實現第3 圖輸入級26的功能，其閘極、汲極與源極分別耦接節點nn4、nn5與供應電壓Vss。電晶體M5(如一n通道金氧半電晶體)的功能則如第3圖輸出級28，其閘極、汲極與源極分別耦接一偏壓電壓VBN0、節點n2與節點nn5。在權重電路34中，電晶體M7(如一n通道金氧半電晶體)的閘極、源極與汲極分別耦接節點nn6、nn5與供應電壓Vdd。節點nn4經由一交流耦合的電容Cn1耦接至節點n1。為建立節點nn4的直流偏壓，一偏壓電壓VBN1經由一電阻RBN1耦接節點nn4；為建立節點nn6的直流偏壓，另一偏壓電壓VBN2則由一電阻RBN2耦接節點nn6。由於電晶體M5與M7的源極共同耦接至節點nn5，節點nn5的功能就如同第3圖所示的加總端32。
基於電路互補，電晶體M4(如一p通道金氧半電晶體)亦實現第3圖輸入級26的功能，其閘極、汲極與源極分別耦接節點np4、np5與供應電壓Vdd。電晶體M6(如一p通道金氧半電晶體)的功能則如第3圖輸出級28，其閘極、汲極與源極分別耦接一偏壓電壓VBP0、節點n2與節點np5。在權重電路34中，電晶體M8(如一p通道金氧半電晶體)的閘極、源極與汲極分別耦接節點np6、np5與供應電壓Vss。節點np4經由一交流耦合的電容Cp1耦接至節點n1。為建立節點np4的直流偏壓，一偏壓電壓VBP1經由一電阻RBP1耦接節點np4；為建立節點np6的直流偏壓，另一偏壓電壓VBP2則由一電阻RBP2耦接節點nn6。由於電晶體M6與M8的源極共同耦接至節點np5，節點np5的功能亦如同第3圖所示的加總端32。
請參考第5圖，其所示意的是第4圖放大器20的雜訊抑制機制。如第5圖所示，與輔助放大核心24相關的雜訊可由一雜訊電流源36代表(模擬)，其會向節點n7注入一電流變動In0，並於節點n7引發一電壓變動Vn1。節點n7的電壓變動Vn1會連帶地於節點n6導致一電壓變動Vn2；響應電壓變動Vn2，主放大核心22會以一轉導增益將電壓變動Vn2轉換為一電流變動In1，並將此電流變動In1提供至節點nn5。此轉導增益可用電晶體M3的(小訊號)轉導gm3來近似，故注入至節點nn5的電流變動In1可用乘積(-gm3*Vn2)近似。
另一方面，響應電壓變動Vn1，權重電路34會以加權增益G將電壓變動Vn1轉換為電流變動In2，並向節點nn5提供電流變動In2。加權增益G可用電晶體M7的(小訊號)轉導gm7近似，故流入至節點nn5的電流變動In2可用乘積gm7*Vn1近似。
一實施例中，轉導增益與加權增益間的比例與電阻Rf之回授阻抗與電阻Rs之介面阻抗間的比例有關。亦即，比例gm3/gm7可被設定為(Rs+Rf)/Rs，或是Rf/Rs，因為電阻Rs的阻抗遠小於電阻Rf的阻抗。再者，經由電阻Rf與Rs的分壓，電壓Vn1/Vn2之比可用(Rs+Rf)/Rs或Rf/Rs近似；據此進一步推導近似，由於電流變動In1=(-gm3*Vn2)=-(gm7*Vn1)=-In2，代表電流變動In1與In2為180度反相且可於節點nn5相互抵消。如此，就可增進放大器20的雜訊抑制能力。
因為轉導比例gm3/gm7被設定為比例Rf/Rs，電晶體 M7與M8的源極-汲極間電流消耗會遠小於電晶體M5與M6的源極-汲極導通電流。再者，第4圖電路架構亦可加強訊號增益，例如說是輸入訊號Si之電壓至輸出訊號Sp之電流間的總轉導，如第6圖所示。
參照第6圖，主放大核心22響應節點n1的一訊號電壓Vs1而由節點nn5驅動汲取一訊號電流Is1。另一方面，輔助放大核心24與回授電路30會響應訊號電壓Vs1而在節點n7提供一訊號電壓Vs2，權重電路34則會依據訊號電壓Vs2而由加總端汲取一訊號電流Is2。由於輔助放大核心24於訊號電壓Vs1至Vs2間的電壓增益是負的，訊號電壓Vs1與Vs2反相。舉例而言，當訊號電壓Vs1增加，訊號電壓Vs2就會減少。既然權重電路34於訊號電壓Vs2至訊號電流Is2間的轉導亦為負，訊號電流Is2會隨訊號電壓Vs2減少而增加。再者，由於電晶體M3於訊號電壓Vs1至訊號電流Is1間的轉導為正，訊號電流Is1則會隨訊號電壓Vs1增加而增加。增強的訊號電流Is1與Is2會整合加總，使輸出訊號Sp於節點n2的電流Iout隨之增加，而放大器20的訊號增益也就因此被提昇了。
總結來說，相對於以源極退化電感進行輸入阻抗匹配的單一串接(cascode)拓樸，本發明採用的是一合成架構：主放大核心用以提供高線性度的電流模式輸出，輔助放大核心與回授電路則用以進行輸入阻抗匹配。再者，本發明亦引進了權重電路，用以感測輔助放大核心的雜訊，使雜訊的整體影響可在主放大核心中被抑制。
綜上所述，雖然本發明已以較佳實施例揭露如上，然 其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
8‧‧‧天線
10‧‧‧接收器
12‧‧‧匹配網路
14‧‧‧混波電路
16‧‧‧次級放大器
20‧‧‧放大器
22‧‧‧主放大核心
23‧‧‧輔助電路
24‧‧‧輔助放大核心
26‧‧‧輸入級
28‧‧‧輸出級
30‧‧‧回授電路
32‧‧‧加總端
34‧‧‧權重電路
36‧‧‧雜訊電流源
40‧‧‧次級放大器核心
Si‧‧‧輸入訊號
Sr‧‧‧內部訊號
Sp‧‧‧輸出訊號
Sc1-Sc2‧‧‧載波訊號
Sm1-Sm2‧‧‧混波訊號
So1-So2‧‧‧中介訊號
Sx‧‧‧輔助訊號
Sy‧‧‧相抑訊號
Sc‧‧‧加總訊號
n1-n2、np4-nn4、np5-nn5、np6-nn6、n6-n7、nni、npi、nnt、npt‧‧‧節點
Rs、Rtz、RL、Rf、RBN1-RBN2、RBP1-RBP2‧‧‧電阻
Mx1-Mx2、M1-M8‧‧‧電晶體
Ci、Cp1-Cp2、Cn1-Cn2‧‧‧電容
G‧‧‧加權增益
Vdd、Vss‧‧‧供應電壓
VBN0-VBN2、VBP0-VBP2‧‧‧偏壓電壓
In1、In2‧‧‧電流變動
Vn1、Vn2‧‧‧電壓變動
Is1、Is2‧‧‧訊號電流
Vs1、Vs2‧‧‧訊號電壓
第1圖示意的是依據本發明一實施例的接收器。
第2圖示意的是依據本發明一實施例的放大器，可運用於第1圖接收器。
第3圖示意的是依據本發明一實施例的放大器，用以實現第2圖的放大器。
第4圖示意的是依據本發明一實施例的電路架構，用以實現第3圖放大器。
第5圖示意第4圖放大器的雜訊抑制機制。
第6圖示意第4圖放大器的訊號增強機制。
20‧‧‧放大器
22‧‧‧主放大核心
23‧‧‧輔助電路
24‧‧‧輔助放大核心
26‧‧‧輸入級
28‧‧‧輸出級
30‧‧‧回授電路
32‧‧‧加總端
34‧‧‧權重電路
Si‧‧‧輸入訊號
Sr‧‧‧內部訊號
Sp‧‧‧輸出訊號
Sx‧‧‧輔助訊號
Sy‧‧‧相抑訊號
Sc‧‧‧加總訊號
n1-n2、n6-n7‧‧‧節點
Rf、Rs‧‧‧電阻
Vss‧‧‧供應電壓
G‧‧‧加權增益

Claims (10)

  1. 一種放大器，接收一輸入訊號並據以提供一輸出訊號，包含：一主放大核心，包含一輸入端、一輸出端與一加總端，該輸入端耦接該輸入訊號並耦接一介面阻抗，該主放大核心用以提供一內部訊號至該加總端，並依據提供至該加總端的訊號而於該輸出端輸出該輸出訊號；以及一輔助電路，耦接於該輸入端與該加總端之間，用以匹配該輸入端的阻抗，並依據該輸入訊號提供一相抑訊號至該加總端；其中該加總端位於該主放大核心的內部，該輔助電路提供的電壓增益大於該主放大核心提供的電壓增益。
  2. 如申請專利範圍第1項所述的放大器，其中該輸入端耦接一介面阻抗，且該輔助電路包含：一輔助放大核心，包含一第一輔助端與一第二輔助端，該第一輔助端耦接該輸入端；該輔助放大核心用以依據該第一輔助端的訊號提供一輔助訊號至該第二輔助端；一回授電路，耦接於該第一輔助端與該第二輔助端之間，用以在該第一輔助端與該第二輔助端間提供一回授阻抗；以及一權重電路，耦接於該第二輔助端與該加總端之間，用以依據一加權增益加權該輔助訊號，並依據該加權的輔助訊號提供一相抑訊號至該加總端；其中，該加權增益係與該回授阻抗與該介面阻抗間 的比例有關。
  3. 如申請專利範圍第2項所述的放大器，其中，當該第二輔助端的一第一電壓變動於該第一輔助端引發一第二電壓變動時，該主放大核心依據該第二電壓變動提供一第一電流變動至該加總端，該權重電路依據該第一電壓變動提供一第二電流變動至該加總端，且該第一電流變動與該第二電流變動係反相。
  4. 如申請專利範圍第3項的放大器，其中該主放大核心依據一轉導增益將該第二電壓變動轉換為該第一電流變動，該權重電路依據該加權增益將該第一電壓變動轉換為該第二電流變動，且該轉導增益與該加權增益間的比例係與該回授阻抗與該介面阻抗間的比例相關。
  5. 如申請專利範圍第2項所述的放大器，其中該主放大核心係用以依據該輸入端的一第一訊號電壓而由該加總端汲取一第一訊號電流，該輔助放大核心與該回授電路係用以依據該第一訊號電壓提供一第二訊號電壓，且該權重電路係用以依據該第二訊號電壓而由該加總端汲取一第二訊號電流；其中，該第一訊號電壓與該第二訊號電壓係反相，該第一訊號電流與該第二訊號電流係同相。
  6. 如申請專利範圍第2項所述的放大器，其中該輔助放大核心包含： 一第一電晶體，包含一第一閘極、一第一汲極與一第一源極，分別耦接該第一輔助端、該第二輔助端與一第一供應電壓；以及一第二電晶體，包含一第二閘極、一第二汲極與一第二源極，分別耦接該第一輔助端，該第二輔助端與一第二供應電壓。
  7. 如申請專利範圍第1項所述的放大器，其中該主放大核心包含：一輸入級，耦接於該輸入端與該加總端之間，並包含一第一電晶體，其具有一第一閘極、一第一汲極與一第一源極，分別耦接該輸入端、該加總端與一第一供應電壓；而該權重電路包含：一第二電晶體，具有一第二閘極、一第二源極與一第二汲極，分別耦接該第二輔助端、該加總端與一第二供應電壓。
  8. 如申請專利範圍第7項所述的放大器，其中該主放大核心更包含：一輸出級，耦接於該加總端與該輸出端之間，用以依據該輸入級與該權重電路由該加總端汲取的電流而由該輸出端汲取一對應電流。
  9. 如申請專利範圍第8項所述的放大器，其中該輸出級包含： 一第三電晶體，具有一第三閘極、一第三汲極與一第三源極，分別耦接該一第一偏壓、該輸出端與該加總端。
  10. 一接收器，包含：如申請專利範圍第1-9任一項所述的放大器；一混波器，經由一第一電流模式介面耦接該放大器，用以將該輸出訊號與一載波訊號混波以提供一對應的混波訊號；以及一次級放大器，經由一第二電流模式介面耦接該混波器，用以依據該混波訊號提供一中介訊號。
TW101128299A 2011-08-04 2012-08-06 放大器與相關接收器 TWI492528B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161514982P 2011-08-04 2011-08-04
US13/339,888 US8503967B2 (en) 2011-08-04 2011-12-29 Amplifier and associated receiver

Publications (2)

Publication Number Publication Date
TW201308890A TW201308890A (zh) 2013-02-16
TWI492528B true TWI492528B (zh) 2015-07-11

Family

ID=47626609

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101128299A TWI492528B (zh) 2011-08-04 2012-08-06 放大器與相關接收器

Country Status (3)

Country Link
US (1) US8503967B2 (zh)
CN (1) CN102916658B (zh)
TW (1) TWI492528B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9025709B2 (en) 2013-05-30 2015-05-05 Mediatek Inc. Receiver front-end circuit, communication unit and method therefor
US9859930B2 (en) 2015-08-11 2018-01-02 Mediatek Inc. Multi-path low-noise amplifier and associated low-noise amplifier module and receiver
GB2545487A (en) * 2015-12-18 2017-06-21 Nordic Semiconductor Asa Radio frequency receiver
US9899973B2 (en) * 2016-03-18 2018-02-20 Inphi Corporation Split cascode circuits and related communication receiver architectures
US10432242B1 (en) * 2018-05-09 2019-10-01 Morse Micro Pty Ltd Low noise broadband amplifier with resistive matching
CN110166009B (zh) * 2019-04-30 2022-05-13 思瑞浦微电子科技（苏州）股份有限公司 一种输入耐压保护架构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6731165B1 (en) * 2003-01-06 2004-05-04 Daniel J. Marz Electronic amplifier
US7248108B2 (en) * 2004-12-29 2007-07-24 Agere Systems Inc. Power amplifier employing thin film ferroelectric phase shift element
US7511577B2 (en) * 2006-10-20 2009-03-31 Anritsu Company DC coupled microwave amplifier with adjustable offsets
US7843270B2 (en) * 2006-10-04 2010-11-30 Nanyang Technological University Low noise amplifier circuit with noise cancellation and increased gain

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6057731A (en) * 1998-09-23 2000-05-02 Nortel Networks Corporation Low-distortion high-frequency amplifier
JP3770231B2 (ja) * 2002-04-16 2006-04-26 松下電器産業株式会社 高周波信号受信装置
FR2895846A1 (fr) * 2005-12-30 2007-07-06 St Microelectronics Sa Procede de controle du rapport des facteurs d'amplification de deux amplificateurs lineaires, et dispositif correspondant.
US7701292B2 (en) * 2007-03-13 2010-04-20 Realtek Semiconductor Corp. Programmable gain amplifier with noise cancellation
US20090088110A1 (en) * 2007-09-27 2009-04-02 Nanoamp Solutions, Inc. (Cayman) Radio frequency receiver architecture
US7795975B2 (en) * 2008-02-27 2010-09-14 Mediatek Inc. Class AB amplifier
US7619468B1 (en) * 2008-09-30 2009-11-17 Nortel Networks Limited Doherty amplifier with drain bias supply modulation
CN101997484B (zh) * 2009-08-14 2015-05-06 瑞昱半导体股份有限公司 石英振荡器电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6731165B1 (en) * 2003-01-06 2004-05-04 Daniel J. Marz Electronic amplifier
US7248108B2 (en) * 2004-12-29 2007-07-24 Agere Systems Inc. Power amplifier employing thin film ferroelectric phase shift element
US7843270B2 (en) * 2006-10-04 2010-11-30 Nanyang Technological University Low noise amplifier circuit with noise cancellation and increased gain
US7511577B2 (en) * 2006-10-20 2009-03-31 Anritsu Company DC coupled microwave amplifier with adjustable offsets

Also Published As

Publication number Publication date
US20130033324A1 (en) 2013-02-07
CN102916658A (zh) 2013-02-06
TW201308890A (zh) 2013-02-16
CN102916658B (zh) 2016-06-08
US8503967B2 (en) 2013-08-06

Similar Documents

Publication Publication Date Title
TWI492528B (zh) 放大器與相關接收器
EP3104523B1 (en) Wideband highly-linear low output impedance d2s buffer circuit
JP5355366B2 (ja) 差動増幅回路および無線受信機
EP2498398B1 (en) Amplifier circuit and method
JP5175389B2 (ja) 改善された線形化を有するアンプ
CN107645300B (zh) 一种电流复用低功耗射频接收机
US8536947B2 (en) Class AB amplifier with resistive level-shifting circuitry
US20040174215A1 (en) Wide common mode differential input amplifier and method
CN104348432B (zh) 一种差分输出增益相位高度平衡且稳健的单转双低噪声放大器
EP2245737A1 (en) Differential amplifier with accurate input offset voltage
KR20060129531A (ko) 고도의 선형 가변이득 증폭기
US20050077965A1 (en) Power amplifier having low gate oxide stress
CN107408927B (zh) 适用于噪声抑制的放大器
TW201626712A (zh) 平衡式升頻混頻器
US20170111011A1 (en) Balanced up-conversion mixer
US20100123506A1 (en) Multistage level translator
US8503960B2 (en) Amplifier and associated receiver
US10998864B1 (en) Non-linearity correction
Gomez et al. Design of common-source/drain active balun using 90nm CMOS technology
JP6230903B2 (ja) 低雑音増幅器
WO2008123624A1 (ja) 低雑音増幅器
KR101609692B1 (ko) 저잡음 증폭기
JP2008148087A (ja) 受信回路、無線通信装置、および、受信回路モジュール
US6680626B2 (en) High speed differential receiver
JP2013223118A (ja) ミキサ回路