以下、添付図面を参照しながら、本発明の好適な実施形態について説明する。
(第1実施形態)
図1に、本発明の第1実施形態に係る増幅回路10の全体構成を示す。
図1から分かるように、本第1実施形態に係る増幅回路10は、正電源側に配置された第1増幅器51と、負電源側に配置された第2増幅器52と、出力抵抗23とを備えている。入力電圧はVinで、一対の入力端子11から入力される。一対の入力端子11の一方は接地されているから、入力電圧Vinは接地電位を基準として入力される。出力電圧はVoutで、一対の出力端子24から出力される。一対の出力端子24の一方は接地されているから、出力電圧Voutは接地電位を基準として出力される。一対の出力端子24には、負荷25(インピーダンス値=ZL)が接続される。増幅回路10の出力インピーダンスは、出力抵抗23(抵抗値=Rout)によって決まる。出力抵抗23を使用しない場合、つまりRout=0[Ω]の場合は、低出力インピーダンスの増幅回路になる。
第1増幅器51は、オペアンプ16とNPN型トランジスタ20、そして帰還抵抗18(抵抗値=Rf1)と利得抵抗12(抵抗値=Rg1)を有している。帰還抵抗18は、トランジスタ20のエミッタとオペアンプ16の反転入力端子の間に接続されている。利得抵抗12は、オペアンプ16の反転入力端子と接地点の間に接続されている。オペアンプ16の非反転入力端子は、直接、一方の入力端子11に接続されている。オペアンプ16の反転入力端子は、帰還抵抗18と利得抵抗12の接続点P4に接続されており、利得抵抗12を介して接地されている。オペアンプ16の出力端子は、トランジスタ20のベースに接続されている。トランジスタ20のコレクタは、直接、正電源(電圧値=+V)に接続されている。トランジスタ20のエミッタは、帰還抵抗18の一端と第2増幅器52のトランジスタ21のコレクタの接続点P1に接続されている。
NPN型トランジスタ20は、A級動作のエミッタフォロア回路(低インピーダンス出力)を形成しており、その出力をいっそう正確な低インピーダンス出力にするために、オペアンプ16、帰還抵抗18及び利得抵抗12が組み込まれている。
第1増幅器51は、以上のような構成により、接地電位を基準とする非反転増幅器として動作し、定電圧駆動出力すなわち低インピーダンス出力となっている。
第2増幅器52は、オペアンプ17と、第1増幅器51のNPN型トランジスタ20と同じ導電型のNPN型トランジスタ21、そして帰還抵抗19(抵抗値=Rf2)と利得抵抗13(抵抗値=Rg2)と電流検出抵抗(電流−電圧変換抵抗)22(抵抗値=Ri)を有している。第2増幅器52は、負の電圧を基準として動作するので、これを実現するために、オペアンプ17の非反転入力端子と接地点の間にバイアス電源15(電圧値=Vb2a)が設けられ、利得抵抗13と接地されていない側の入力端子11の間にバイアス電源14(電圧値=Vb2b)が設けられている。バイアス電源15は、そのマイナス側端子をオペアンプ17の非反転入力端子の側に向けて接続され、バイアス電源14は、そのマイナス側端子を利得抵抗13(オペアンプ17の反転入力端子)の側に向けて接続されている。したがって、オペアンプ17の非反転入力端子は、バイアス電源15を介して接地点に接続され、その反転入力端子は、利得抵抗13とバイアス電源14を介して一方の入力端子11に接続されている。
帰還抵抗19は、トランジスタ21のエミッタと電流検出抵抗22の接続点P3と、オペアンプ17の反転入力端子の間に接続されている。利得抵抗13は、オペアンプ17の反転入力端子と帰還抵抗19の接続点P5と、バイアス電源14のマイナス側端子の間に接続されている。オペアンプ17の出力端子は、トランジスタ21のベースに接続されている。トランジスタ21のコレクタは、第1増幅器51のトランジスタ20のエミッタと帰還抵抗18の接続点P1に接続されている。トランジスタ21のエミッタは、帰還抵抗19と電流検出抵抗22の接続点P3に接続されている。トランジスタ21のエミッタは、電流検出抵抗22を介して負電源(電圧値=−V)に接続されている。
NPN型トランジスタ21は、A級動作のエミッタ接地回路(高インピーダンス出力)を形成しており、その出力をいっそう正確な高インピーダンスにするために、オペアンプ17、帰還抵抗19及び利得抵抗13が組み込まれ、さらに、そのエミッタ電流を電圧に変換するために電流検出抵抗22が組み込まれている。
第2増幅器52は、以上のような構成により、負電圧を基準とする反転増幅器として動作し、定電流駆動出力すなわち高インピーダンス出力となっている。
出力抵抗23は、一端が、第1増幅器51のトランジスタ20のエミッタと第2増幅器52のトランジスタ21のコレクタとの接続点P2に接続され、他端が、接地されてない側の出力端子24に接続されている。
増幅回路10の全体の出力電圧Voutは、正電源側に配置された低インピーダンス出力・定電圧駆動の第1増幅器51によって決まり、負電源側に配置された高インピーダンス出力・定電流駆動の第2増幅器52は、出力電圧Voutに影響を与えない。
負電源側に配置された第2増幅器52は、正電源側に配置された第1増幅器51とは逆相で動作する。このため、正電源側の第1増幅器51の出力電流が増加する時には、負電源側の第2増幅器52の出力電流が減少し、正電源側の第1増幅器51の出力電流が減少する時には、負電源側の第2増幅器52の出力電流が増加する。このように、第1増幅器51と第2増幅器52は、逆相で協調して動作する。以下、このような動作を「協調動作」と呼ぶ。
図1に示した本第1実施形態に係る増幅回路10の各部の電位や電流の数値例を図2に示す。この数値例では、出力抵抗23(抵抗値=Rout)を省略することにより、低インピーダンス出力で、負荷としてのインピーダンス25(インピーダンス値=ZL)が8[Ω]のスピーカを駆動する場合を取り上げている。なお、実際のスピーカでは、入力信号の周波数によってそのインピーダンスが変動するので、ここでは、インピーダンス8[Ω]を示す周波数でスピーカが駆動されている状態を想定している。
図2の数値例では、増幅回路10の増幅率が8倍であり、また、入力電圧Vinが+1[V]〜−1[V]の範囲で変動し、それに応じて、出力電圧Voutが、入力電圧Vinと同相で+8[V]〜−8[V]の範囲で変動する、換言すれば、インピーダンス8[Ω]のスピーカに流れる電流が、入力電圧Vinと同相で+1[A]〜−1[A]の範囲で変動することを示す。
なお、以下の説明では、一方の増幅器の電圧値が+a[V]から−a[V]まで減少すると、それに応答して、他方の増幅器の電圧値が+b[V]から−b[V]まで減少し、逆に、前記一方の増幅器の電圧値が−a[V]から+a[V]まで増加すると、それに応答して、前記他方の増幅器の電圧値が−b[V]から+b[V]まで増加する場合、換言すれば、前記他方の増幅器の電圧値が、前記一方の増幅器の電圧値の増減に協調して同相で変化する場合は、「前記一方の増幅器の電圧値は±a[V]で変動し、それに協調して、前記他方の増幅器の電圧値は±b[V]で変動する」と表記する。
これとは異なり、前記一方の増幅器の電圧値が+a[V]から−a[V]まで減少すると、それに応答して、前記他方の増幅器の電圧値が−b[V]から+b[V]まで増加し、逆に、前記一方の増幅器の電圧値が−a[V]から+a[V]まで増加すると、それに応答して、前記他方の増幅器の電圧値が+b[V]から−b[V]まで減少する場合、換言すれば、前記他方の増幅器の電圧値が、前記一方の増幅器の電圧値の増減に協調して逆相で変化する場合は、「前記一方の増幅器の電圧値は±a[V]で変動し、それに協調して、前記他方の増幅器の電圧値は−/+b[V]で変動する」と表記する。電流値の場合も、これと同様である。
なお、「−/+」の表記は、図中では、−の直下に+を記した記号、換言すれば、「±」の上下を反転させた記号で示している。
したがって、入力電圧Vinが+1[V]から−1[V]までの範囲で変動する場合、Vin=±1[V]と表される。この場合、入力電圧Vinに応じて、出力電圧Voutが入力電圧Vinと「同相」で+8[V]から−8[V]まで変動する場合は、Vout=±8[V]と表される。入力電圧Vinとは「逆相」で−8[V]から+8[V]まで変動する場合は、Vout=−/+8[V]と表される。また、負荷25のインピーダンスZL=8[Ω]のスピーカに流れる電流Ioutが、入力電圧Vinと「同相」で+1[A]〜−1[A]の範囲で変動する場合は、Iout=±1[A]と表され、逆相で変動する場合は、Iout=−/+1[A]と表される。
正電源側の第1増幅器51のトランジスタ20のコレクタには、正電源電圧(+V)として+12[V]が与えられている。また、負電源側の第2増幅器52の電流検出抵抗22の一端には、負電源電圧(−V)として−12[V]が与えられており、電流検出抵抗22の他端は、トランジスタ21のエミッタと帰還抵抗19の接続点P3に接続されている。
まず、正電源側の第1増幅器51に注目すると、オペアンプ16の非反転入力端子には、入力電圧Vin=0±1[V]が与えられる。帰還抵抗18の抵抗値Rf1は、利得抵抗12の抵抗値Rg1の7倍(Rf1=7Rg1)となっていて、増幅率が8倍の非反転増幅器を形成しているため、トランジスタ20のエミッタには、入力電圧Vinと同相で±8[V]が出力され、これが増幅回路10の出力電圧Voutとなる。すなわち、Vout=±8[V]となる。
トランジスタ20のベース−エミッタ間電圧VBEが0.7[V]であるとき、そのベース電圧すなわちオペアンプ16の出力電圧は、0.7±8[V]となる。すなわち、入力電圧Vinが+1[V]のときに0.7+8[V]=+8.7[V]となり、入力電圧Vinが0[V]のときに+0.7[V]となり、入力電圧Vinが−1[V]のときに0.7−8[V]=−7.3[V]となる。
オペアンプ16の電源としては、0.7±8[V]の出力電圧を得ることができるような電源電圧を与えれば良い。例えば、増幅回路10全体の電源電圧となっている±12[V]をそのまま、オペアンプ16の電源として使用することができる。
次に、負電源側の第2増幅器52に注目する。入力電圧Vinは、Vb2b=−10.6[V]のバイアス電源14と、利得抵抗13とを介して、オペアンプ17の反転入力端子に与えられるので、入力電圧Vinが±1[V]のとき、利得抵抗13とバイアス電源14の接続点での電圧は、−10.6±1[V]となる。
オペアンプ17の非反転入力端子には、バイアス電源15によって、−10.6[V]のバイアス電圧Vb2aが印加されているから、オペアンプ17は、その反転入力端子と利得抵抗13との接続点P5の電圧が、バイアス電圧Vb2a=−10.6[V]に等しくなるように動作する。このため、帰還抵抗19の抵抗値Rf2と利得抵抗13の抵抗値Rg2を等しくする(Rf2=Rg2)と、帰還抵抗19とトランジスタ21のエミッタと電流検出抵抗22の接続点P3の電圧は、逆相で−10.6−/+1[V]となるように、オペアンプ17は動作する。
Vin=+1[V]の時、つまり、入力電圧Vinの変化量の絶対値が+側で最大の時に、接続点P3の電圧の変化量の絶対値が−側で最大になり、逆に、Vin=−1[V]の時、つまり、入力電圧Vinの変化量の絶対値が−側で最大の時に、接続点P3の電圧の変化量の絶対値が+側で最大になる。具体的に言うと、Vin=+1[V]の時、接続点P3の電圧は−10.6−1=−11.6[V]となり、Vin=−1[V]の時には、接続点P3の電圧は−10.6+1=−9.6[V]となる。Vin=0[V]の時には、接続点P3の電圧は−10.6[V]となるのである。
電流検出抵抗22の抵抗値Riは、2[Ω]に設定されている。電流検出抵抗22の一端の電圧が−12[V]の負電源電圧に等しく、他端の電圧が−10.6−/+1[V]となるように、第2増幅器52が動作するということは、すなわち、電流検出抵抗22を流れる電流IRが、IR=0.7−/+0.5[A]になるように動作するということである。
帰還抵抗19の抵抗値Rf2が電流検出抵抗22の抵抗値Riよりも十分に大きい場合(Rf2>>Ri)、トランジスタ21のエミッタ電流も0.7−/+0.5[A]と考えて良い。さらに、トランジスタ21の増幅率が十分に大きいとき、そのベース電流は十分に小さく、そのエミッタ電流はコレクタ電流に等しいと考えて良いので、トランジスタ21のコレクタ電流が0.7−/+0.5[A]になるように、第2増幅器52が動作すると考えて良い。
その結果、負電源側の第2増幅器52は、入力電圧Vin=0±1Vのとき、出力電流が0.7−/+0.5[A]となるような、電流出力(定電流動作=高インピーダンス出力)の反転増幅器となる。
トランジスタ21のベース−エミッタ間電圧(VBE)が0.7[V]、そのエミッタ電圧が−10.6−/+1[V]のとき、そのベース電圧すなわちオペアンプ17の出力電圧は、−9.9−/+1[V]となる。
オペアンプ17の電源としては、−9.9−/+1[V]の出力電圧を得ることができる電源電圧を与えれば良い。例えば、基準電位の0[V]と、増幅回路10全体の電源電圧となっている−12[V]とを、使用することができる。また、オペアンプ17として低電源電圧タイプ(例えば5[V]タイプ)を使用したい場合は、−7[V]と−12[V]などを電源電圧として使用することもできる。
図2の増幅回路10全体に注目すると、入力電圧Vinが0±1[V]のとき、出力電圧Voutは0±8[V]であり、8[Ω]のスピーカに流れる電流は0±1[A]であるが、上記のように負電源側の第2増幅器52の出力電流が0.7−/+0.5[A]となる結果、正電源側の第1増幅器51の出力電流は0.7±0.5[A]となる。
すなわち、入力電圧Vin=+1[V]のとき、正電源側の第1増幅器51の出力電流は0.7+0.5[A]=1.2[A]、負電源側の第2増幅器52の出力電流は0.7−0.5[A]=0.2[A]となり、負荷である8[Ω]のスピーカに流れる電流は+1[A]となる。
入力電圧Vin=0[V]のとき、正電源側の第1増幅器51の出力電流と負電源側の第2増幅器52の出力電流が、いずれも0.7[A]となるから、負荷である8[Ω]のスピーカには電流は流れない。
入力電圧Vin=−1[V]のとき、正電源側の第1増幅器51の出力電流は0.7−0.5[A]=0.2[A]、負電源側の第2増幅器52の出力電流は0.7+0.5[A]=1.2[A]となり、負荷である8[Ω]のスピーカに流れる電流は−1[A]となる。
いずれの場合も、第1増幅器51及び第2増幅器52の出力電流はカットオフせず、A級動作となっている。
以上説明したように、本第1実施形態に係る増幅回路10は、A級定電圧駆動増幅器として動作する第1増幅器51と、A級定電流駆動増幅器として動作する第2増幅器52とを備えており、第1増幅器51はオペアンプ16とNPN型トランジスタ20を用いて構成され、第2増幅器52はオペアンプ17とNPN型トランジスタ21を用いて構成されているから、一方の導電型のトランジスタ(能動素子)があれば足り、従来のように異なる導電型のトランジスタは不要である。
よって、増幅回路10は、入手の難しいPNP型トランジスタやPチャネル型FET等を使用せずに製造することができ、その製造に支障を来すことがない。
また、第1増幅器51と第2増幅器52は、いずれも、変動しない接地点を基準電位として動作するため、第1増幅器51と第2増幅器52は、いずれも、高速で動作する。よって、増幅回路10も高速(例えば数百kHz以上の広帯域)で動作する。
さらに、第1増幅器51が、オペアンプ16の出力側に接続されたNPN型トランジスタを備えているので、オペアンプ16の電流駆動能力は増幅回路10の最大出力電流よりも小さくてよい。
なお、図1と図2には、正電源側の第1増幅器51が非反転増幅器とされ、負電源側の第2増幅器52が反転増幅器である構成例が示されているが、正電源側の第1増幅器51が反転増幅器とされ、負電源側の第2増幅器52が非反転増幅器である構成としてもよい。この構成でも、第1及び第2増幅器51、52が協調動作するが、入力電圧Vinと出力電圧Voutが逆相となり、増幅回路全体としては反転増幅回路となる。
(第2実施形態)
図3は、本発明の第2実施形態に係る増幅回路10aの全体構成を示す。
本第2実施形態に係る増幅回路10aは、上述した第1実施形態の増幅回路10の変形例に相当する。
PNP型トランジスタやPチャネルFET、PチャネルIGBT等の能動素子が容易に入手できる場合は、これらを能動素子として使用することも可能である。図3に示した本第2実施形態に係る増幅回路10aは、上述した第1実施形態の増幅回路10において、NPN型トランジスタ20及び21に代えて、PNP型トランジスタ20a及び21aを用いたものであり、それ以外の構成は、上述した第1実施形態の増幅回路10と同じである。したがって、構成が同一の部分については、同一の構成要素には同一の符号を付してその説明を省略し、相違点のみについて説明する。
第2実施形態の増幅回路10aは、負電源側の第1増幅器51aが定電圧駆動の非反転増幅器として動作し、正電源側の第2増幅器52aが定電流駆動の反転増幅器として動作する。したがって、正電源側の第1増幅器51が定電圧駆動の非反転増幅器として動作し、負電源側の第2増幅器52がとして動作する第1実施形態の増幅回路10とは、第1増幅器51aと第2増幅器52aの配置が上下逆になっている。
増幅回路10aの全体の出力電圧Voutは、負電源側に配置された低インピーダンス出力・定電圧駆動の第1増幅器51aによって決まり、正電源側に配置された高インピーダンス出力・定電流駆動の第2増幅器52aは、出力電圧Voutに影響を与えない。
本第2実施形態に係る増幅回路10aは、上述した第1実施形態の増幅回路10と同じ効果が得られることが明らかである。
(第3実施形態)
図4は、本発明の第3実施形態に係る増幅回路10bの全体構成を示す。
本第3実施形態に係る増幅回路10bは、上述した第1実施形態の増幅回路10の変形例に相当する。第1実施形態の増幅回路10(図1を参照)では、定電流駆動の第2増幅器52に用いられたオペアンプ17の非反転入力端子と反転入力端子に、それぞれ、バイアス電源15及び14(バイアス電圧Vb2a及びVb2b)が設けられているが、本発明はこのような構成に限定されるわけではない。定電流駆動の増幅器として動作すれば足り、バイアス電源を付加する位置やその回路構成は任意である。
図4に示した第3実施形態の増幅回路10bは、定電流駆動の第2増幅器52に使用されているオペアンプ17の出力端子にバイアス電源15が設けられ、接続点P3と帰還抵抗19の間にバイアス電源14が設けられている。設置方向は、バイアス電源15の−側端子がトランジスタ21のエミッタ側に来るように設定され、バイアス電源14の−側端子が接続点P3側に来るように設定されている。それ以外の構成は、上述した第1実施形態の増幅回路10と同じである。
本第3実施形態に係る増幅回路10bも、上述した第1実施形態の増幅回路10と同じ効果が得られることが明らかである。
(第4実施形態)
図5は、本発明の第4実施形態に係る増幅回路10cの全体構成を示す。この増幅回路10cは、上述した第1実施形態の増幅回路10の変形例に相当する。
増幅回路10cは、出力抵抗23の配置位置が接続点P1とP2の間に変わっている点と、バイアス電源26(バイアス電圧Vb1a)とバイアス電源27(バイアス電圧Vb1b)が、オペアンプ16の非反転入力端子と反転入力端子にそれぞれ付加されている点を除き、上述した第1実施形態の増幅回路10と同じ構成である。したがって、構成が同一の部分については、同一の構成要素には同一の符号を付してその説明を省略し、相違点のみについて説明する。
図5に示すように、正電源側の第1増幅器51bは、定電圧駆動出力すなわち低インピーダンス出力の非反転増幅器となっている点は、上述した第1実施形態の増幅回路10の第1増幅器51と同じであるが、上記第1実施形態の第1増幅器51が接地電位を基準として動作するのに対し、本第4実施形態の第1増幅器51bは正の電圧(バイアス電圧で直流電位を与えた電圧)を基準として動作する点で異なっている。バイアス電源26及び27は、そのために設けられたものである。
負電源側の第2増幅器52は、上述した第1実施形態の第2増幅器52と同じであり、定電流駆動出力すなわち高インピーダンス出力の反転増幅器となっている。
本第4実施形態に係る増幅回路10cは、上述した第1実施形態の増幅回路10と同じ効果に加えて、第1増幅器51bのオペアンプ16の電源電圧を下げることができるという効果も得られる。
なお、図5には、正電源側の第1増幅器51bが非反転増幅器とされ、負電源側の第2増幅器52が反転増幅器である構成例が示されているが、正電源側の第1増幅器51bが反転増幅器とされ、負電源側の第2増幅器52が非反転増幅器である構成としてもよい。この構成でも、第1及び第2増幅器51b、52が協調動作するが、入力電圧Vinと出力電圧Voutが逆相となり、増幅回路全体としては反転増幅回路となる。これも、上記第1実施形態と同じである。
図5に示した本第4実施形態に係る増幅回路10cの各部の電位や電流の数値例を図6に示す。この数値例では、出力インピーダンスが50[Ω]の増幅回路を例示している。正電源側の第1増幅器51bは低インピーダンス出力なので、出力抵抗23の抵抗値をRout=50[Ω]とすることによって、増幅回路10c全体の出力インピーダンスを50[Ω]とすることができる。負電源側の第2増幅器52は高インピーダンス出力のため、増幅回路10c全体の出力インピーダンスには影響を及ぼさない。
ここでは、増幅回路10c全体の増幅率は10倍とし、入力電圧Vinが±1[V]のとき、負荷開放時には出力電圧Voutは±10[V]となる例を示す。出力インピーダンスが50[Ω]のため、負荷インピーダンスを50[Ω]としたときは、出力電圧Voutは±5[V]となる。
まず、正電圧側の第1増幅器51bに注目すると、NPN型トランジスタ20のコレクタには、+15[V]の正電源電圧が与えられている。
入力電圧Vin=0±1[V]は、バイアス電源26を介してオペアンプ16の非反転入力端子に与えられるので、その非反転入力端子に印加されるのは、入力電圧Vinにバイアス電圧Vb1a=+7[V]が加算された7±1[V]である。利得抵抗12の一端には、バイアス電圧Vb1b=+7[V]が印加されている。オペアンプ16は、その反転入力端子の電圧、すなわち利得抵抗12との接続点P4の電圧が、非反転入力端子の電圧である7±1[V]に等しくなるように動作する。帰還抵抗18の抵抗値Rf1は、利得抵抗12の抵抗値Rg1の4倍(Rf1=4Rg1)とされていて、第1増幅器51bが増幅率5倍の非反転増幅器を形成しているため、トランジスタ20のエミッタすなわち接続点P1に出力される電圧は、7±5[V]となるように、オペアンプ16は動作する。
トランジスタ20のベース−エミッタ間電圧VBEが0.7[V]、そのエミッタ(接続点P1)の電圧が7±5[V]のとき、そのベース電圧すなわちオペアンプ16の出力電圧は、7.7±5[V]となる。
オペアンプ16の電源としては、7.7±5[V]の出力電圧を得ることができる電源電圧を与えれば良い。例えば、電源電圧が出力電圧よりも2[V]以上高ければ正常に動作するオペアンプを用いるのであれば、7.7±7[V]、すなわち+14.7[V]と+0.7[V]を電源電圧として与えれば良い。オペアンプの電源電圧範囲に余裕があれば、正電源電圧の+15[V]と基準電位の0[V]を、電源電圧として与えることもできる。
次に、負電圧側の第2増幅器52に注目する。
入力電圧Vinは、バイアス電圧Vb2bが−15[V]のバイアス電源14と利得抵抗13を介して、オペアンプ17の反転入力端子に与えられている。これにより、入力電圧Vinが0±1Vのとき、利得抵抗13とバイアス電源14との接続点の電圧は、−15±1[V]となる。
オペアンプ17の非反転入力端子には、−15[V]のバイアス電圧Vb2aが印加されている。この結果、オペアンプ17の反転入力端子が−15[V]となるように動作する。これにより、帰還抵抗19の抵抗値Rf2と利得抵抗13の抵抗値Rg2が等しい場合(Rf2=Rg2)、帰還抵抗19とトランジスタ21のエミッタと電流検出抵抗22の接続点P3は、−15−/+1[V]となるように動作する。
電流検出抵抗22の抵抗値Riは10[Ω]であり、その一端が−16.4[V]の負電源に接続されており、電流帰還抵抗22の他端の電圧(接続点P3の電圧)が−15−/+1[V]となるように動作するということは、すなわち、電流帰還抵抗22に流れる電流が140−/+100[mA]になるように動作するということである。帰還抵抗19が電流検出抵抗22よりも十分大きい場合(Rf2>>Ri)、トランジスタ21のエミッタ電流が140−/+100[mA]になるように動作すると考えて良い。さらに、トランジスタ21の増幅率が十分に大きいとき、ベース電流は十分に小さく、エミッタ電流=コレクタ電流と考えて良いので、トランジスタ21のコレクタ電流が140−/+100[mA]になるように動作すると考えて良い。
その結果、負電源側の第2増幅器52は、入力電圧Vinが0±1Vのとき、出力電流が140−/+100[mA]となるような、電流出力(定電流動作=高インピーダンス出力)の増幅器となる。
トランジスタ21のベース−エミッタ間電圧VBEが0.7[V]、そのエミッタ電圧が−15−/+1[V]のとき、そのベース電圧すなわちオペアンプ17の出力電圧は−14.3−/+1[V]となる。
オペアンプ17の電源としては、−14.3−/+1[V]の出力電圧を得ることができる電源電圧を与えれば良い。例えば、基準電位の0[V]と、増幅回路10c全体の負電源電圧となっている−16.4[V]とを使用することができる。また、オペアンプ17として低電源電圧タイプ(例えば5[V]タイプ)を使用したい場合は、例えば、−16.4[V]の負電源電圧と、−11.4[V](=−16.4+5[V])などを電源電圧として使用することもできる。
続いて、図6の増幅回路10cの全体に注目し、負荷開放の場合(すなわち、負荷25のインピーダンス=ZLが十分大きく、負荷25に電流が流れない場合)を考える。
入力電圧Vinが+1[V]の時、正電源側の第1増幅器51bの出力電圧は、+7+5[V]=+12[V]、負電源側の第2増幅器52の出力電流は、140−100[mA]=40[mA]である。この40[mA]の出力電流が50[Ω]の出力抵抗23に流れることで、2[V]の電圧降下が生じ、それによって、増幅回路10c全体の出力電圧Voutは、+12−2[V]=+10[V]となる。
入力電圧Vinが0[V]の時、正電源側の第1増幅器51bの出力電圧は、+7[V]、負電源側の第2増幅器52の出力電流は、140[mA]である。この140[mA]の出力電流が50[Ω]の出力抵抗23に流れることで、7[V]の電圧降下が生じ、それによって増幅回路10c全体の出力電圧Voutは、0[V]となる。
入力電圧Vinが−1[V]の時、正電源側の第1増幅器51bの出力電圧は、+7−5[V]=+2[V]、負電源側の第2増幅器52の出力電流は、140+100[mA]=240[mA]である。この240[mA]の出力電流が50[Ω]の出力抵抗23に流れることで、12[V]の電圧降下が生じ、それによって増幅回路10c全体の出力電圧Voutは、+2−12[V]=−10[V]となる。
いずれの場合も、第1増幅器51b及び第2増幅器52の出力電流はカットオフせず、A級動作となっている。
次に、図6の増幅回路10c全体に注目し、負荷25のインピーダンス=ZLが50[Ω]の場合を考える。
正電源側の第1増幅器51bは、定電圧駆動(低インピーダンス出力)であり、出力抵抗23を経由した増幅回路10c全体の出力電圧Voutの出力インピーダンスも、50[Ω]である。負電源側の第2増幅器52は、定電流駆動(高インピーダンス出力)なので、増幅回路10c全体の出力インピーダンスには影響しない。よって、増幅回路10c全体としては、出力インピーダンス50[Ω]で、50[Ω]の負荷25(インピーダンス=ZL)を駆動するのと等価になる。つまり、負荷開放時に±10[V]の出力電圧Voutが得られる場合、負荷25のインピーダンスZLが50[Ω]であれば、±5[V]の出力電圧Voutが得られる。
ここでは、負荷開放時の出力電圧Vout=±10[V]が得られる例を示したが、この時の正電源側の第1増幅器51bの出力端子(トランジスタ20のエミッタ)の電圧は、7±5[V]であり、出力電圧の振幅が半分で済んでいることが分かる。これは、負電源側の第2増幅器52が、出力抵抗23を介して正電源側の第1増幅器51bと協調動作し、第1増幅器51bの出力を援助するように動作しているからである。
このように、上述した第1実施形態の増幅回路10と同じ効果に加えて、正電源側の第1増幅器51bの出力電圧の振幅が半分で済むため、第1増幅器51bで使用しているオペアンプ16の電源電圧もまた半分程度で済む、という効果が得られる。
なお、この例では、正電源側の第1増幅器51bと負電源側の第2増幅器52がほぼ同等の出力駆動を負担することによって、正電源側の第1増幅器51bの出力電圧の振幅を半分で済ませている。しかし、これに限定されるわけではない。例えば、負電源側の第2増幅器52の負担をより大きくすることによって、正電源側の第1増幅器51bの出力電圧の振幅を半分以下にすることもできるし、負電源側の第2増幅器52の負担をより小さくすることによって、正電源側の第1増幅器51bの出力電圧の振幅を半分よりも大きく設定することも可能である。
また、図5と図6では、正電源側の第1増幅器51bが非反転増幅器、負電源側の第2増幅器52が反転増幅器である例を示している。これとは逆に、第1増幅器51bを反転増幅器、第2増幅器52を非反転増幅器とした場合でも、両方の増幅器51b及び52が協調動作するが、入力電圧Vinと出力電圧Voutは逆相となり、本第4実施形態に係る増幅回路10cの全体としては反転増幅回路となる。
図5に示された構成を持つ第4実施形態に係る増幅回路10cにおいても、上記第2実施形態(図3を参照)と同様に、NPN型トランジスタ20及び21に代えて、PNP型トランジスタ20a及び21aを使用することも可能である。
図7と図8は、図5に示された第4実施形態に係る増幅回路10cにおいて、発明者が最適と考えるオペアンプ及びNPN型トランジスタを用いた場合のシミュレーション結果を示す。図7は増幅回路10cの周波数特性の一例を、図8はそのパルス応答波形の一例を示している。
図7の周波数特性図からは、400[MHz]強の広帯域(−3[dB]点)が得られていることが分かる。図8のパルス応答波形図からは、0.8[ns]強の高速な立ち上がり時間と立下り時間(10[%]〜90[%])が得られ、特に50[Ω]負荷時には、オーバシュート・アンダシュートがほとんど生じない良好なパルス応答波形が得られていることが分かる。
(第5実施形態)
図9は、本発明の第5実施形態に係る増幅回路10dの全体構成を示す。
本第5実施形態に係る増幅回路10dは、上述した第4実施形態の増幅回路10c(図5を参照)の変形例に相当する。
上記第4実施形態の増幅回路10cでは、出力抵抗23の全部(抵抗値=Rout)が、正電源側の第1増幅器51bの出力端子と負電源側の第2増幅器52の出力端子との間に挿入されている。これに対し、本第5実施形態に係る増幅回路10dでは、図9に示すように、出力抵抗23を二つの出力抵抗23a(抵抗値=Rout1)及び出力抵抗23b(抵抗値=Rout2)に分割し、一方の出力抵抗23aを第1増幅器51bの出力端子と第2増幅器52の出力端子の間(接続点P1とP2の間)に挿入し、他方の出力抵抗23bを接続点P2と増幅回路10d全体の出力端子24の一方の間に挿入している。第5実施形態の増幅回路10dは、上記第4実施形態の増幅回路10cをこのように変形することで構成されたものである。増幅回路10dでは、増幅回路10dの出力インピーダンスはRout1+Rout2となる。
(第6実施形態)
図10は、本発明の第6実施形態に係る増幅回路10eの全体構成を示す。
本第6実施形態に係る増幅回路10eは、上述した第1実施形態の増幅回路10(図1を参照)の変形例に相当するものであり、その増幅回路10にオーバーオール帰還部53を追加した構成を持つ。
上述した第1〜第5実施形態に係る増幅回路10、10a、10b、10c及び10dでは、バイアス電圧の誤差やアンバランス、正電源側の第1増幅器51や51bなどと負電源側の第2増幅器52などのアンバランス等が、周囲温度の変化などによって直流的な誤差(直流オフセット)が生じる要因となる可能性がある。しかし、このような直流的な誤差は、オーバーオールの帰還をかけることによって低減できる場合が多く、増幅回路の性能向上に有効である。
図10は、図1に示した第1実施形態の増幅回路10の入力側に、オーバーオール帰還用のオペアンプ28と、オーバーオール帰還のための帰還抵抗29(抵抗値=Rf)及び利得抵抗30(抵抗値=Rg)を追加した回路構成となっている。帰還抵抗29は、接続点P2とオペアンプ28の反転入力端子の間に接続され、利得抵抗30は、その反転入力端子と接地点との間に接続されている。入力電圧Vinは、オペアンプ28の非反転入力端子に印加される。オーバーオール帰還用のオペアンプ28、帰還抵抗29及び利得抵抗30は、オーバーオール帰還部53を構成している。
このような増幅回路10e全体の増幅率は、帰還抵抗29の抵抗値Rfと利得抵抗30の抵抗値Rgによって決まる。
正電源側の第1増幅器51と負電源側の第2増幅器52からなる増幅回路部(つまり、図1の増幅回路10に相当する部分)の増幅率が1よりも大きい場合、オーバーオール帰還用オペアンプ28の出力電圧範囲は、本実施形態の増幅回路10e全体の出力電圧範囲の増幅率分の1で済む。このため、このオペアンプ28には低電源電圧タイプのオペアンプを使用可能な場合が多く、したがって、高速な低電源電圧タイプのオペアンプを選択することが容易である。
第1増幅器51と第2増幅器52からなる増幅回路部(図1の増幅回路10に相当する部分)に関する様々な変形例(上述した第2〜第5実施形態を参照)は、本第6実施形態の増幅回路10eにも適用可能であることは言うまでもない。また、本第6実施形態の増幅回路10eでは、オペアンプ28、帰還抵抗29及び利得抵抗30を用いた最も基本的な構成のオーバーオール帰還部53が追加されているが、本発明はこれに限定されるわけではない。オーバーオール帰還が実行できれば足りるのであるから、オーバーオール帰還部53の構成は任意であり、したがって、図10に示した構成以外の任意の構成も使用可能である。
(第7実施形態)
図11は、本発明の第7実施形態に係る増幅回路10fの全体構成を示す。
本第7実施形態に係る増幅回路10fは、上述した第5実施形態の増幅回路10d(図9を参照)の変形例に相当するものであり、その増幅回路10dにオーバーオール帰還部を追加した構成を持つ。
図11に示された第7実施形態の増幅回路10fは、図9に示した第5実施形態の増幅回路10dの入力側に、オーバーオール帰還用のオペアンプ28を追加し、さらに出力電流の帰還回路31(帰還定数=α)と、出力電圧の帰還回路32(帰還定数=β)と、帰還回路31の出力と帰還回路32の出力を加算する加算器33とを追加した回路構成となっている。加算器33の出力は、オペアンプ28の反転入力端子に与えられ、入力電圧Vinはオペアンプ28の非反転入力端子に印加される。オーバーオール帰還用のオペアンプ28と、出力電流の帰還回路31と、出力電圧の帰還回路32と、加算器33は、オーバーオール帰還部53aを構成している。
以下、この増幅回路10fについて詳細に説明する。
まず、本実施形態の増幅回路10f全体の増幅率をKとする。この増幅回路10fの出力インピーダンスRoutは、出力抵抗23a(抵抗値=Rout1)+出力抵抗23b(抵抗値=Rout2)の和に等しい。つまり、Rout=Rout1+Rout2である。
出力抵抗23bの両端に生じる電圧をVout2とすると、出力電流、すなわち出力抵抗23bに流れる電流=負荷ZLに流れる電流Ioutは、Iout=Vout2÷Rout2と表すことができる。このようにして得た出力電流Ioutは、出力電流の帰還回路31に与えられる。また、負荷ZLの両端に生じる出力電圧Voutは、そのまま出力電圧の帰還回路32に与えられる。そして、出力電流Ioutの帰還回路31の出力と、出力電圧Voutの帰還回路32の出力は、加算器33において加算され、オーバーオール帰還用のオペアンプ28の反転入力端子に与えられる。
ここでまず、負荷25のインピーダンスZLが無限大(すなわち負荷開放)の場合を考えると、負荷25には電流が流れないので、出力電流Iout=0である。また、出力電圧Vout=入力電圧Vin×増幅率Kである。
負荷25のインピーダンスがゼロ(ZL=0)(すなわち負荷短絡)の場合を考えると、負荷25には電圧が生じないので、出力電圧Vout=0である。また、出力電流Iout=(入力電圧Vin×増幅率K)÷出力インピーダンスRout=(入力電圧Vin×増幅率K)÷(出力抵抗Rout1+出力抵抗Rout2)である。
まず、オペアンプ28の出力は、反転入力端子と非反転入力端子の電位差がゼロになるように動作し、出力電流Ioutの帰還回路31の出力と、出力電圧Voutの帰還回路32の出力は、加算器33で加算されてから、オペアンプ28の反転入力端子に与えられているので、
Vin=Iout×α+Vout×β ・・・・・・・・・・・・・・・(1)
と表される。
負荷25のインピーダンスが無限大(負荷開放)の場合を式(1)に当てはめると、
Vin=0×α+Vin×K×β ・・・・・・・・・・・・・・・・・(2)
となる。
負荷ZLがゼロ(負荷短絡)の場合を式(1)に当てはめると、
Vin=(Vin×K)÷Rout×α+0×β ・・・・・・・・・・(3)
となる。
式(2)から1=K×βが成立するから、β=1÷Kが得られる。また、式(3)から1=K÷Rout×αが成立するから、α=Rout÷Kが得られる。すなわち、オーバーオール帰還の帰還定数αとβをこのように選択すれば、増幅回路10f全体が、出力抵抗Rout(=Rout1+Rout2)、増幅率Kとして動作する。
第1増幅器51bと第2増幅器52からなる増幅回路部(図9の増幅回路10dに相当する部分)に関する様々な変形例は、本実施形態の増幅回路10eにも適用可能であることは言うまでもない。また、本実施形態の増幅回路10eでは、オペアンプ28、出力電流の帰還回路31、出力電圧の帰還回路32および加算器33を用いたオーバーオール帰還部53aが追加されているが、本発明はこれに限定されるわけではない。オーバーオール帰還が実行できれば足りるのであるから、オーバーオール帰還部53aの構成は任意であり、したがって、図11に示した構成以外の任意の構成も使用可能である。
例えば、オーバーオール帰還方法の変形例として、帰還回路31の出力と帰還回路32の出力を加算して得た加算器33の出力電位を、バイアス電源27の接地側、またはバイアス電源14の接地側に帰還する方法が考えられる。帰還回路31及び32は、直流特性の改善を目的として設けられているので、この方法による場合は、帰還回路31及び32は直流的に動作すればよく、したがって、増幅回路10f全体の動作速度より遅くても問題ない、という利点がある。
オーバーオール帰還方法の他の変形例として、帰還定数αとβの値を図11の構成の場合の値とは異ならせることによって、増幅回路10f全体の出力抵抗Routを、Rout1+Rout2とは異ならせることも可能である。
(第8実施形態)
図12は、本発明の第8実施形態に係る増幅回路10gの全体構成を示す。
本第8実施形態に係る増幅回路10gは、上述した第5実施形態の増幅回路10d(図9を参照)の変形例に相当するものであり、その増幅回路10dにオーバーオール帰還部53bを追加した構成を持つ。また、この増幅回路10gは、図11の第7実施形態の増幅回路10fにおける帰還回路部53aをより具体的にしたものに相当するから、増幅回路10fと構成が同一の部分については、同一の構成要素には同一の符号を付してその説明を省略し、相違点のみについて説明する。
オーバーオール帰還部53bにおいて、帰還抵抗34(抵抗値=RfIout)は出力電流Ioutの帰還回路に含まれ、帰還抵抗35(抵抗値=RfVout)は出力電圧Voutの帰還回路に含まれる。加算器33は、帰還抵抗34のオペアンプ28側の端部と、帰還抵抗35のオペアンプ28側の端部を、オペアンプ28の反転入力端子に接続することによって実現している。この場合、Vout2÷Rout2で表される出力電流Ioutは、出力抵抗23(抵抗値=Rout2)で電圧Vout2に変換されて、帰還抵抗34の出力端子24側の端部に印加されている。出力電圧Voutは、直接、帰還抵抗35の出力端子24側の端部に印加されている。
帰還抵抗34及び35のオペアンプ28側の端部は、相互に接続されてから、オペアンプ28の反転入力端子と利得抵抗36(抵抗値=Rg)の一端の接続点に接続されている。利得抵抗36の他端は、接地点(基準電位)に接続されている。
オーバーオール帰還部53bは、以上のような回路構成を有しているので、帰還回路31の電流に関する帰還定数αは、帰還抵抗34の抵抗値RfIoutと利得抵抗36の抵抗値Rgを用いて、α=RfIout÷(RfIout+Rg)と表すことができる。また、帰還回路32の電圧に関する帰還定数βは、帰還抵抗35の抵抗値RfVoutと利得抵抗36の抵抗値Rgを用いて、β=RfVout÷(RfVout+Rg)と表すことができる。したがって、図11の増幅回路10fと同様に、オーバーオール帰還が実現される。
(第9実施形態)
図13は、本発明の第9実施形態に係る増幅回路10hの全体構成を示す。
第9実施形態に係る増幅回路10hは、上述した第4実施形態の増幅回路10c(図5を参照)の変形例に相当するものであり、その増幅回路10cにオーバーオール帰還部53cを追加した構成を持つ。また、図11の増幅回路10fとの違いは、出力電流Ioutを得る方法のみである。したがって、増幅回路10fと構成が同一の部分については、同一の構成要素には同一の符号を付してその説明を省略し、相違点のみについて説明する。
図13に示した増幅回路10hでは、出力抵抗23(抵抗値=Rout)に流れる電流と、電流検出抵抗22(抵抗値=Ri)に流れる電流の差によって、出力電流Ioutを得ている。具体的に言うと、出力抵抗23の両端に生じる電圧V1と、出力抵抗23の抵抗値Routによって、出力抵抗23に流れる電流を知る。また、電流検出抵抗22(抵抗値=Ri)の両端に生じる電圧V2と、電流検出抵抗22の抵抗値Riの値によって、電流検出抵抗22に流れる電流を知る。そして、出力抵抗23に流れる電流と電流検出抵抗22に流れる電流の差を取ることによって、すなわち、Iout=(V1÷Rout)−(V2÷Ri)という関係式によって、出力電流Ioutを得ている。
厳密に言えば、負電源側の第2増幅器52の出力電流(つまり、トランジスタ21のコレクタ電流)と電流検出抵抗22に流れる電流との間には、若干の差がある。すなわち、第2増幅器52の帰還抵抗19に流れる電流や、トランジスタ21のベース電流がわずかに存在するので、これらを補正する必要が生じる場合も有り得る。
(第10実施形態)
図14は、本発明の第10実施形態に係る増幅回路10iの全体構成を示す。
第10実施形態に係る増幅回路10iは、上述した第4実施形態の増幅回路10c(図5を参照)の変形例に相当するものであり、その増幅回路10cにオーバーオール帰還部53dを追加した構成を持つ。また、図11の増幅回路10fとの違いは、出力電流Ioutを得る方法のみである。したがって、増幅回路10fと構成が同一の部分については、同一の構成要素には同一の符号を付してその説明を省略し、相違点のみについて説明する。
図14に示した増幅回路10iでは、出力抵抗23a(抵抗値=Rout1)に加えて、負電源側の第2増幅器52の出力に出力抵抗23b(抵抗値=Rout2)を追加することによって、第2増幅器52の出力電流(つまりトランジスタ21のコレクタ電流)がより正確になるようにしている。すなわち、図14の回路構成では、第2増幅器52の出力電流が、第2増幅器52の帰還抵抗19に流れる電流や、トランジスタ21のベース電流の影響を受けないのである。ここで、第2増幅器52は定電流駆動(=高インピーダンス)であるから、出力抵抗23bの抵抗値Rout2を定電流駆動のインピーダンスよりも十分に小さく取れば、出力抵抗23bを追加することによる影響は生じない。
図14の増幅回路10iでは、正電源側の第1増幅器51bの出力抵抗23a(抵抗値=Rout1)に流れる電流と、負電源側の第2増幅器52の出力抵抗23b(抵抗値=Rout2)に流れる電流の間の差から、出力電流Ioutを得ている。具体的に言うと、第1増幅器51bの出力抵抗23aの両端に生じる電圧V1と、出力抵抗23aの抵抗値Rout1によって、第1増幅器51bの出力抵抗23aに流れる電流を知る。また、負電源側の第2増幅器52の出力抵抗23b(抵抗値=Rout2)の両端に生じる電圧V2と、出力抵抗23bの抵抗値Rout2によって、第2増幅器52の出力抵抗23bに流れる電流を知る。そして、これら二つの電流の差を取ることによって、出力電流Ioutを得ている。
このように、上述した実施形態の増幅回路(変形例を含む)では、オーバーオールの帰還をかけることが可能であり、それによって当該増幅回路の性能を向上させることができる。
(第11実施形態)
図15は、本発明の第11実施形態に係る増幅回路10jの全体構成を示す。
本第11実施形態に係る増幅回路10jは、上述した第4実施形態の増幅回路10c(図5を参照)の変形例に相当するものであり、その第1増幅器51cは、増幅回路10cの第1増幅器51bのトランジスタ20を省略した構成を持つ。したがって、増幅回路10cと構成が同一の部分については、同一の構成要素には同一の符号を付してその説明を省略し、相違点のみについて説明する。
上記第4実施形態の増幅回路10cにおいて、正電源側の第1増幅器51b中のNPN型トランジスタ20は、前述のように、A級動作のエミッタフォロア回路を形成している。エミッタフォロア回路は、電圧増幅率は1弱であるが、電流増幅率を有しているため、オペアンプ16の出力電流(すなわちトランジスタ20のベース電流)は、トランジスタ20のエミッタ電流よりも少なくて済む。逆に言えば、オペアンプ16が十分な電流駆動能力を有している場合は、トランジスタ20は不要であり、図15のように、トランジスタ20を省略する構成を取ることが可能である。この場合、オペアンプ16の出力電流が大きくなることと、トランジスタ20のベースエミッタ間電圧VBEによる0.7[V]程度の電位差が生じる点が、図5の増幅回路10cとは異なっているが、これ以外は図5と同様である。
なお、上述した第1〜第3実施形態や第5〜第10実施形態においても、同様に、トランジスタ20または20aを省略することが可能であり、さらにこれらの実施形態の変形を適用することも可能である。本第11実施形態のように第4実施形態に対して適用し、あるいは第5実施形態(図9を参照)に適用する場合には、低電源電圧のオペアンプを使用できるが、低電源電圧のオペアンプには電流駆動能力が大きいことを特長としているものもあるので、特に効果的である。
オペアンプ16が単体では十分な電流駆動能力を有していない場合には、図16〜図18に示すように、オペアンプ16にオペアンプ37を並列接続することによって、電流駆動能力を向上させることができる。
(第12実施形態)
図16は、本発明の第12実施形態に係る増幅回路10kの全体構成を示す。
本第12実施形態に係る増幅回路10kは、上述した第11実施形態の増幅回路10j(図15を参照)の変形例に相当するものであり、その第1増幅器51dは、トランジスタ20を省略した第1増幅器51cにオペアンプ37を追加した構成を有している。それ以外の構成は、上述した第11実施形態の増幅回路10jと同じである。オペアンプ16が単体では十分な電流駆動能力を有していない場合には、図16に示すように、オペアンプ16にオペアンプ37を並列接続することによって、電流駆動能力を向上させることができる。
増幅回路10kでは、図16に示すように、オペアンプ16の出力端子がオペアンプ37の非反転入力端子に接続され、オペアンプ37の反転入力端子がその出力端子に接続されている。すなわち、オペアンプ37はボルテージフォロア構成を有している。ボルテージフォロア構成とした場合の増幅率は1なので、オペアンプ16とオペアンプ37の出力電圧は等しくなる。
オペアンプ16の出力端子と接続点P1との間には、バランス抵抗38(抵抗値=Rb1)が接続されている。オペアンプ37の出力端子と接続点P1との間には、バランス抵抗39(抵抗値=Rb2)が接続されている。バランス抵抗38及び39は、オペアンプ16の出力電圧とオペアンプ37の出力電圧に誤差が生じた場合に、オペアンプ16とオペアンプ37の出力電流を均等に近づける効果を有している。
(第13実施形態)
図17は、本発明の第13実施形態に係る増幅回路10lの全体構成を示す。
本第13実施形態に係る増幅回路10lは、上述した第11実施形態の増幅回路10j(図15を参照)の他の変形例に相当するものであり、その第1増幅器51eは、トランジスタ20を省略した第1増幅器51cにオペアンプ37を追加した構成を有している。それ以外の構成は、上述した第11実施形態の増幅回路10jと同じである。
増幅回路10lでは、図17に示すように、オペアンプ37の非反転入力端子と反転入力端子が、オペアンプ16の非反転入力端子と反転入力端子にそれぞれ接続され、オペアンプ37の出力端子が、オペアンプ16の出力端子に接続されている。こうして、オペアンプ16とオペアンプ37の出力電圧が等しくなるようにしている。
オペアンプ16の出力端子と接続点P1との間には、バランス抵抗38(抵抗値=Rb1)が接続されている。オペアンプ37の出力端子と接続点P1との間には、バランス抵抗39(抵抗値=Rb2)が接続されている。バランス抵抗38及び39は、オペアンプ16の出力電圧とオペアンプ37の出力電圧に誤差が生じた場合に、オペアンプ16とオペアンプ37の出力電流を均等に近づける効果を有している。これは、図16の増幅回路10kの場合と同じである。
(第14実施形態)
図18は、本発明の第14実施形態に係る増幅回路10mの全体構成を示す。
本第14実施形態に係る増幅回路10mは、上述した第11実施形態の増幅回路10j(図15を参照)のさらに他の変形例に相当するものであり、その第1増幅器51fは、トランジスタ20を省略した第1増幅器51cにオペアンプ37を追加した構成を有している。それ以外の構成は、上述した第11実施形態の増幅回路10jと同じである。
増幅回路10mでは、バランス抵抗38及び39による損失を回避するため、バランス抵抗38及び39を使用せず、図18に示すような構成にしている。すなわち、オペアンプ37の非反転入力端子と反転入力端子が、オペアンプ16の非反転入力端子と反転入力端子にそれぞれ接続されている。また、オペアンプ16の出力端子が、出力抵抗23aを介して接地されていない側の出力端子24に接続され、オペアンプ37の出力端子が、出力抵抗23bを介して接地されていない側の出力端子24に接続されている。こうして、オペアンプ16とオペアンプ37の出力電圧が等しくなるようにしている。
このように、増幅回路10mでは、出力抵抗23が、出力抵抗23a(抵抗値=Routa)と出力抵抗23b(抵抗値=Routb)の二つに分割されている。出力抵抗23aは、接続点P1とP2の間に接続されており、したがって、第1増幅器51fのオペアンプ16の出力端子は、出力抵抗23aを介して接地されていない出力端子24に接続されている。また、出力抵抗23bは、接続点P2とオペアンプ37の出力端子の間に接続されており、したがって、オペアンプ37の出力端子は、出力抵抗23bを介して接地されていない出力端子24に接続されている。出力抵抗23aの抵抗値Routaと出力抵抗23bの抵抗値Routbは、いずれも、増幅回路10m全体の出力抵抗の2倍(オペアンプの並列数倍)とする。
本第14実施形態のオペアンプ37の接続方法は、上述した第4実施形態の増幅回路10c(図5参照)の第1増幅器51bのトランジスタ20を省略した構成を持つ第11実施形態に係る増幅回路10j(図15参照)に、オペアンプ37を追加したものであるが、上述した第5実施形態の増幅回路10d(図9参照)のトランジスタ20を省略した構成にも、適用が可能である。しかし、上述した第1実施形態〜第3実施形態の増幅回路10、10a及び10b(図1、図3及び図4参照)のトランジスタ20または20aを省略した構成には、第1増幅器の出力と第2増幅器の出力間に抵抗が入っていないため、本第14実施形態のオペアンプ37の接続方法は適用できない。
(他の変形例)
上述した第1〜第14実施形態は、本発明を具体化した例を示すものである。したがって、本発明はこれらの実施形態に限定されるものではなく、本発明の趣旨を外れることなく種々の変形が可能であることは言うまでもない。
例えば、上述した実施形態では、能動素子として、NPN型あるいはPNP型のバイポーラトランジスタが使用されているが、これに代えて、NチャネルあるいはPチャネルのFETやIGBTなどを使用しても良い。この場合でも、バイポーラトランジスタを用いた場合と同じ効果が得られる。
また、図16ないし図18には二つのオペアンプを並列接続する例を示しているが、必要に応じて三つ以上のオペアンプを並列接続することも可能である。また、オペアンプを並列接続して電流駆動能力を向上させる回路構成は、図16ないし図18に示したものには限定されず、それら以外の並列接続方法を採用することも可能である。