KR20140063382A - 바이어스 회로, 및 증폭 장치 - Google Patents

바이어스 회로, 및 증폭 장치 Download PDF

Info

Publication number
KR20140063382A
KR20140063382A KR1020130075707A KR20130075707A KR20140063382A KR 20140063382 A KR20140063382 A KR 20140063382A KR 1020130075707 A KR1020130075707 A KR 1020130075707A KR 20130075707 A KR20130075707 A KR 20130075707A KR 20140063382 A KR20140063382 A KR 20140063382A
Authority
KR
South Korea
Prior art keywords
field effect
effect transistor
electrically connected
circuit
terminal
Prior art date
Application number
KR1020130075707A
Other languages
English (en)
Inventor
노리히사 오타니
에이이치로 오토베
도시히코 요시마스
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Publication of KR20140063382A publication Critical patent/KR20140063382A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3221—Predistortion by overamplifying in a feedforward stage the distortion signal to have a combined main signal and "negative" distortion to form the predistorted signal for a further stage. so that after amplification in the further stage only the amplified main signal remains

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

비용의 저감을 도모함과 동시에, 증폭 장치에서의 왜곡 특성의 개선을 도모하는 것이 가능한, 바이어스 회로, 및 증폭 장치를 제공한다.
전원 전압을 출력하는 전원과 전기적으로 접속되고, 복수의 전계 효과 트랜지스터를 포함해 구성되어 미러 전류를 출력하는 커런트 미러 회로; 제1 단자가 전원에 전기적으로 접속되고, 제2 단자가 저항에 전기적으로 접속되고, 제어 단자가 커런트 미러 회로와 전기적으로 접속되고, 제어 단자에 인가되는 미러 전류에 따른 전압에 근거해, 출력되는 바이어스 전압을 제어하는 제1 전계 효과 트랜지스터; 및 제1 단자가 커런트 미러 회로 및 제1 전계 효과 트랜지스터의 제어 단자와 전기적으로 접속되고, 제어 단자가 저항을 통해 제1 전계 효과 트랜지스터의 제2 단자와 전기적으로 접속되는 제2 전계 효과 트랜지스터;를 구비하는 바이어스 회로가 제공된다.

Description

바이어스 회로, 및 증폭 장치{BIAS CIRCUIT, AND AMPLIFIER APPARATUS}
본 발명은, 바이어스 회로, 및 증폭 장치에 관한 것이다.
증폭 장치(증폭기)에서의 EVM(Error　Vector　Magnitude) 특성 등의 왜곡 특성을 개선하는 방법으로서, AM/AM 왜곡을 작게 하는 방법이 알려져 있다. 증폭 장치에서의 왜곡 특성을 개선하는 기술로는, 예를 들어 특허문헌 1에 기재된 기술을 들 수 있다.
일본 특허공개 제2010-283556호 공보
예를 들어 특허문헌 1에 기재된 기술에 따른 증폭 장치에서는, 바이어스 회로가, 위상 왜곡 보상을 조정하는 기능을 갖는 임피던스 요소와, 진폭 왜곡 보상을 조정하는 요소를 구비한다. 이에, 예를 들어 특허문헌 1에 기재된 기술을 사용할 경우에는, 증폭 장치에서의 왜곡 특성을 개선할 수 있는 가능성은 있다.
그러나, 예를 들어 특허문헌 1에 기재된 기술에 따른 바이어스 회로는, 바이폴러 트랜지스터를 포함해 구성되어 있기 때문에, 비용의 증가를 초래할 우려가 있다.
본 발명은, 상기 문제에 비추어 만들어진 것으로, 본 발명의 목적으로 하는 바는, 비용의 저감을 도모함과 동시에, 증폭 장치에서의 왜곡 특성의 개선을 도모하는 것이 가능한, 신규하며 개량된 바이어스 회로, 및 증폭 장치를 제공하는 것에 있다.
상기 목적을 달성하기 위해, 본 발명의 어느 관점에 따르면, 전원 전압을 출력하는 전원과 전기적으로 접속되고, 복수의 전계 효과 트랜지스터를 포함해 구성되어 미러 전류를 출력하는 커런트 미러 회로; 제1 단자가 상기 전원에 전기적으로 접속되고, 제2 단자가 저항에 전기적으로 접속되고, 제어 단자가 상기 커런트 미러 회로와 전기적으로 접속되고, 상기 제어 단자에 인가되는 상기 미러 전류에 따른 전압에 근거해, 출력되는 바이어스 전압을 제어하는 제1 전계 효과 트랜지스터; 및 제1 단자가 상기 커런트 미러 회로 및 상기 제1 전계 효과 트랜지스터의 제어 단자와 전기적으로 접속되고, 제어 단자가 상기 저항을 통해 상기 제1 전계 효과 트랜지스터의 제2 단자와 전기적으로 접속되는 제2 전계 효과 트랜지스터;를 구비하는 바이어스 회로가 제공된다.
이러한 구성에 의해, 비용의 저감을 도모함과 동시에, 증폭 장치에서의 왜곡 특성의 개선을 도모할 수 있다.
또한, 상기 커런트 미러 회로를 구성하는 전계 효과 트랜지스터와, 상기 제1 전계 효과 트랜지스터 및 상기 제2 전계 효과 트랜지스터는, 도전형이 달라도 된다.
또한, 상기 커런트 미러 회로를 구성하는 전계 효과 트랜지스터는, P채널형 MOS(Metal　Oxide　Semiconductor) 트랜지스터이고, 상기 제1 전계 효과 트랜지스터 및 상기 제2 전계 효과 트랜지스터는, N채널형 MOS 트랜지스터여도 된다.
또한, 상기 목적을 달성하기 위해, 본 발명의 다른 관점에 따르면, 바이어스 전압을 출력하는 바이어스 회로; 및 입력 신호와 상기 바이어스 전압이 제어 단자에 인가되는 증폭용 트랜지스터를 포함하고, 상기 입력 신호에 대응하는 출력 신호를 출력하는 증폭 회로;를 구비하고, 상기 바이어스 회로는, 전원 전압을 출력하는 전원과 전기적으로 접속되고, 복수의 전계 효과 트랜지스터를 포함해 구성되어 미러 전류를 출력하는 커런트 미러 회로; 제1 단자가 상기 전원에 전기적으로 접속되고, 제2 단자가 저항에 전기적으로 접속되고, 제어 단자가 상기 커런트 미러 회로와 전기적으로 접속되고, 상기 제어 단자에 인가되는 상기 미러 전류에 따른 전압에 근거해, 출력되는 상기 바이어스 전압을 제어하는 제1 전계 효과 트랜지스터; 및 제1 단자가 상기 커런트 미러 회로 및 상기 제1 전계 효과 트랜지스터의 제어 단자와 전기적으로 접속되고, 제어 단자가 상기 저항을 통해 상기 제1 전계 효과 트랜지스터의 제2 단자와 전기적으로 접속되는 제2 전계 효과 트랜지스터;를 구비하는 증폭 장치가 제공된다.
이러한 구성에 의해, 비용의 저감을 도모함과 동시에, 증폭 장치에서의 왜곡 특성의 개선을 도모할 수 있다.
또한, 상기 증폭용 트랜지스터는, 헤테로 접합 바이폴러 트랜지스터여도 된다.
본 발명에 따르면, 비용의 저감을 도모함과 동시에, 증폭 장치에서의 왜곡 특성의 개선을 도모할 수 있다.
도 1은 본 발명의 실시형태에 따른 증폭 장치의 구성의 일례를 나타내는 설명도이다.
도 2는 본 발명의 실시형태에 따른 증폭 장치에서의 AM/PM 왜곡의 개선 방법의 개요를 나타내는 설명도이다.
도 3은 본 발명의 실시형태에 따른 증폭 장치의 구성의 일례를 나타내는 설명도이다.
도 4는 본 발명의 실시형태에 따른 증폭 장치에서의 왜곡 특성의 개선을 설명하기 위한 설명도이다.
이하에 첨부 도면을 참조하면서, 본 발명의 최적의 실시형태에 관해 상세히 설명한다. 한편, 본 명세서 및 도면에 있어서, 실질적으로 동일한 기능 구성을 갖는 구성 요소에 관해서는, 동일한 부호를 달아 중복 설명을 생략한다.
[1] 본 발명의 실시형태에 따른 증폭 장치의 개요
도 1은, 본 발명의 실시형태에 따른 증폭 장치(100)의 구성의 일례를 나타내는 설명도이다. 증폭 장치(100)는, 바이어스 회로(102); 및 증폭 회로(104);를 구비한다.
바이어스 회로(102)는, 바이어스 전압을 출력한다. 증폭 회로(104)는, 입력 신호(입력 전압)와 바이어스 전압이 제어 단자에 인가되는 바이폴러 트랜지스터를 포함하고, 예를 들어 입력 신호가 증폭된 신호 등 입력 신호에 대응하는 출력 신호(출력 전력)를 출력한다. 여기서, 바이어스 회로(102)로부터 출력되는 바이어스 전압은, 증폭 회로(104)에 있어서 동작점을 부여하는 역할을 한다.
여기서, 증폭 회로(104)는, EVM 특성 등의 왜곡 특성을 갖는다. 바이어스 회로(102)는, 증폭 회로(104)에서의 AM/AM 왜곡을 개선함과 동시에, 증폭 회로(104)에서의 AM/PM을 개선함으로써, 증폭 장치(100)에서의 왜곡 특성의 개선을 도모한다.
보다 구체적으로는, 바이어스 회로(102)는, 정전압의 바이어스 전압을 출력함으로써, 증폭 회로(104)에서의 AM/AM 왜곡을 개선한다. 즉, 바이어스 회로(102)는, 정전압원으로서의 역할을 함으로써, 증폭 회로(104)에서의 AM/AM 왜곡을 개선한다.
또한, 바이어스 회로(102)는, 증폭 회로(104)에서의 AM/PM 왜곡과는, 반대의 왜곡 특성을 가짐으로써, 증폭 회로(104)에서의 AM/PM 왜곡을 개선한다.
도 2는, 본 발명의 실시형태에 따른 증폭 장치(100)에서의 AM/PM 왜곡의 개선 방법의 개요를 나타내는 설명도이다. 도 2에 나타내는 A는, 바이어스 회로(102)에서의 AM/PM 왜곡 특성의 일례를 나타내고 있고, 도 2에 나타내는 B는, 증폭 회로(104)에서의 AM/PM 왜곡 특성의 일례를 나타내고 있다. 또한, 도 2에 나타내는 C는, 증폭 장치(100)(즉, 바이어스 회로(102) 및 증폭 회로(104))에서의 AM/PM 왜곡 특성의 일례를 나타내고 있다.
예를 들어 도 2의 A, 도 2의 B에 나타내는 바와 같이, 본 발명의 실시형태에 따른 증폭 장치(100)에서는, 바이어스 회로(102)와 증폭 회로(104)가 반대의 AM/PM 왜곡 특성을 가짐으로써, 예를 들어 도 2의 C에 나타내는 바와 같이 증폭 장치(100)에서의 AM/PM 왜곡 특성을 개선시킨다.
본 발명의 실시형태에 따른 증폭 장치(100)는, 예를 들어 상기에 나타내는 바와 같이, (1) 바이어스 회로(102)가 정전압의 바이어스 전압을 출력함으로써 증폭 회로(104)에서의 AM/AM 왜곡을 개선하는 것, 및 (2) 바이어스 회로(102)가 증폭 회로(104)와는 반대의 AM/PM 왜곡 특성을 가짐으로써, 증폭 회로(104)에서의 AM/PM을 개선하는 것,에 의해, 증폭 장치(100)에서의 왜곡 특성의 개선을 도모한다.
또한, 본 발명의 실시형태에 따른 증폭 장치(100)에서는, 바이어스 회로(102)를 전계 효과 트랜지스터(Field　Effect　Transistor)로 구성한다. 바이어스 회로(102)를 전계 효과 트랜지스터로 구성함으로써, (3) 바이어스 회로에 바이폴러 트랜지스터를 포함하는 구성보다 더 비용의 저감을 도모하는 것이 가능해진다. 본 발명의 실시형태에 따른 바이어스 회로(102)의 구성의 구체예에 관해서는, 후술한다.
따라서, 본 발명의 실시형태에 따른 증폭 장치(100)는, 비용의 저감을 도모함과 동시에, 증폭 장치에서의 왜곡 특성의 개선을 도모할 수 있다.
[2] 본 발명의 실시형태에 따른 증폭 장치(100)의 구성
다음으로, 본 발명의 실시형태에 따른 증폭 장치(100)의 구성에 관해, 구체적으로 설명한다. 도 3은, 본 발명의 실시형태에 따른 증폭 장치(100)의 구성의 일례를 나타내는 설명도이다.
[2-1] 바이어스 회로(102)의 구성예
우선, 바이어스 회로(102)의 구성의 일례에 관해 설명한다.
바이어스 회로(102)는, 예를 들어, 커런트 미러 회로(110); 제1 전계 효과 트랜지스터(M1); 제2 전계 효과 트랜지스터(M2); 저항(R1); 및 용량(C);을 구비한다. 여기서, 도 3에 나타나 있는 저항(R1)은, 예를 들어, 저항 소자여도 되고, 배선 저항이어도 된다. 또한, 도 3에 나타나 있는 용량(C)은, 예를 들어, 용량 소자여도 되고, 기생 용량이어도 된다.
또한, 도 3에서는, 바이어스 회로(102)가 전원 전압을 출력하는 전원(P)을 구비하고 있는 예를 나타내고 있다. 한편, 본 발명의 실시형태에 따른 바이어스 회로(102)의 구성은, 전원(P)을 구비하는 구성에 한정되지 않는다. 예를 들어, 본 발명의 실시형태에 따른 바이어스 회로(102)는, 전원(P)을 구비하고 있지 않아도 된다. 전원(P)을 구비하고 있지 않을 경우, 본 발명의 실시형태에 따른 바이어스 회로(102)에는, 예를 들어, 증폭 장치(100)가 구비하는 전원, 또는, 증폭 장치(100)의 외부의 전원으로부터 공급되는 전원 전압이 공급된다. 즉, 본 발명의 실시형태에 따른 바이어스 회로(102)에는, 전기적으로 접속되어 있는 전원으로부터 전원 전압이 공급된다. 이하에서는, 도 3에 나타내는 전원(P)으로부터 전원 전압이 공급되는 경우를 예로 들어, 본 발명의 실시형태에 따른 증폭 장치(100)의 구성의 일례에 관해 설명한다.
커런트 미러 회로(110)는, 전원(P)과 전기적으로 접속되고, 복수의 전계 효과 트랜지스터를 포함해 구성되어 미러 전류를 출력한다.
여기서, 도 3에서는, 커런트 미러 회로(110)가, 전계 효과 트랜지스터(M3)와 전계 효과 트랜지스터(M4)의 2개의 전계 효과 트랜지스터를 포함해 구성되는 예를 나타내고 있다. 또한, 도 3에서는, 전계 효과 트랜지스터(M3)와 전계 효과 트랜지스터(M4)가, P(Positive)채널형 MOS 트랜지스터인 예를 나타내고 있다. 또한, 도 3에 있어서 전계 효과 트랜지스터(M3)에 전기적으로 접속되어 나타나 있는 저항(R2)은, 예를 들어, 저항 소자여도 되고, 배선 저항이어도 된다.
전계 효과 트랜지스터(M3)의 제1 단자와 전계 효과 트랜지스터(M4)의 제1 단자는, 전원(P)과 전기적으로 접속되고, 전계 효과 트랜지스터(M3)의 제1 단자와 전계 효과 트랜지스터(M4)의 제1 단자에는 전원 전압이 인가된다. 또한, 전계 효과 트랜지스터(M3)의 제어 단자와 전계 효과 트랜지스터(M4)의 제어 단자는, 전계 효과 트랜지스터(M3)의 제2 단자와 접속되고, 전계 효과 트랜지스터(M3)의 제어 단자와 전계 효과 트랜지스터(M4)의 제어 단자에는, 전계 효과 트랜지스터(M3)의 제1 단자와 제2 단자의 사이에 흐르는 전류에 대응하는 전압이 인가된다. 그리고, 전계 효과 트랜지스터(M4)의 제2 단자로부터는, 전계 효과 트랜지스터(M4)의 제어 단자에 인가되는, 전계 효과 트랜지스터(M3)의 제1 단자와 제2 단자의 사이에 흐르는 전류에 대응하는 전압에 근거해, 전계 효과 트랜지스터(M3)의 제1 단자와 제2 단자의 사이에 흐르는 전류에 대응하는 미러 전류가 출력된다.
여기서, 전계 효과 트랜지스터(M4)로부터 출력되는 미러 전류는, 예를 들어, 전계 효과 트랜지스터(M3)의 사이즈(예를 들어, 게이트 길이)와 전계 효과 트랜지스터(M4)의 사이즈(예를 들어, 게이트 길이)간의 비율을 조정하는 것 등에 의해, 제어하는 것이 가능하다. 보다 구체적으로는, 예를 들어, 전계 효과 트랜지스터(M3)의 게이트 길이와 전계 효과 트랜지스터(M4)의 게이트 길이를 동일하게 하면, 미러 전류는, 전계 효과 트랜지스터(M3)의 제1 단자와 제2 단자의 사이에 흐르는 전류와 동일한 크기가 된다. 또한, 예를 들어, 전계 효과 트랜지스터(M3)의 게이트 길이와 전계 효과 트랜지스터(M4)의 게이트 길이를 바꿈으로써, 미러 전류를, 전계 효과 트랜지스터(M3)의 제1 단자와 제2 단자의 사이에 흐르는 전류보다 크게 또는 작게 하는 것이 가능하다.
이에, 커런트 미러 회로(110)는, 커런트 미러 회로(110)의 구성 요소(예를 들어, 전계 효과 트랜지스터(M3)나, 전계 효과 트랜지스터(M4), 저항 소자 등)의 설정에 의해, 정전압의 바이어스 전압의 출력에 따른 원하는 크기의 미러 전류를 출력할 수 있다.
또한, 바이어스 회로(102)에서는, 커런트 미러 회로(110)로부터 출력되는 미러 전류는, 전계 효과 트랜지스터(M4)의 제2 단자에 전기적으로 접속되어 있는 제2 전계 효과 트랜지스터(M2)에 의해 제어된다.
제1 전계 효과 트랜지스터(M1)는, 제1 단자가 전원(P)에 전기적으로 접속되고, 제2 단자가 저항(R1)에 전기적으로 접속되고, 제어 단자가 커런트 미러 회로(110)와 전기적으로 접속된다. 제1 전계 효과 트랜지스터(M1)는, 제어 단자에 인가되는 미러 전류에 따른 전압에 근거해, 바이어스 전압을 제어한다.
보다 구체적으로는, 제1 전계 효과 트랜지스터(M1)의 제1 단자와 제2 단자의 사이에는, 제어 단자에 인가되는 미러 전류에 따른 전압에 근거하는 전류가 흐르고, 제2 단자에 전기적으로 접속되어 있는 저항(R1)에 상기 전류가 흐름으로써, 저항(R1)의 양단에는, 출력단(O)에서 출력되는 바이어스 전압에 상당하는 전압이 걸린다. 제1 전계 효과 트랜지스터(M1)에서는, 예를 들어 상기처럼, 제어 단자에 인가되는 미러 전류에 따른 전압에 근거해, 제1 단자와 제2 단자의 사이에 상기 전압에 대응하는 전류가 흐름으로써, 출력단(O)에서 출력되는 바이어스 전압이 제어된다.
여기서, 도 3에서는, 전계 효과 트랜지스터(M1)가, N(Negative)채널형 MOS 트랜지스터인 예를 나타내고 있다. 즉, 도 3에 나타내는 예에서는, 전계 효과 트랜지스터(M1)의 도전형과, 커런트 미러 회로를 구성하는 전계 효과 트랜지스터의 도전형이 다르다.
제2 전계 효과 트랜지스터(M2)는, 제1 단자가 커런트 미러 회로(110) 및 제1 전계 효과 트랜지스터(M1)의 제어 단자와 전기적으로 접속되고, 제어 단자가 저항(R1)을 통해 제1 전계 효과 트랜지스터(M1)의 제2 단자와 전기적으로 접속된다. 제2 전계 효과 트랜지스터(M2)에서는, 제어 단자에 인가되는 바이어스 전압에 상당하는 전압에 근거해, 제1 단자와 제2 단자의 사이에 흐르는 전류, 즉, 커런트 미러 회로(110)로부터 출력되는 미러 전류가 제어된다.
여기서, 도 3에서는, 전계 효과 트랜지스터(M2)가, N채널형 MOS 트랜지스터인 예를 나타내고 있다. 즉, 도 3에 나타내는 예에서는, 전계 효과 트랜지스터(M2)의 도전형과, 커런트 미러 회로를 구성하는 전계 효과 트랜지스터의 도전형이 다르다.
바이어스 회로(102)는, 예를 들어 도 3에 나타내는 구성을 갖는다.
여기서, 제2 전계 효과 트랜지스터(M2)에서는, 상기처럼, 제어 단자에 인가되는 바이어스 전압에 상당하는 전압에 근거해, 제1 단자와 제2 단자의 사이에 흐르는 전류, 즉, 커런트 미러 회로(110)로부터 출력되는 미러 전류가 제어된다. 또한, 상기처럼, 제1 전계 효과 트랜지스터(M1)에서는, 제어 단자에 인가되는 미러 전류에 따른 전압에 근거해, 출력단(O)에서 출력되는 바이어스 전압이 제어된다.
따라서, 바이어스 회로(102)는, 도 3에 나타내는 접속 관계를 갖는 커런트 미러 회로(110), 제1 전계 효과 트랜지스터(M1), 및 제2 전계 효과 트랜지스터(M2)를 구비함으로써, 정전압의 바이어스 전압을 안정적으로 출력할 수 있다. 이에, 바이어스 회로(102)는, 증폭 회로(104)에서의 AM/AM 왜곡을 개선할 수 있다.
또한, 바이어스 회로(102)는, 예를 들어 도 3에 나타내는 구성을 가짐으로써, 예를 들어 도 2에 나타내는 바와 같이, 증폭 회로(104)에서의 AM/PM 왜곡과는, 반대의 왜곡 특성을 갖는다. 이에, 바이어스 회로(102)는, 증폭 회로(104)에서의 AM/PM 왜곡을 개선할 수 있다. 도 3에 나타내는 구성에서의 바이어스 회로(102)의 AM/PM 왜곡 특성의 구체예에 관해서는, 후술하는 도 4에 나타낸다.
따라서, 바이어스 회로(102)는, 증폭 장치에서의 왜곡 특성의 개선을 도모할 수 있다. 또한, 예를 들어 도 3에 나타내는 바와 같이, 바이어스 회로(102)는 전계 효과 트랜지스터로 구성되므로, 바이어스 회로(102)에서는, 바이어스 회로가 바이폴러 트랜지스터를 포함해 구성되는 경우보다, 비용이 저감된다.
한편, 본 발명의 실시형태에 따른 바이어스 회로(102)의 구성은, 도 3에 나타내는 구성에 한정되지 않는다.
예를 들어, 도 3에서는, 커런트 미러 회로(110)를 구성하는 전계 효과 트랜지스터(M3, M4)와, 제1 전계 효과 트랜지스터(M1) 및 제2 전계 효과 트랜지스터(M2)가, 도전형이 다른 전계 효과 트랜지스터로 구성되는 예를 나타내고 있지만, 예를 들어 인버터 회로를 더 구비하는 것 등에 의해, 커런트 미러 회로를 구성하는 전계 효과 트랜지스터, 제1 전계 효과 트랜지스터(M1), 및 제2 전계 효과 트랜지스터(M2)는, 도전형이 동일한 전계 효과 트랜지스터로 구성되어도 된다.
또한, 예를 들어, 도 3에서는, 커런트 미러 회로(110)를 구성하는 전계 효과 트랜지스터(M3, M4)가, P채널형 MOS 트랜지스터이고, 제1 전계 효과 트랜지스터(M1) 및 제2 전계 효과 트랜지스터(M2)가, N채널형 MOS 트랜지스터인 예를 나타내고 있지만, 예를 들어 인버터 회로를 더 구비하는 것 등에 의해, 커런트 미러 회로(110)를 구성하는 전계 효과 트랜지스터(M3, M4)가, N채널형 MOS 트랜지스터이고, 제1 전계 효과 트랜지스터(M1) 및 제2 전계 효과 트랜지스터(M2)가, P채널형 MOS 트랜지스터인 구성을 갖는 것도 가능하다.
[2-2] 증폭 회로(104)의 구성예
다음으로, 증폭 회로(104)의 구성의 일례에 관해 설명한다.
증폭 회로(104)는, 입력 신호와 바이어스 전압이 제어 단자에 인가되는 증폭용 트랜지스터(Tr)를 포함하고, 예를 들어 입력 신호가 증폭된 신호 등 입력 신호에 대응하는 출력 신호를 출력한다.
여기서, 도 3에서는, 증폭 회로(104)로서, 증폭용 트랜지스터(Tr)가 바이폴러 트랜지스터로 구성되는 이미터 접지 증폭 회로를 나타내고 있다. 또한, 도 3에 나타내는 이미터 접지 증폭 회로를 구성하는 저항(R3)은, 저항 소자여도 되고, 배선 저항이어도 된다.
증폭용 트랜지스터(Tr)로는, 예를 들어, InGaP 헤테로 접합 바이폴러 트랜지스터(Heterojunction Bipolar　Transistor. 이하 'HBT'로 나타내는 경우가 있음.)나 InP HBT 등의 화합물계 HBT나, SiGe HBT 등의 CMOS(Complementary　Metal　Oxide　Semiconductor)계 HBT, SiGe HBT와 Bulk CMOS의 복합 프로세스인 SiGeBiCMOS 등 일반적으로 사용되고 있는 프로세스가 사용된 HBT 등을 들 수 있다. 한편, 본 발명의 실시형태에 따른 바이폴러 트랜지스터는, 헤테로 접합 바이폴러 트랜지스터에 한정되지 않고, 예를 들어, 다른 NPN형 바이폴러 트랜지스터나, PNP형 바이폴러 트랜지스터여도 된다.
한편, 본 발명의 실시형태에 따른 증폭 회로(104)의 구성은, 도 3에 나타내는 구성에 한정되지 않는다. 예를 들어 도 3에서는, 본 발명의 실시형태에 따른 증폭 회로(104)가, 증폭용 트랜지스터(Tr)가 바이폴러 트랜지스터로 구성되는 이미터 접지 증폭 회로인 예를 나타냈지만, 증폭 회로(104)는, 증폭용 트랜지스터(Tr)가 MOS 전계 효과 트랜지스터로 구성되는 소스 접지 증폭 회로여도 된다.
본 발명의 실시형태에 따른 증폭 장치(100)는, 예를 들어, 도 3에 나타내는 바와 같은 구성의 바이어스 회로(102) 및 증폭 회로(104)를 구비한다.
[3] 본 발명의 실시형태에 따른 증폭 장치(100)가 나타내는 효과
다음으로, 본 발명의 실시형태에 따른 증폭 장치(100)가 나타내는 왜곡 특성의 개선 등의 효과에 관해, 보다 구체적으로 나타낸다.
도 4는, 본 발명의 실시형태에 따른 증폭 장치(100)에서의 왜곡 특성의 개선을 설명하기 위한 설명도이다. 도 4에 나타내는 A는, 도 3에 나타내는 구성의 바이어스 회로(102)에서의 AM/PM 왜곡 특성의 일례를 나타내고 있고, 도 4에 나타내는 B는, 증폭 회로(104)에서의 M/PM 왜곡 특성의 일례를 나타내고 있다. 그리고, 도 4에 나타내는 C는, 증폭 장치(100)에서 출력되는 출력 전력(출력 신호)의 일례를 나타내고 있다.
여기서, 도 4에 나타내는 A에서는, 도 3에 나타내는 바이어스 회로(102)에 포함되는 제1 전계 효과 트랜지스터(M1), 제2 전계 효과 트랜지스터(M2), 전계 효과 트랜지스터(M3), 및 전계 효과 트랜지스터(M4)가, 거의 동일 사이즈의 전계 효과 트랜지스터인 경우에서의 AM/PM 왜곡 특성의 일례를 나타내고 있다. 또한, 도 4에 나타내는 A에서는, 도 3에 나타내는 바이어스 회로(102)에 나타내는 저항(R1)이 2000.31[Ohm], 저항(R2)이 4702.08[Ohm], 용량(C)이 9.9995[pF]인 경우에서의 AM/PM 왜곡 특성의 일례를 나타내고 있다. 한편, 본 발명의 실시형태에 따른 바이어스 회로(102)를 구성하는 전계 효과 트랜지스터, 저항, 용량이, 상기에 나타내는 예에 한정되지 않음은 당연하다.
예를 들어 도 4의 C에 나타내는 바와 같이, 증폭 장치(100)에서는, 안정적인 출력 전력(출력 신호)이 얻어지고 있다. 이에, 증폭 장치(100)에서는, 바이어스 회로(102)가 정전압원으로서 증폭 회로(104)에 바이어스 전압(정전압)을 공급함으로써, 증폭 회로(104)에서의 AM/AM 왜곡의 개선을 도모할 수 있다.
또한, 도 4의 A, 도 4의 B에 나타내는 바와 같이, 바이어스 회로(102)와 증폭 회로(104)는, 반대의 AM/PM 왜곡 특성을 갖는다. 이에, 예를 들어 도 2의 C에 나타내는 바와 같이, 바이어스 회로(102)와 증폭 회로(104)가 반대의 AM/PM 왜곡 특성을 가짐으로써, 증폭 장치(100)에서는, AM/PM 왜곡의 개선을 도모할 수 있다.
또한, 예를 들어 도 3에 나타내는 바와 같이, 본 발명의 실시형태에 따른 바이어스 회로(102)는, 전계 효과 트랜지스터로 구성되어 있다(도 3에 나타내는 예에서는, 바이어스 회로(102)가, P채널형 MOS 트랜지스터와 N채널형 MOS 트랜지스터로 구성되어 있다). 따라서, 바이어스 회로(102)에서는, 바이어스 회로가 바이폴러 트랜지스터를 포함해 구성되는 경우보다, 비용이 저감된다.
따라서, 본 발명의 실시형태에 따른 바이어스 회로(102)는, 비용의 저감을 도모함과 동시에, 증폭 장치에서의 왜곡 특성의 개선을 도모할 수 있다. 또한, 본 발명의 실시형태에 따른 바이어스 회로(102)를 구비하는 본 발명의 실시형태에 따른 증폭 장치(100)에서는, 마찬가지로, 비용의 저감과 왜곡 특성의 개선을 도모할 수 있다.
이상, 본 발명의 실시형태로서 증폭 장치를 들어 설명했지만, 본 발명의 실시형태는, 이 같은 형태에 한정되지 않는다. 본 발명의 실시형태는, 예를 들어, 휴대폰이나 스마트폰 등의 통신 장치나, PC(Personal Computer)나 서버 등의 컴퓨터, 텔레비전 수상기 등의 표시 장치, 영상/음악 재생 장치(또는 영상/음악 기록 재생 장치), 게임기 등, 고주파 신호를 처리하는 것이 가능한 여러 기기에 적용할 수 있다. 또한, 본 발명의 실시형태는, 예를 들어, 상기와 같은 기기에 내장하는 것이 가능한, 증폭 모듈(또는, 증폭 IC(Integrated Circuit))에 적용할 수도 있다.
이상, 첨부 도면을 참조하면서 본 발명의 최적의 실시형태에 관해 설명했지만, 본 발명은 이 같은 예에 한정되지 않음은 당연하다. 당업자라면, 특허청구범위에 기재된 범주 내에 있어서, 각종 변경예 또는 수정예를 생각해 낼 수 있음은 명백하고, 그에 관해서도 당연히 본 발명의 기술적 범위에 속하는 것으로 이해된다.
예를 들어, 도 1, 도 3에서는, 본 발명의 실시형태에 따른 바이어스 회로(102)와 증폭 회로(104)를 구비하는 증폭 장치(100)를 나타냈지만, 본 발명의 실시형태에 따른 바이어스 회로(102)와, 증폭 회로(104)는, 별개의 디바이스여도 된다. 본 발명의 실시형태에 따른 바이어스 회로와, 증폭 회로가 별개의 디바이스여도, 본 발명의 실시형태에 따른 바이어스 회로에서 출력되는 바이어스 전압이, 별개의 증폭 회로에 공급됨으로써, 비용의 저감을 도모함과 동시에, 왜곡 특성의 개선을 도모하는 것이 가능한 증폭 시스템이 실현된다.
100,200: 증폭 장치
102: 바이어스 회로
104: 증폭 회로
110: 커런트 미러 회로
M1: 제1 전계 효과 트랜지스터
M2: 제2 전계 효과 트랜지스터
M3, M4: 전계 효과 트랜지스터
Tr: 증폭용 트랜지스터

Claims (5)

  1. 전원 전압을 출력하는 전원과 전기적으로 접속되고, 복수의 전계 효과 트랜지스터를 포함해 구성되어 미러 전류를 출력하는 커런트 미러 회로;
    제1 단자가 상기 전원에 전기적으로 접속되고, 제2 단자가 저항에 전기적으로 접속되고, 제어 단자가 상기 커런트 미러 회로와 전기적으로 접속되고, 상기 제어 단자에 인가되는 상기 미러 전류에 따른 전압에 근거해, 출력되는 바이어스 전압을 제어하는 제1 전계 효과 트랜지스터; 및
    제1 단자가 상기 커런트 미러 회로 및 상기 제1 전계 효과 트랜지스터의 제어 단자와 전기적으로 접속되고, 제어 단자가 상기 저항을 통해 상기 제1 전계 효과 트랜지스터의 제2 단자와 전기적으로 접속되는 제2 전계 효과 트랜지스터;
    를 구비하는 바이어스 회로.
  2. 제1항에 있어서, 상기 커런트 미러 회로를 구성하는 전계 효과 트랜지스터와, 상기 제1 전계 효과 트랜지스터 및 상기 제2 전계 효과 트랜지스터는, 도전형이 다른 바이어스 회로.
  3. 제2항에 있어서, 상기 커런트 미러 회로를 구성하는 전계 효과 트랜지스터는, P채널형 MOS(Metal　Oxide　Semiconductor) 트랜지스터이고,
    상기 제1 전계 효과 트랜지스터 및 상기 제2 전계 효과 트랜지스터는, N채널형 MOS 트랜지스터인 바이어스 회로.
  4. 바이어스 전압을 출력하는 바이어스 회로; 및
    입력 신호와 상기 바이어스 전압이 제어 단자에 인가되는 증폭용 트랜지스터를 포함하고, 상기 입력 신호에 대응하는 출력 신호를 출력하는 증폭 회로;
    를 구비하고,
    상기 바이어스 회로는,
    전원 전압을 출력하는 전원과 전기적으로 접속되고, 복수의 전계 효과 트랜지스터를 포함해 구성되어 미러 전류를 출력하는 커런트 미러 회로;
    제1 단자가 상기 전원에 전기적으로 접속되고, 제2 단자가 저항에 전기적으로 접속되고, 제어 단자가 상기 커런트 미러 회로와 전기적으로 접속되고, 상기 제어 단자에 인가되는 상기 미러 전류에 따른 전압에 근거해, 출력되는 상기 바이어스 전압을 제어하는 제1 전계 효과 트랜지스터; 및
    제1 단자가 상기 커런트 미러 회로 및 상기 제1 전계 효과 트랜지스터의 제어 단자와 전기적으로 접속되고, 제어 단자가 상기 저항을 통해 상기 제1 전계 효과 트랜지스터의 제2 단자와 전기적으로 접속되는 제2 전계 효과 트랜지스터;
    를 구비하는 증폭 장치.
  5. 제4항에 있어서, 상기 증폭용 트랜지스터는, 헤테로 접합 바이폴러 트랜지스터인 증폭 장치.
KR1020130075707A 2012-11-15 2013-06-28 바이어스 회로, 및 증폭 장치 KR20140063382A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-251165 2012-11-15
JP2012251165A JP6043599B2 (ja) 2012-11-15 2012-11-15 バイアス回路、および増幅装置

Publications (1)

Publication Number Publication Date
KR20140063382A true KR20140063382A (ko) 2014-05-27

Family

ID=50891399

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130075707A KR20140063382A (ko) 2012-11-15 2013-06-28 바이어스 회로, 및 증폭 장치

Country Status (2)

Country Link
JP (1) JP6043599B2 (ko)
KR (1) KR20140063382A (ko)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492874B1 (en) * 2001-07-30 2002-12-10 Motorola, Inc. Active bias circuit
JP2005020518A (ja) * 2003-06-27 2005-01-20 Renesas Technology Corp 高周波電力増幅回路および高周波電力増幅用電子部品並びにその製造方法
JP2007159085A (ja) * 2005-11-10 2007-06-21 Thine Electronics Inc バイアス回路およびそれを用いる増幅装置
JP2007329831A (ja) * 2006-06-09 2007-12-20 Matsushita Electric Ind Co Ltd 増幅回路
WO2008004034A1 (en) * 2006-06-30 2008-01-10 Freescale Semiconductor, Inc. Integrated amplifier bias circuit
US7486143B2 (en) * 2006-09-22 2009-02-03 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Circuit for biasing a transistor and related system and method
JP2009165100A (ja) * 2007-12-11 2009-07-23 Hitachi Metals Ltd 高周波増幅器及び高周波モジュール並びにそれらを用いた移動体無線機
JP5107272B2 (ja) * 2009-01-15 2012-12-26 株式会社東芝 温度補償回路

Also Published As

Publication number Publication date
JP6043599B2 (ja) 2016-12-14
JP2014099792A (ja) 2014-05-29

Similar Documents

Publication Publication Date Title
US9048801B2 (en) Apparatus and methods for buffer linearization
US20070046378A1 (en) Operational amplifier output stage and method
US7733182B2 (en) Hybrid class AB super follower
US10637414B2 (en) Low-impedance reference voltage generator
KR100307789B1 (ko) 증폭 회로
US11290060B2 (en) Bias circuit
JP2006345190A (ja) 分布型増幅器
US10680555B2 (en) Bias circuit
US7920026B2 (en) Amplifier output stage with extended operating range and reduced quiescent current
US4801893A (en) Forward transimpedance amplifier
US8907725B2 (en) Circuit to prevent load-induced non-linearity in operational amplifiers
US20230049170A1 (en) Power amplifier device
JP5983968B2 (ja) 電力増幅回路及び電力増幅モジュール
KR20140063382A (ko) 바이어스 회로, 및 증폭 장치
US8248151B2 (en) Apparatus and method configured to provide electrical bias
JP2570878B2 (ja) 高周波電力増幅器
US8766725B2 (en) Apparatus and methods for frequency compensation of an amplifier
US12028065B2 (en) Push-pull buffer circuit
US20240088850A1 (en) Transmission circuit
CN113131887B (zh) 可变增益放大器及其方法
CN107707271B (zh) 线路接收器以及线路接收器的驱动方法
CN108736851B (zh) 一种可编程增益放大器及电子装置
US20210215523A1 (en) Semiconductor device and sensor system
US7285990B1 (en) High-precision buffer circuit
JP2004274148A (ja) 振幅制限回路およびこれを用いた増幅回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application